tCL 1,5 - jemand getestet?

[BlackArchon]

Es gibt doch Mainboard-BIOSe, bei denen man für den RAM auch eine CAS Latency von 1,5 einstellen kann. Hat das mal jemand getestet und kann Benchmarkwerte zeigen?

[Endorphine]

Das ist ein Bestandteil der Intelerweiterung der DDR-SDRAM Spezifikation. Ja, funktioniert einwandfrei, gibt noch den gewissen Extrakick an niedriger Latenz :)

Was möchtest du denn hören?

[BlackArchon]

Mich würde interessieren, welche Module das überhaupt schaffen und Benchmarkwerte (also wie groß der Leistungszuwachs im Vergleich zu CL 2; 2,5 und 3 ist) von Spielen und Anwendungsprogrammen.

[Gohan]

Geht nicht sogar 1? Bei meinem ABit NF7-2 hab ich mal meinen DDR400 Ram auf 200 Mhz laufen lassen mit 1-1-2-5 oder so ?(

[ThePiet]

Bei meinem alten P4-board (Chaintech Apogee 9ejl1) ging auch cl 1.5 einzustellen und bei 266Mhz(133Mhz um Mißverständnissen zu entgehen) hatte das mein G.e.i.l DDR433 mitgemacht, leider habe ich keine Benchmarks mehr und kann diese auch nicht wiederholen weil ich Board sowie Speicher verkauft habe.

mfg

[GloomY]

Original geschrieben von Gohan
Geht nicht sogar 1? Bei meinem ABit NF7-2 hab ich mal meinen DDR400 Ram auf 200 Mhz laufen lassen mit 1-1-2-5 oder so ?( CL1 gibt's wenn überhaupt nur bei SDR-SDRAM. Ich weiss noch nicht mal, ob das offiziell ist. Aber zumindest von einem Micron PC133 weiss ich, dass er CL1 bei 33 MHz (nein, da fehlt keine eins! ;) ) konnte.

Bei DDR-SDRAM ist seitens der JEDEC offiziell eine CL von 2 das Minimum. Einige Speicherhersteller haben auch 1,5 implementiert, aber das sind imho längst nicht alle.

Im Gegensatz zu anderen Timings, die nur nacheinander von "aussen" an die Speicherchips angelegt werden und wo dann lediglich die Zeit zwischen den beiden Commands relevant ist, muss bei der CL der Chip selbst dafür Sorgen, dass die Daten nach der spezifizierten Zeit ausgegeben werden. Daher können einige Speicherchips CL1,5 und andere nicht, weil sie nicht die dazu nötigen Schaltungen besitzen.

Es gibt imho eh nur sehr wenige Chipsätze, die eine CL von 1,5 Takten unterstützen. Was den Geschwindigkeitsgewinn davon angeht, so ist dieser eh nicht so groß wie z.B. bei SDR-SDRAM, da bei DDR- das CL-Signal (nebst Spalten-Adresse) genau tCL vor dem Ende eines bereits stattfindenden Zugriffs angelegt werden kann. ("Early Command").
Solange man also in der Page bleibt, gibt es keine Verzögerungen. Der Unterschied zwischen den einzlnen CLs tritt also nur beim aller ersten Zugriff (also bei allen Page Misses) auf.
Bei SDR-SDRAM kann die CL maximal 2 Takte vor dem "Auslaufen" eines anderen Commands angelegt werden. Bei einer CL von 2 Takten gibt es hier wie bei DDR-SDRAM keine Verzögerung, wohl aber bei 3 Takten (1 Takt Pause). Daher ist CL2 bei SDR SDRAM auch so wichtig. :)