Warum Speicher sich nicht in jedem Board "verträgt"

[DjDino]

Grund ist zum einen das eigentlich nur identische Module gleiche Zugriffszeiten und aufgrund identischen Speichermodul-Leiterbahnenlayouts auch identische, gleichlange Bitleitungslängen der Daten(Übertragung) und Adressleitungen(Adressierung) zwischen den Pins und somit "Signallaufzeiten" (Pin-to-Pin-Signallaufzeit in ms) haben. Nur so kann der Speichercontroller optimal mit vorallem mehreren Modulen im Endeffekt synchron hantieren. Am Motherboard muss ja das auch ausgeglichen werden durch absichtlich geschlingelte Leiterbahnlängen um diese dadurch alle in der Länge zwischen Speicherbänken und Speichercontroller auszugleichen - alle durch absichtliches "schlingeln" gleich lang gehalten wie dieses Bild zeigt :
http://www.pci-card.com/meander.jpg
(Quelle : http://www.pci-card.com )
Sind aber jetzt verschiedene Speichermodule drinnen oder welche eines Herstellers mit "unsymphatischen" Bitleitungs-Layout auf dem Speichermodul kann das nicht mehr zu 100% funktionieren weil diese absichtlich geschlingelten Leiterbahnlängen zwecks identischer Signalaufzeiten davon ausgehen das identische Module mit eben auch auf den Speichermodul identischen Bitleitungslängen drinnen sind oder aber einem disbezüglichen Schätzwert entsprechen für welchen es aber leider keine NORM gibt, schliesslich können auch die verschiedenen Boardhersteller nicht ahnen mit welchem Speichermodul der User das Board mal betreiben will - somit müssen hier "Kompromisse" gemacht werden und das heisst auch : Im Endeffekt, also gesammte Bitleitungswege zwischen Speicherchips-Pins über Speicherplatinenlayout -> Speicher-Datenbus am Board und Speichercontrolleranshlusspins stimmt dann also dieser "Längensausgleich" nicht mehr wenn nicht auch die Module identisch sind oder mit "unglücklichen Gegen-Layout" und somit dann insgesammt keine identische Bitleitungslängenverhältnisse mehr vorherschen und genau das ist manchmal Fall.Beispielbild : Leider manchmal je nach Hersteller zu unterschiedliche Bitleitungslängen und damit Signallaufzeiten ("SRT") am Platinenlayout des Ram-Bausteins (hellgrüne Leitungswege) :
http://www.tplus.at/~dtoth/temp/srt.jpg
Problem ist eben vorallem das bezüglich Signallaufzeiten jeder Hersteller sein eigenes "Layout-Süpchen" auf seinen Speichermodulplatinen kocht und dadurch ein Speicher was das betrifft in einem Board wunderbar harmoniert und in anderem gar nicht.Den eine saubere Signallaufzeit ergibt sich aus der gesammten Länge der Bitleitungen ziwschen Anschlusspins der Speicherchips und jener des Speichercontrollers in der Northbridge, "unglücklich" damit harmonierende Bitleitungslängen auf Speichermodulen der Marke so und so können damit alles wieder über den Haufen werfen.Verschobene Signalaufzeiten können ein Misinterpretieren von Bit-Werten (I/0) beim auslessen der einzelnen Zellen über die Datenleitungen zur Folge haben (von Bitdatenlängen abhängige Laufzeiten der Bits) und das Datenverlust und somit Instabilität.Von daher sind eigentlich sämtliche Speichertests welche sich auf zahlreichen Internetseiten finden nur zu 50% zu gebrauchen da extrem Boardabhängig.Ganz abgesehn davon das oft BIOS-Udpates das Verhalten mit gewissen Speichermarken postitiv ändern kann (vorallem bezüglich SPD-Übernahme) was einen Test auf Board "xy" nochmal fällig machen würde und damit nochmal weniger auf andere Boards übertragbar ist.

Weiterer Grund, die Signaltermination harmoniert je nach Board<->Speicherkombination etwas anders :

Zusätzlich kommt noch hinzu das DDR-SDRAM keine gute Termination hat.Wärend z.b. bei RABMUS die Signalführung durch alle Chips und Module linear hinduch geht und dann sauber terminiert wird um Reflektionen am Ende einer "Stichleitung" zu vermeiden ist die Signalführung bei DDR-SRAM parallel und die Buse werden erst am Motherboard neben den Speicherbänken per Widerstände abgeschlossen/terminiert.(Um Signalrefletkionen oder Busrauschen durch zu lange Terminationswege zu vermeiden)

Wer mal dicht neben den Speicherslots entlang schaut kann diese vielen Widerstand-Bauteile sehen :
http://www.tplus.at/users/dtoth/temp/signal_termination.jpg
(sehen aus wie kleine schwarze Spinnen entlang den Slots)

Leider ist aber auch hier das Bitleitungslayout zu diesen Widerstand-Bauteilen je nach Boardhersteller leicht unterschiedlich und dadurch kann es auch hier je nach Speichermodulmarken<->Boardmarken-Kombination zu sauberer Termination kommen oder eben nicht.

Das alles ist neben BIOS/SPD-Inkompatibilitäten der Hauptgrund warum "Modulmarke A" auf Board "X" super geht aber auf Board "Y" nicht.und das ist somit leider auch der Grund warum Speichertests nie "boardübergreifend" gelten können und werden.

[Endorphine]

Die eigentliche Ursache der aktuellen Probleme ist viel mehr, dass das DDR-SDRAM DIMM Konstrukt nur für Frequenzen bis 133 gebaut ist. Für 166 MHz wurden zusätzlich noch die Kommandoleitungen auf dem Modul terminiert. Bei 200 MHz ist man weit über der Grenze des technisch sicher machbaren, deshalb gibt es Probleme. Die Spannungserhöhung ist genau genommen auch ein haarsträubendes Notfallmittel, um DDR400-SDRAM halbwegs stabil zu bekommen.

Hätte die Speicherindustrie DDR2-SDRAM nicht so ewig lange verzögert gäbe es auch keine Probleme. DDR333-SDRAM läuft ja noch zuverlässig. Aus diesen Gründen werden DDR400-Module auch nur in PCs eingesetzt.

Die Probleme, welche du aufzeigst sind systemimmanent. Bei 133 MHz wirken sie sich nicht aus. Bei 166 MHz ist DDR1-SDRAM dann bereits am Limit. Das Problem sind die Taktfrequenzen.

Die "Widerstandbauteile" (:D) nennt man übrigens Widerstandsnetzwerke. RDRAM hat insgesamt eher deshalb Vorteile, weil es von einer einzigen Firma entwickelt wird und diese dann für neue Takthöhen die Spezifikation entsprechend anpassen kann. Bei DDR-SDRAM kann man das vergessen. Dadurch, dass sich die gesamte Industrie einigen muss dauert es erstens ewig und zweitens kommt meist ein sehr wirtschaftlicher, aber technisch halbausgegorener Kompromiss bei raus.

p.s. Das Posting hättest du etwas mehr zusammenfassen können. Dass gleiche Signallaufzeiten auf allen laufzeitkritischen Leitungen bei hohen Taktfrequenzen wichtig sind sollte sehr schnell einleuchten.

p.p.s. Wie wär's mit ner Accountregistrierung? :)

[DjDino]

Das bei RamBus der Bus sauberer terminiert ist sicher auch ein Grund nicht nur deren ausgereiftere angepasste Fertigung, das das Problem bei zunehmenden Takt steigt hab ich nicht erwähnt aber ist klar, mit zunehmenden Takt müssen die Datenbus und Terminationswege zunehmend kurz gehalten werden sonst steigen mit zunehmender Frequenz Signalreflektionen (hat nicht RamBus im Gegensatz zu DDR-SDRAM dafür zusätzliche Masseleitungen zu den Pins?)-jetzt nicht sicher bin.Ausserdem "schwingt" sich mit zunehmden Takt das Busrauschen nach oben bei gleichen Bitwerten auf den Leitungen was andere "kippen" kann.

Wegen einem 3dcenter-Account : Ich bin schon in 2 Foren registriert, noch mehr mag ich nicht, ich treibe mich eigentlich jetzt shon zu viel in Foren rum was viel Zeit kostet, etwas süchtig machen kann, ich will meinen Bezug zur Realtität nicht verlieren. Und euer Forum ist als so kompetent bekannt das ich ansonsten wohl der Sucht verfallen würde.(das ist ernst gemeinnt) Trotzdem Danke für die "Einladung", aber besser nicht.