Frage zu CPU Bandbreiten

[Quantar]

aaalso, bei einem 32bit prozessor berechnet sich die gesammt bandbreite ja wie folgt:
133 MHz * 64 Bit * 2 Datenpakete pro Takt = 17024 Mill. Bit/s = 2128 Mill. Byte/s

OK, ggf 133mhz fsb, und das mit den 2 datenpaketen pro takt ist mir auch klar. aber wieso denn mal 64bit und nicht 32bit?
und beim a64 gibt es ja keinen fsb mehr sondern drei "HyperTransport-Links"(???) wie sieht das da aus?
greetz
kelvin

[x-dragon]

Kann das sein das es bei deiner Berechnung um die Speicheranbindung geht? :kratz2:

[Quantar]

ähm, das kann sein. aber kommuniziert der prozessor nicht auschließlich mit dem RAM? dann wäre ja die gesammte CPU bandbreite auch die gesammte speicheranbindung.
es ist doch so: der AGP-BUS (8xAGP=2GBit/s) hängt am RAM(bei DDR400 im DC=6,4GBit/s). und die CPU ja auch(200er FSBx64x2=3,2GBit/s). hierbei hat der RAM ja noch ein wenig luft, doch hängt die northbridge noch am FSB, welche ja die PCI-devices verwaltet?
wenn ich da was durcheinander gebracht habe berichtigt mich doch bitte.
-aber wieso denn 64bit und nicht 32bit?
-hängen controler wie zb der MCP-T oder der Winbond auch noch an der Northbridge?

[Mave@Work]

Weil der Speicher mit 64bit breite angeschlossen ist(P3,Athlon)

Beim P4 hast du:
64*4*133=4GB (*4 wegen Quad-Pumped)
bzw. 64*4*200=6,4GB

Beim AthlonFX

128*2*200=6,4GB

[Quantar]

ah, und auf was bezieht sich dann die bezeichnung "32bit-prozessor"? ich dachte das sei das interface, also mehr oder weniger hat man 32 physikalische leitungen.
und wg des P4´s. der müsste dann doch eigentlich wesentlich schneller sein(zumindest theoretisch und mit ensprechendem RAM), da die cpu dann doppelt soviel daten verarbeiten kann wie ein AMD.

[ow]

.

[Mave@Work]

Original geschrieben von Quallala
ah, und auf was bezieht sich dann die bezeichnung "32bit-prozessor"?

Auf die Breite der Adressleitungen und die Breite der internen Register


und wg des P4´s. der müsste dann doch eigentlich wesentlich schneller sein(zumindest theoretisch und mit ensprechendem RAM), da die cpu dann doppelt soviel daten verarbeiten kann wie ein AMD.

Da machst du einen Denkfehler:
1. Haben Prozessoren interne Chaches, die die internen Recheneinheiten vom Speicherinterface teilweise abkoppeln.
2. Kann die CPU auch nur so schnell sein wie sie intern rechnet. Und das kann auch heißen, wenn z.b. alle Daten im
Cache liegen, daß dann gar nicht auf den Speicher zurückgegriffen wird. (Etwa bei POVRay AFAIK)

[Quantar]

hmm....da ist so ziemlich alles durcheinander

upps. dann mal besser von ganz vorne. ist dass denn prinzipiell so aufgebaut:

[Mave@Work]

Ja wobei es beim Athlon64/FX keine Northbridge mehr gibt.
Da hängt der Speicher direkt am Prozi.:)

edit: Nein doch nicht der AGP hängt an der Northbridge

[RLZ]

Das sieht normal so aus:
http://www.tecchannel.de/hardware/786/images/0007592_PIC.jpg


Beim A64/Opteron so:
http://www.psychopope.de/%40au-ja.org//ali1687.gif

[Quantar]

@ RLZ
danke, genau sowas habe ich gesucht. wo hast du das denn her?

[BlackArchon]

Diese Bildchen bietet jeder Chipsatzhersteller an...

Ein paar Beispiele:
VIA: http://www.via.com.tw/en/Products/prodindex.jsp
SIS: http://www.sis.com/products/index.htm?PHPSESSID=99024d684f5099a974de8c8a2f7b1af6#chipsets

[GloomY]

Bandbreite ist immer eine Größe, die zwei oder mehreren Geräten zugeordnet ist. Es geht also immer darum, die Datenmenge pro Zeit zwischen zwei Punkten zu messen oder anzugeben.

Bei einem "klassischen Northbridge-Design" (das Bild von RLZ ist recht gut) ist die CPU an die Northbridge angeschlossen, genauso wie der Speicher. Wenn man nun z.B. die Bandbreite zwischen CPU und Speicher ausrechnen will, so ist das das Minimum der Bandbreite zwischen CPU und Northbridge ("FSB") und zwischen Northbridge und Speicher ("Speicherbus").

Beim Opteron/Athlon64 ist die Northbridge quasie in die CPU integriert. Es gibt also von der CPU ausgesehen nur noch den Speicherbus alleine, soetwas wie ein FSB im klassischen Sinne existiert nicht mehr.

Zu deiner Frage warum es 64 Bit bei der Berechnung sind: Es sind nunmal (fast immer) 64 Datenleitungen zwischen CPU und Northbridge. Es gibt auch andere Architekturen, die z.B. 128 Datenleitungen und damit 128 Bit haben (Itanium2). Frühere Architekturen wie die des 486 hatten z.B. nur 32 Datenleitungen. Erst seit dem Pentium sind es 64, was sich bis heute eben nur bei teuren Servern geändert hat.

[Quantar]

ah danke, jetzt hab ich das mit dem design verstanden. jetzt würde mich noch interessieren wie das mit einem (rein theoretisch) optimalen system aussieht. ist es doch so, dass der speicherbus so groß sein sollte wie der fsb und der agp-bus(?) zusammen. so etwas hatte ich mal in bezug auf sinn und zweck der verdopplung des speicherbuses bei dual channel gelesen.
und wie sieht das zb bei nforce mit dem MCP-T aus? dieser verwaltet doch IO-devices und ist für die audio-(de)codierung zuständig. ersetz dieser dann sozusagen die alte south-bridge?

[Zool]

Beim optimalen System ist der Speichertakt synchron zum FSB. Ebenso sollten Latenzen bei 0 liegen.

Ein Pentium 4 mit FSB 800 hat eine Bandbreite von 6Gb/sec, deshalb ist dort auch Dualchannel Speicher vom Typ PC3200 auch so gesehen das Optimum, da der Speicher auch eine Bandbreite von 6GB/sec hat.

Der MCP-T ist quasi eine Southbridge mit anderen Namen.

[mrdigital]

Original geschrieben von Zool
Beim optimalen System ist der Speichertakt synchron zum FSB. Ebenso sollten Latenzen bei 0 liegen.

Ein Pentium 4 mit FSB 800 hat eine Bandbreite von 6Gb/sec, deshalb ist dort auch Dualchannel Speicher vom Typ PC3200 auch so gesehen das Optimum, da der Speicher auch eine Bandbreite von 6GB/sec hat.

Der MCP-T ist quasi eine Southbridge mit anderen Namen.
der MCP-T ist die Southbridge, ohne quasi und ohne anderen Namen, bei Intel heissen die Dinger halt MCH-5 oder so und bei Via haben sie VT1234 als Titel (ich kenne die genauen Via Numerierungsnamen nicht). Im MCP-T ist halt noch eine Soundkarte / ein SoundDSP integriert, dass hat aber wenig mit der eigentlichen Southbridge Funktion zu tun, man könnte das auch auf eine Steckkarte bauen, es geschieht hier nur aus Kostengründen.

[ShadowXX]

Original geschrieben von mrdigital
der MCP-T ist die Southbridge, ohne quasi und ohne anderen Namen, bei Intel heissen die Dinger halt MCH-5 oder so und bei Via haben sie VT1234 als Titel (ich kenne die genauen Via Numerierungsnamen nicht). Im MCP-T ist halt noch eine Soundkarte / ein SoundDSP integriert, dass hat aber wenig mit der eigentlichen Southbridge Funktion zu tun, man könnte das auch auf eine Steckkarte bauen, es geschieht hier nur aus Kostengründen.

Huupps...die MCH ist die Northbridge (MCH=Memory Controller Hub)...
die ICH ist die Southbridge (ICH=I/O Controller Hub)...

Der rest stimmt...

[Gast]

Bei 64bit wäre die Maximal Nutzbare Bandbreite wohl höher als bei 32bit. Der Systemanbinding musst bei einer 2Ghz CPU im 64 bit Modus also 64bit breit sein und 2Ghz Datenrate haben, im 32 bit Modus entsprechend 32bit. Die breiteren Anbindungen sind in den relativ langsamen Systemanbindungen begründet. Im Falle des K8 ist die Anbing zudem in Speicher und dem Rest des System aufgeteilt, sodass eigentlich 16bit bei 1,6Ghz Daterate + 16bit bei 1,6Ghz Daterate(Rückkanal des HT-Buses) + 128bit(Bei DC-Interface wie beim A64 FX und Opteron) bei 0,4Ghz Daterate = 12,8Bytes/s x 10^9 = etwa 11,92 Gigabytes/s.
Diese ist jedoch auf ihren jeweiligen Zweck begrenzt.

Die oben genannte 64/32bit beziehen sich bei aktuellen CPU's jedoch soweit ich weiß jedoch nicht auf eigentlich relevanten Ausführungseinheiten die teils 64 oder auch mehr oder weniger breit sind und auch mehrmals vorhanden sind, sodass dies nur einen sehr eingeschränkten Einfluss hat.