Fertigungstechniken moderner CPUs (war: Erste benches vom 90nm A64)

[BlackBirdSR]

Original geschrieben von saaya
sorry falls ich mich wie ein kind verhalten hab? :bier: peace! :)


beruht wohl auf Beidseitigkeit ;)
:bier:

Ansonst: Bist du dir sicher, dass Ap. Mat. wirklich bei den Transistoren mitredet? Eigentlich ist das ein Designschritt. AMD überprüft an welchen Stellen Signallaufzeit und Schaltverhalten unkritisch sind, und passt dann die Transistoren entsprechend an. Das ist eigentlich eine ganz normale Aufgabe, wenn auch Zeitintensi.
App. Mat. dagegen ist doch hauptsächlich für die Fertigungstechnologie zuständig, oder nicht?
Zumindest dachte ich das, so wie auch "Amberwave" die Technologie für Strained Silicon liefert, und sonst wohl recht wenig am Prescott Design beteiligt sein dürfte.

@ q@e:
Soweit ich weiss, laufen die beiden (4?) Fast-ALUs trotzdem mit doppeltem Takt.
Es gibt ein Intel Patent, mit dem die lokale Verdopplung des Taktsignals beschrieben wird.

Auch das Funktionsprinzip der ALUs deutet auf sowas hin.
Je eine der beiden ALUs berechnet einen 16Bit Teil eines Registers in 0.5 Takten, was am Ende den 32Bit Wert ergibt.
Das mit den speziellen Befehlen stimmt allerdings. Es klappt meines Wissens sogar nur für ganz bestimmte Ketten von Befehlen.
Naja Intel's ALUs sind wohl eh ne Wissenschaft für sich :)
Und wie man damit 64Bit Werte schnell berechnen will, muss mir auch noch einer zeigen.

[StefanV]

Original geschrieben von saaya
um leute die nix besseres zu tun haben als typos zu suchen ,wie dich ,in bewegung zu halten :p

war n typo, LOL sogar zweimal!!!:bonk:

Dir ist aber schon bekannt, daß man mit Widerständen keinen Transistor aufbauen kann und das Transistoren und Widerstände 2 unterschiedliche Dinge sind, wie sie unterschiedlicher nicht sein könnten, oder??

€dit:

Achja, es ist auch interessant, daß man sich den Thread jetzt nicht mehr anschauen kann :eyes:

Hatte AMD da was gegen oder was ist der Grund dafür, saaya??

[robbitop]

hm kann man nicht ein Ersatzschaltbild eines Transistors machen (da sollten uA auch Widerstände vorhanden sein)?

[StefanV]

Original geschrieben von robbitop
hm kann man nicht ein Ersatzschaltbild eines Transistors machen (da sollten uA auch Widerstände vorhanden sein)?

Nein, da sind keine Widerstände dabei (sinds schon, nur sind die eher gering und nicht gewollt).

Vereinfacht gesagt ist ein Transistor auch nur ein vollektronischer Schalter...

[robbitop]

ich kenne Aufbau und Funktionsweise von Feldefektransistoren und Bipolartransistoren, ich meine ein Ersatzschaltbild...ich muss das nochmal raussuchen..

[BlackBirdSR]

Original geschrieben von Stefan Payne
Nein, da sind keine Widerstände dabei (sinds schon, nur sind die eher gering und nicht gewollt).

Vereinfacht gesagt ist ein Transistor auch nur ein vollektronischer Schalter...

Gewollt sind sie in den wenigsten Fällen :)
Natürlich sind sie immer da, sei es in den Leitungen oder dem Substrat.

Richtig gewollt sind Widerstände hier nur als Schutz für Schaltungen. Der schöne Prozessor soll ja nicht gleich draufgehen wenn er eine leitende Fläche berührt.
Oder von uns wieder mehr mit den Fingern als den Augen betrachtet wird :bäh:

[mrdigital]

Original geschrieben von robbitop
ich kenne Aufbau und Funktionsweise von Feldefektransistoren und Bipolartransistoren, ich meine ein Ersatzschaltbild...ich muss das nochmal raussuchen..
Was für ein ESB brauchste denn? Großsignal oder Kleinsignal? Im Kleinsignal modelliert man den Transitor im Wesentlichen mit einer (veränderlichen) Stromquelle (Spannungsquelle) und diversen Kapazitäten (die die Kondensatorwirkung der Zuleitungen und der Gate-Drain, Gate-Source und die Gate-Bulk Flächen repräsentieren).

[robbitop]

ein Kleinsignal.
Ich habe zwar ein ESB bekomme es aber nicht hoch. Das Bild muss dazu mind 50kiB groß sein. Ich verfluche Pixum.

[HOT]

Original geschrieben von robbitop
mehr als ein Refresh war der Prescott auch nicht ;)
allerdings ist das hier lediglich ein Shrink mit neuem Stepping.

Ja aber er schlug höhere Wellen durch bekannte Gründe ;)

[BlackBirdSR]

Original geschrieben von HOT
Ja aber er schlug höhere Wellen durch bekannte Gründe ;)

Was mich persönlich sehr verbittert. Und das hat nichts mit Intel zu tun. Technologiegeilheit eben :)

Seit Jahren gab es schon Gerüchte über Prescott.
Während man mit Northwood den Williamette ausmerzen wollte, sollte Prescott eine Evolution des P4 Designs werden.
Man hatte erwartet, dass die größten Probleme (Fehler) des Design gezielt getilgt werden und neue Features Einzug finden.
(nagut, wir haben ja jetzt SSE3 :chainsaw2: )

Irgendwann im Herbst 2003 sollte diese CPU uns dann ja auch beglücken. Also war es Zeit Informationen zu sammeln und einen schönen Artikel über mögliche Verbesserungen zu schreiben. Zum Glück gab es einige Umstände die mich bei ca 40-50% festhielten. Zum Glück, weil all die Gerüchte und Hoffnungen sich teilweise als überaus inkorrekt erwiesen.
Im Nachhinein legt sich beim erneuten Durchlesen der paar Seiten ein spontanes Grinsen auf mein Gesicht. Aber auch Verbitterung.
Bei einer CPU auf die Intel stolz wäre, gäbe es viel mehr )Informationen zu den Interna. Und Prescott ist wahrlich keine uninteressante CPU. Es fällt nur fürchterlich schwer Details ohne Intels Hilfe auszugraben.

Auf der andere Seite: Was haben wir über den K8 spekuliert, und während es sicherlich eine klasse CPU ist, wurden bisher weder unsere DualCore Wünsche, noch einige Andere Boni erfüllt von denen man doch so geträumt hatte.

Naja vielleicht beim K9/Nehalem.

[HOT]

Original geschrieben von BlackBirdSR
Was mich persönlich sehr verbittert. Und das hat nichts mit Intel zu tun. Technologiegeilheit eben :)

Seit Jahren gab es schon Gerüchte über Prescott.
Während man mit Northwood den Williamette ausmerzen wollte, sollte Prescott eine Evolution des P4 Designs werden.
Man hatte erwartet, dass die größten Probleme (Fehler) des Design gezielt getilgt werden und neue Features Einzug finden.
(nagut, wir haben ja jetzt SSE3 :chainsaw: )

Irgendwann im Herbst 2003 sollte diese CPU uns dann ja auch beglücken. Also war es Zeit Informationen zu sammeln und einen schönen Artikel über mögliche Verbesserungen zu schreiben. Zum Glück gab es einige Umstände die mich bei ca 40-50% festhielten. Zum Glück, weil all die Gerüchte und Hoffnungen sich teilweise als überaus inkorrekt erwiesen.
Im Nachhinein legt sich beim erneuten Durchlesen der paar Seiten ein spontanes Grinsen auf mein Gesicht. Aber auch Verbitterung.
Bei einer CPU auf die Intel stolz wäre, gäbe es viel mehr )Informationen zu den Interna. Und Prescott ist wahrlich keine uninteressante CPU. Es fällt nur fürchterlich schwer Details ohne Intels Hilfe auszugraben.

Auf der andere Seite: Was haben wir über den K8 spekuliert, und während es sicherlich eine klasse CPU ist, wurden bisher weder unsere DualCore Wünsche, noch einige Andere Boni erfüllt von denen man doch so geträumt hatte.

Naja vielleicht beim K9/Nehalem.

hehe, so kann man das auch sehen.

Wow, du bist ja 3DCenter Crew :o gratz dazu :D

Ich glaube, dass wir von der Zukunft nicht mehr allzuviel erwarten können, da man ja schon absehen kann, in welche Richtung das geht... Der K9 wird wohl wieder nur ein aufgebohrter K8 und der PentiumM wird auch nur desktopfähig gemacht. Alles was danach wohl kommt sind Parallelisierungen, ähnlich wie das im GraKamarkt auch schon anfängt. Wirklich neue Designs werden wohl erst kommen, wenn man von der Siliziumplättchenfertigung weggeht.

[robbitop]

naja der K9 soll schon einige größere Änderungen haben.
Angeblich soll ein Trace Cache als L0 angebunden sein. Die Funktionseinheiten werden sicher auch nochmals ordentlich aufgebohrt.
Und vieleicht blocken die SSE Dinge die FPUs nicht mehr (dedizierte Einheiten).

[BlackBirdSR]

Original geschrieben von robbitop
naja der K9 soll schon einige größere Änderungen haben.
Angeblich soll ein Trace Cache als L0 angebunden sein. Die Funktionseinheiten werden sicher auch nochmals ordentlich aufgebohrt.
Und vieleicht blocken die SSE Dinge die FPUs nicht mehr (dedizierte Einheiten).

spielt doch bei Win64 oberflächlich schon keine Rolle mehr.
Da gibts eh nur noch SSE2

[robbitop]

den L2 könnte man noch schneller anbinden (64bit ->128 oder gar 256bit). DualCore könnte dann auch standard sein. Und vieleicht macht man was an der Pipeline und der Sprungvorhersage.

[CrazyIvan]

Meine mal beim Inq gelesen zu haben, dass es den K9 nur noch als DualCore geben wird - also gar nix mehr mit Single-Core K9. Ob glaubhaft oder nicht, darüber lässt sich ja beim Inq vortrefflich streiten ;) IMHO liegen sie bei CPUs öfter richtig als falsch - im Gegensatz zu GPU Prognosen.

@ Robbi @ BlackBird
Greetz2U für 3dc-Crew. Wünsche Euch beiden mehr Glück und Erfolg, als bei der letzten Geschichte ;)

[saaya]

Original geschrieben von BlackBirdSR
beruht wohl auf Beidseitigkeit ;)
:bier:

Ansonst: Bist du dir sicher, dass Ap. Mat. wirklich bei den Transistoren mitredet? Eigentlich ist das ein Designschritt. AMD überprüft an welchen Stellen Signallaufzeit und Schaltverhalten unkritisch sind, und passt dann die Transistoren entsprechend an. Das ist eigentlich eine ganz normale Aufgabe, wenn auch Zeitintensi.
App. Mat. dagegen ist doch hauptsächlich für die Fertigungstechnologie zuständig, oder nicht?
Zumindest dachte ich das, so wie auch "Amberwave" die Technologie für Strained Silicon liefert, und sonst wohl recht wenig am Prescott Design beteiligt sein dürfte.

@ q@e:
Soweit ich weiss, laufen die beiden (4?) Fast-ALUs trotzdem mit doppeltem Takt.
Es gibt ein Intel Patent, mit dem die lokale Verdopplung des Taktsignals beschrieben wird.

Auch das Funktionsprinzip der ALUs deutet auf sowas hin.
Je eine der beiden ALUs berechnet einen 16Bit Teil eines Registers in 0.5 Takten, was am Ende den 32Bit Wert ergibt.
Das mit den speziellen Befehlen stimmt allerdings. Es klappt meines Wissens sogar nur für ganz bestimmte Ketten von Befehlen.
Naja Intel's ALUs sind wohl eh ne Wissenschaft für sich :)
Und wie man damit 64Bit Werte schnell berechnen will, muss mir auch noch einer zeigen. :)

ich hab am n paar mails geschrieben und auch interessante antworten gekriegt, aber sie sind dem thema immer ausgewichen. als ich direkt gefragt hab ob sie jetzt mitentscheiden welcher typ von transistoren an welcher stelle am sinnvolsten wäre, da amd also auch beraten, kam nur ein "dazu darf ich keinen kommentar geben" als antwort, was ich als ja interpretiert hab, denn wenn sies nicht tun können sie das doch ohne weiteres zugeben, WENN sie amd aber dabei helfen dürfen sie garantiert nichts dazu sagen...

daher meine vermutung dass am mit bmd mehr als nur das verkaufen des low-k filmes meint, sondern die hersteller auch bei der wahl der transistoren hilft, um das perfekt auf das low-k substrat abzupassen. war nur so ne theorie :D hehe

[saaya]

Original geschrieben von Stefan Payne
Dir ist aber schon bekannt, daß man mit Widerständen keinen Transistor aufbauen kann und das Transistoren und Widerstände 2 unterschiedliche Dinge sind, wie sie unterschiedlicher nicht sein könnten, oder??

€dit:

Achja, es ist auch interessant, daß man sich den Thread jetzt nicht mehr anschauen kann :eyes:

Hatte AMD da was gegen oder was ist der Grund dafür, saaya?? :eyes: Original geschrieben von saaya
war n typo

ja amd hat charles (admin) 3 mal auf der arbeit angerufen :lol:

BlackBird, kennst du http://chip-architect.com schon? :)
er vermutet zb dass prescott n 256bit L3 bus hat, was bedeuten würde dass die Noconas deutlich mehr von L3 cache profitieren können als die gallatin cores.

[BlackBirdSR]

Original geschrieben von saaya
daher meine vermutung dass am mit bmd mehr als nur das verkaufen des low-k filmes meint, sondern die hersteller auch bei der wahl der transistoren hilft, um das perfekt auf das low-k substrat abzupassen. war nur so ne theorie :D hehe

naja, aber low-k ist eine Isolierschicht die über die Metalisierungseben gelegt wird.
Die kommt nichtmal mit den Transistoren in Berührung, und hat daher auch relativ wenig damit zu tun.

Darum stell ich mich ja so gegen die Verbindung von App.M und der Auswahl der Transistoren in der Designphase.

[saaya]

aber der low-k film trennt doch die thungsten plugs von dem gate, oder?

oder wird das nur zwischen die verschiedenen stockwerke der leiterbahnen aufgetragen?

[BlackBirdSR]

Original geschrieben von saaya
aber der low-k film trennt doch die thungsten plugs von dem gate, oder?

oder wird das nur zwischen die verschiedenen stockwerke der leiterbahnen aufgetragen?

die Wolframplugs sitzen auf den Metallbahnen zum Überbrücken der Ebenen. Also von Metalisierungsebene 1 auf 2 etc.
Zwischen den Ebenen kommt dann die Isolierschicht.

Die Wolframplugs vom Gate zu trennen würde mal eben schnell dem Stromkreis zusammenbrechen lassen.

Low-K Schichten isiloeren also die Leiterbahnen untereinande. Nicht die Transistoren oder so.

[BB]

Die Pip's wird höchstens in quantität verändetr aber in der technischen Form wie sie jetzt existiert nicht mehr groß qualitativ, da visioniert man eher schon mit Datenverschlachtelung und ähnlichen ("sehnsüchtig auf Quantentransfer schaue").

Und Sprungvorhersage ist auch nur Lineares "Raten/Vermuten/Wunschdenken". Man versucht damit Logik zu implementieren die im Moment noch nicht wie Logik klingt.

Wird auch abgelöst.

[mrdigital]

Original geschrieben von BB
Die Pip's wird höchstens in quantität verändetr aber in der technischen Form wie sie jetzt existiert nicht mehr groß qualitativ, da visioniert man eher schon mit Datenverschlachtelung und ähnlichen ("sehnsüchtig auf Quantentransfer schaue").

Und Sprungvorhersage ist auch nur Lineares "Raten/Vermuten/Wunschdenken". Man versucht damit Logik zu implementieren die im Moment noch nicht wie Logik klingt.

Wird auch abgelöst.
Was heisst das?

Der ganze Thread ist inzwischen reichlich OT, sollte man nicht splitten und im Technologie weiter machen?

[saaya]

hmmm wo wäre denn hier jetzt das low k substrat? auf den schwarzgezeichneten leiterbahnen?

gelb=soi substrat

[BlackBirdSR]

Original geschrieben von saaya
hmmm wo wäre denn hier jetzt das low k substrat? auf den schwarzgezeichneten leiterbahnen?

gelb=soi substrat

Sorry aus der Zeichnung werd ich nicht ganz schlau.
Wieso führst du das Substrat aus der Ebene hinaus?, bzw warum verläuft deine Metalisierung unter dem Transistorkanal?

Nimm dir mal dieses Bild..
http://kasap3.usask.ca/server/kasap/photos/SEMof3LevelCuInterconP98.GIF
das zeigt nur die Verdrahtungsebenen. (mit dem Transistor kommt das Low-k Material ja gar nicht in Kontakt)

Hier sieht man sie ohne Isolationsschicht.
Stell dir vor, der ganze Zwischenraum ist jetzt mit einem Isolator ausgefüllt.
Je nach Fertigung sind eben einige Schichten davon mit einem Low-k Material gefüllt. (Mit substrat hat das nichts am Hut)

Was man hier auch sieht sind die "vias" (aus Wolfram) mit denen von einer Ebene auf die andere gewechselt wird.

[saaya]

hab das bild vom chip architect, ist ja das gleiche wie dein bild nur con der seite gesehen.

also berührt die low-k SCHICHT (anderes wort für substrat :bäh: ) das gate selbst nicht sondern nur die leiterbahnen die zu ihm führen?

[saaya]

hier

[BlackBirdSR]

Original geschrieben von saaya

also berührt die low-k SCHICHT (anderes wort für substrat :bäh: ) das gate selbst nicht sondern nur die leiterbahnen die zu ihm führen?

kommt immer drauf an, ob man in der ersten Schicht schon auf low-k setzt, oder noch SiO2 nimmt.

Hauptsächlich geht es hier aber nicht um die Gate-Metallisierung oder die Kontakte am Drain-Source, sondern um die Leiterbahnen in den Schichten darüber, welche viel größere Strecken überbrücken.

PS. Substrat war für mich bisher immer eine Grundlage(-schicht) und keine beliebige Schicht.
Deshalb ist auch Si das Substrat in diesem Fall, und sonst nichts.

[saaya]

Original geschrieben von BlackBirdSR
kommt immer drauf an, ob man in der ersten Schicht schon auf low-k setzt, oder noch SiO2 nimmt.

Hauptsächlich geht es hier aber nicht um die Gate-Metallisierung oder die Kontakte am Drain-Source, sondern um die Leiterbahnen in den Schichten darüber, welche viel größere Strecken überbrücken.

PS. Substrat war für mich bisher immer eine Grundlage(-schicht) und keine beliebige Schicht.
Deshalb ist auch Si das Substrat in diesem Fall, und sonst nichts. hehe ich hab das alles auf english gelernt und weiss jetzt nicht genau wie ichs auf deutsch nennen soll :D

also eigentlich berührt die low-k schicht nicht die thungston plugs und das gate... hmm ok, dannwar meine these dass am amd da hilft auch quatsch.

aber wundert mich immernoch wieso er auf einmal "no comment" geantwortet hat, alle anderen fragen davor hat er super nett beantwortet, obwohl sie auch im bereich fallen wo ich schon ein "no comment" erwartet hätte.

naja vieleicht hatte er n schlechten tag ^^

danke für die erleuterungen! :bier:

[BlackBirdSR]

Original geschrieben von saaya
hehe ich hab das alles auf english gelernt und weiss jetzt nicht genau wie ichs auf deutsch nennen soll :D

also eigentlich berührt die low-k schicht nicht die thungston plugs und das gate... hmm ok, dannwar meine these dass am amd da hilft auch quatsch.

aber wundert mich immernoch wieso er auf einmal "no comment" geantwortet hat, alle anderen fragen davor hat er super nett beantwortet, obwohl sie auch im bereich fallen wo ich schon ein "no comment" erwartet hätte.

naja vieleicht hatte er n schlechten tag ^^

danke für die erleuterungen! :bier:

Du kennst die Leute ja..
erst geben sie ganz bestimmte Stücke an Informationen preis, und dann heisst es ewig lange "no comment".
(Wann immer ich das zu meinem English-Lehrer sagte, gabs 0 Punkte :D)

Kleiner Tip:
Mach aus "Tungsten" Wolfram, dann fällts vielleicht einigen Leuten leichter, nachzuvollziehen was das eigentlich ist.

[saaya]

hmmm das bild hab ich so von chip architect.com übernommen, auf deutsch heissen die also wolfram? man ist das verwirrend! :???:

[BlackBirdSR]

Original geschrieben von saaya
hmmm das bild hab ich so von chip architect.com übernommen, auf deutsch heissen die also wolfram? man ist das verwirrend! :???:

Naja Wolfram heisst das Element in Deutschland, Tungsten eben im Englischen Sprachgebrauch.

Allerdings werden die Wenigsten auch wirklich was mit Tungsten anfangen können.
Wolfram dagegen sollten die Meisten aus dem Physikunterricht und den Glühwendeln kennen :)