On Die

[Jackman]

Hallo

bin neu hier und habe mal ne Frage!
Was ist der "On DIE" kennt jemand ne Seite wo man sich sowas angucken kann und wo genau beschrieben ist was das ist und was es macht?

cya

[LOCHFRASS]

On Die heisst, dass etwas in der CPU integriert ist, z.B. war frueher der L2-Cache auf dem Board verbaut, nicht wie heute in der CPU. Das Die (Pl. Dice) beschreibt das Stueck Silizium. :)

[Jackman]

Und wo sind eigentlich die ganzen Transistoren in der CPU verbaut??
Ich meine man liest immer das 140 Millionen Transistoren in einer CPU verbaut sind. Aber wo sitzen die in der CPU?
Und was haben die Transistoren mit der CPU geschwindigkeit zu tun?

^^

[LOCHFRASS]

Und wo sind eigentlich die ganzen Transistoren in der CPU verbaut??
Ich meine man liest immer das 140 Millionen Transistoren in einer CPU verbaut sind. Aber wo sitzen die in der CPU?

Auf oder (seit dem P2) unter dem Die, ich hab da mal nen 486 nackig gemacht, da sieht man das gut: http://people.freenet.de/lochfrass/486_nackt.jpg


Und was haben die Transistoren mit der CPU geschwindigkeit zu tun?

^^

Je mehr Transen, desto groesser wird das Die und desto laenger braucht ein Signal von der einen Ecke des ICs zur anderen, deshalb lassen sich komplexe ICs nicht so hoch Takten.

[Jackman]

Und was genau hast du da jetzt von der CPU abmontiert?

Aber wieso bekommen die heutigen CPUs dann immer mehr Transistoren obwohl sie dadurch langsamer werden?

[Coda]

Und was genau hast du da jetzt von der CPU abmontiert?
Wo hier im Thread war von montieren die rede?

Aber wieso bekommen die heutigen CPUs dann immer mehr Transistoren obwohl sie dadurch langsamer werden?
Werden sie nicht, weil man vorher auf kleinere Transistoren umsteigt, wodurch das Problem wieder kompensiert ist.

[Jackman]

Da auf der CPU sind das jetzt die Transistoren die man sieht? (bei dem Link)

[BlackBirdSR]

Da auf der CPU sind das jetzt die Transistoren die man sieht? (bei dem Link)

Nein,
Transistoren sind nur wenige nm groß.
Die kannst du nicht mehr sehen. Selbst wenn du so ein DIE (so heisst das Stück auf dem alles untergebracht ist) ansiehst, wirst du nur einen Haufen Farben und ein paar Strukturen erkennen.

http://www.sandpile.org/impl/pics/intel/p4/die_009.jpg
Hier siehst du ca 125Millionen Transistoren, oder auch nicht.

Was die Transistoren tun ist ganz simpel. Sie lassen Strom durch oder nicht.
Damit kann man logische Gatter aufbauen. Wenn ein Signal durch bestimmte Transistoren "gegangen" ist, kann man aus dem Endsignal einen Wert ablesen (z.B 0,1). Der gibt dann zusammen mit vielen anderen Werten Stück für Stück eine Anweisung, eine Zahl oder süäter ein Programm.

Je mehr man von diesen Transistoren hat, desto mehr Strom muss fließen. Nur in dem man immer kleinere Transistoren baut, kann man das noch kompeniseren.
Wenn man dann noch was über hat, kann man dafür ja einfach noch mehr Transistoren einbauen :)

[Jackman]

Also das Bild ist jetzt die "DIE" und alles was man da sieht in den verschiedenen Farben sind Transistoren ??

[zeckensack]

Ich glaube wir haben hier noch ein kleines Verständigungsproblem :)

Die Transistoren sind das Die. Sie werden dort "gemacht". Aus dem (dotierten) Silizium werden Furchen ausgeätzt, und andere Materialien werden aufgetragen, und wenn man das richtig anstellt, hat man nach etlichen Arbeitsschritten einen Haufen miteinander verschalteter Transistoren.

Das macht man nicht mit jeder einzelnen Schaltung, sondern mit ganzen Siliziumscheiben auf einmal, modernerweise mit 30cm Durchmesser. Das Die auf dem Prozessorträger ist ein aus so einer Scheibe ausgesägtes Stück.

[Coda]

So normal sind 30cm aber noch nicht

[Jackman]

"kleines" Verständigungsproblem ^^
ist wohl noch etwas untertrieben :)

Aber OK danke für die Antworten ich weiss kann nervig sein wenn man son "DIE" noob als Gesprächspartner hat ^^

[BlackBirdSR]

"kleines" Verständigungsproblem ^^
ist wohl noch etwas untertrieben :)

Aber OK danke für die Antworten ich weiss kann nervig sein wenn man son "DIE" noob als Gesprächspartner hat ^^

Nervig?
Nicht im Geringsten, solange etwas unklar ist einfach fragen.
Wenn du nicht ganz durchblickst, heisst das keines Falls, dass wir einen Noob vor uns sehen, und uns die Lust vergeht.
Vielleicht erklären wir auch nicht verständlich genug.

Also kräftig fragen.

[Jackman]

Na wenn das so ist dann werde ich mal Rekapitulieren:

Wir haben die CPU und da ist halt die "DIE" drauf was ja die Transistoren sind.
Die Transistoren sind so klein das man sie mit bloßem Auge gar nicht mehr sehen kann. (Berichtigt mich wenn ich bis hier hin falsch liege)

Aber was haben jetzt die Pins auf der CPU zu tun?

[deLuxX`]

Daten zwischen Mainboard und CPU verschicken und Strom für selbige liefern.

[BlackBirdSR]

Na wenn das so ist dann werde ich mal Rekapitulieren:

Wir haben die CPU und da ist halt die "DIE" drauf was ja die Transistoren sind.
Die Transistoren sind so klein das man sie mit bloßem Auge gar nicht mehr sehen kann. (Berichtigt mich wenn ich bis hier hin falsch liege)

Aber was haben jetzt die Pins auf der CPU zu tun?

Hier ein Bild:
http://www.sandpile.org/impl/pics/amd/k7/k7xg_top.jpg
Das leicht silberne Objekt in der Mitte wird einfach als DIE Bezeichnet.
Da sind alle Transistoren untergebracht, alle Leitungen mit denen sie untereinander verbunden werden, und eine Isolierschicht um alles nach Aussen hin abzutrennen.

Aussen rum (grün) ist das Package. Also die "Verpackung" der CPU.
Mit dem DIE kannst du ja nicht viel anfangen. Man muss das Ganze ja auch irgendwie mit dem Rest des Systems verkabeln.
Innerhalb der Verpackung wird die DIE deshalb an Leiterbahnen angeschlossen (dazu gibt es auf dem DIE bestimmte Stellen).
Diese Leitungen werden dann an die PINs angeschlossen.

Die PINs (http://www.sandpile.org/impl/pics/amd/k7/k7tb_bot.jpg) sind dann der eigentliche Kontaktpunkt zwischen CPU und Aussenwelt. Versorgungsspannung und Strom, also auch alle Signale, gehen über die PINs zu den Leitungen im Package und dann direkt ins DIE.
Auf diesem Weg natürlich auch wieder herraus.

Je komplexer man die CPU macht, desto mehr steckt im DIE. Man braucht mehr Leitungen und deshalb auch mehr PINs.

[Jackman]

^^
erstaunlich wieviel ihr wisst :)

danke jetzt sehe ich schon viel klarer

[Jackman]

Ich bins wieder :)

was beudet "90nm" verfahren?

[Coda]

http://www.intel.com/labs/features/pix/90nm2_caption.jpg

[Jackman]

Also bedeutet die Bauform die größe der benutzen Transistoren?

[WEGA]

jo, ein transistor ist 0,00009 mm groß

[Gast]

Hallo,

was ich nicht verstehe ist, was bewegt einen Transistor dazu Strom durchzulassen oder eben nicht? Bzw. was kontrolliert-aktiviert diese Vorgänge (I/O)?

Gruss

[egoexpress]

Hallo,

was ich nicht verstehe ist, was bewegt einen Transistor dazu Strom durchzulassen oder eben nicht? Bzw. was kontrolliert-aktiviert diese Vorgänge (I/O)?

Gruss


sry, aut. anmeldung hat nicht funktioniert

[Coda]

Der (MOSFET) Transistor hat 3 Anschlüsse: Base, Drain und Gate
Sobald auf Gate Spannung anliegt leitet der Transistor von Base nach Drain.

[egoexpress]

Sobald auf Gate Spannung anliegt leitet der Transistor von Base nach Drain.

Und was kontrolliert diesen Vorgang?

Ich verstehe nicht was einen Transistor zu einem bestimmtem Zeitpunkt dazu bewegt, Strom durchzulassen oder eben nicht.


Gruss

[egoexpress]

Sry, ich kann (noch) nicht begreifen wie die Schnittstelle zwischen Hardware (Die) und Software (Eingabe) funktioniert.

Wie wird ein Programmcode in einen Prozessor verarbeitet?

[Stone2001]

Und was kontrolliert diesen Vorgang?

Ich verstehe nicht was einen Transistor zu einem bestimmtem Zeitpunkt dazu bewegt, Strom durchzulassen oder eben nicht.

Wenn ich diesen Punkt etwas näher erläutern dürfte!

OK, erstmal ein Crashkurs in Sachen Aufbau von Feldeffekttransistoren. Ein Feldeffekttransistor hat 3 Anschlüsse: Source, Drain und das Gate. Source und Drain sind durch einen sog. Kanal verbunden. Über diesem Kanal ist das Gate, getrennt durch eine Oxidschicht bzw. einem Isolator.

OK, Source liegt für gewöhnlich an einer Versorgungsspannung an, Drain liegt auf Masse. Der Strom möchte jetzt vom Source zum Drain fliesen. Der Kanal ist, je nach Bauweise, alleine nicht leitfähig d.h. ein recht guter Isolator. Wenn man jetzt aber am Gate eine gewisse Spannung anlegt, sammeln sich unter dem Gate Ladungen an, die dann den Kanal leitfähig machen und somit kann der Strom von Source vom Drain fliesen.

Den Schalteffekt des Transistors, also ob Strom fliest oder nicht, hat man nun, indem man die Spannung am Gate verändert.

[Stone2001]

Wie wird ein Programmcode in einen Prozessor verarbeitet?
Nächstes Gebiet: Prozessorarchitektur! ;)

Das Programm liegt als eine Reihe von Befehlen vor. Der Prozessor holt sich in jedem Taktzyklus einen Befehl (neuere Prozessoren holen auch mal mehrere Befehle). Welcher Befehl geholt werden muss, zeigt der sog. Instructionpointer an, er enthält eine Adresse des Speichers, an dem der nächste Befehl steht.
Dieser Befehl wird nun von einer Dekodierlogik dekodiert (sofern nötig). Die Abarbeitung des Befehls hängt vom Befehl selber ab, bei arithmetische Befehlen werden z.b. die Operanden geholt und den Ausführungseinheiten zugeführt, bei Sprüngen wird das Sprungziel berechnet, ... . Die Ausführungseinheit berechnet dann das Ergebnis der Operation und schreibt das Ergebnis in ein Register (oder auch gleich zurück in den Speicher).
Der Instructionpointer wird dann noch inkrementiert, damit er auf den nächsten Befehl zeigt (oder er bekommt das Ergebnis eines Sprungbefehls zugewiesen) und dann geht die Sache von vorne los.

[Stone2001]

jo, ein transistor ist 0,00009 mm groß
Nope, ein Transistor ist wesentlich größer als 90nm!
was beudet "90nm" verfahren?
90nm Verfahren bedeutet in etwa soviel: 90nm ist die kleinste Länge, die man mit diesem Verfahren noch abbilden kann.
Allgemeinhin wird mit 90nm auch die Länge des Gates gemeint, was aber nur die halbe Wahrheit ist. Wie man auf dem einem Foto sehen kann ist beim 90nm Prozess die Gatelänge wesentlich kürzer.

[egoexpress]

OK, erstmal ein Crashkurs in Sachen Aufbau von Feldeffekttransistoren. Ein Feldeffekttransistor hat 3 Anschlüsse: Source, Drain und das Gate. Source und Drain sind durch einen sog. Kanal verbunden. Über diesem Kanal ist das Gate, getrennt durch eine Oxidschicht bzw. einem Isolator.

Nächstes Gebiet: Prozessorarchitektur! ;)

Das Programm liegt als eine Reihe von Befehlen vor. Der Prozessor holt sich in jedem Taktzyklus einen Befehl (neuere Prozessoren holen auch mal mehrere Befehle). Welcher Befehl geholt werden muss, zeigt der sog. Instructionpointer an, er enthält eine Adresse des Speichers, an dem der nächste Befehl steht.
Dieser Befehl wird nun von einer Dekodierlogik dekodiert (sofern nötig). Die Abarbeitung des Befehls hängt vom Befehl selber ab, bei arithmetische Befehlen werden z.b. die Operanden geholt und den Ausführungseinheiten zugeführt, bei Sprüngen wird das Sprungziel berechnet, ... . Die Ausführungseinheit berechnet dann das Ergebnis der Operation und schreibt das Ergebnis in ein Register (oder auch gleich zurück in den Speicher).
Der Instructionpointer wird dann noch inkrementiert, damit er auf den nächsten Befehl zeigt (oder er bekommt das Ergebnis eines Sprungbefehls zugewiesen) und dann geht die Sache von vorne los.

Danke für deine ausführliche Antwort. Auch wenn ich nicht jedes Wort verstanden habe, kann ich mir jedoch aus dem Kontext ein recht plausibles ´Bild´ über die Funktionsabläufe machen.

[GloomY]

Nope, ein Transistor ist wesentlich größer als 90nm!

90nm Verfahren bedeutet in etwa soviel: 90nm ist die kleinste Länge, die man mit diesem Verfahren noch abbilden kann.
Allgemeinhin wird mit 90nm auch die Länge des Gates gemeint, was aber nur die halbe Wahrheit ist. Wie man auf dem einem Foto sehen kann ist beim 90nm Prozess die Gatelänge wesentlich kürzer.Wie kann ich etwas kleiner als 90nm machen, wenn die kleinste Länge, die man lithographisch abbilden kann, 90 nm groß ist? ;) Wie soll man z.B. den Kanal denn herstellen, wenn dieser kürzer als 90nm ist und man aber nur höchstens 90nm genau auflösen kann?

Imho ist ein einzelner Transistor schon 90nm groß. Welche Kenngröße sollte denn sonst für einen Produktionsprozess genannt werden? Die kleinste abzubildende Größe interessiert eigentlich weniger, die kleinste abzubildende Struktur ist eigentlich das wirklich interessante :)

Intel verwendet imho bei ihrem 90nm Prozess 90nm große Transistoren mit einer effektiven Gate-Länge von weniger als 50 nm (Klick (ftp://download.intel.com/research/silicon/Bohr_IDF_0902.pdf), Seite 3) .

Dass die Gate-Länge weniger als die Länge des Transistors beträgt, ist fast schon selbsterklärend, denn "links" und "rechts" neben dem Kanal sitzen ja noch die Source- und Drain-Anschlüsse, die nochmal Platz wegnehmen.

Btw: Wie sieht's eigentlich mit der Gate-Tiefe aus? Ist die auch kleiner als 90nm oder gleich groß?

[Stone2001]

Wie kann ich etwas kleiner als 90nm machen, wenn die kleinste Länge, die man lithographisch abbilden kann, 90 nm groß ist? ;) Wie soll man z.B. den Kanal denn herstellen, wenn dieser kürzer als 90nm ist und man aber nur höchstens 90nm genau auflösen kann?
Ich muß meinen letzten Post hier etwas korregieren. Das Gate ist 90nm breit, der Kanal darunter ist wesentlich kleiner. Wie du schon erwähnt hast, ist er beim 90nm Prozess ca. 50nm lang. Ich hoffe jetzt wird das ganze etwas klarer.
EDIT: Kleine Anmerkung, selbst Intel sagt in deinem verlinkten Paper, das das Gate 50 nm breit ist
EDIT2: Das der Kanal kleiner als 90nm ist, hat folgenden Grund. Man verwendet heute bei der Herstellung einen sog. selbstjutierenden Prozess, d.h. damit das Gate genau zwischen Drain und Source ist, wird es als erstes erstellt.
Genauer: Also auf dem Substrat wird eine dünne Oxidschicht aufgetragen, welches Später das Gateoxid wird, danach läßt man er Epitaxie eine Schicht aufwachsen, nach einen Lithograhie Schritt, steht das Gate nun da. Jetzt werden die Bereiche links und recht daneben per Ionenimplantation dotiert. Um die Ionen 'einzubauen' muß man das Substrat auf ca. 1000°C erwärmen, dadurch diffundieren die Ionen einwenig, also auch unter das Gate.
Dieser Effekt spielte bei früheren Prozessen keine Rolle, bei 90nm und weniger machen die paar nm (etwas 20nm por Seite) doch schon einiges aus.

Imho ist ein einzelner Transistor schon 90nm groß. Welche Kenngröße sollte denn sonst für einen Produktionsprozess genannt werden? Die kleinste abzubildende Größe interessiert eigentlich weniger, die kleinste abzubildende Struktur ist eigentlich das wirklich interessante :)

Was verstehst du unter einer Struktur? Ist ein Kontakt schon eine Struktur oder erst ein ganzer Transistor?
90 nm bedeutet hier, das es die kleinste lithographisch erzeugbare Abmessung ist. D.h. das Gate ist min. 90 nm groß, Drain und Source sind etwas größer, das sie noch einen Kontakt brauchen. Sicherheitsgrenzen eingerechnet ist ein Transistor im 90nm Prozess mindestens 630nm breit und vielleicht 270 nm tief. Genau kann ich es nicht sagen, da ich die Design-Rules von Intel nicht kenne.

Btw: Wie sieht's eigentlich mit der Gate-Tiefe aus? Ist die auch kleiner als 90nm oder gleich groß?
In der Regel ist der Transistor wesentlich tiefer als breit. Durch das w / l (width / length bzw. Breite / Ttiefe) Verhältnis läßt sich der Drainstrom einstellen. (was aber beim Fledeffekt relativ uninteressant ist) In der Regel wird man versuchen w und l möglichst gleich klein zu machen, damit die Gatekapzität klein bleibt.

[Jackman]

Man das geht hier ja ganz schön ins Detail
freut mich :)

Kann mir jemand sagen wie man "DIE" ausspricht?
oder stammt das aus einer Fremdsprache
wenn ja was beudeutet es in etwa auf Deutsch?

[Stone2001]

Man das geht hier ja ganz schön ins Detail
freut mich :)

Kann mir jemand sagen wie man "DIE" ausspricht?
oder stammt das aus einer Fremdsprache
wenn ja was beudeutet es in etwa auf Deutsch?
Siehe: http://dict.leo.org/?lp=ende&lang=de&searchLoc=0&cmpType=relaxed&relink=on&sectHdr=on&spellToler=std&search=die
Wie man es aber genau ausspricht kann ich auch nicht genau sagen. Wird wahrscheinlich genauso ausgesprochen, wie der Würfel (eng. die).

[Gast]

die - pl.: dice [engin.] das Mikroplättchen

das könnte es sein oder?

[Coda]

Ja, es bedeutet Plättchen.

[GloomY]

Was verstehst du unter einer Struktur? Ist ein Kontakt schon eine Struktur oder erst ein ganzer Transistor?Ich meinte einen Transistor. Sorry, ich hätte mich vielleicht besser ausdrücken sollen.

90 nm bedeutet hier, das es die kleinste lithographisch erzeugbare Abmessung ist. D.h. das Gate ist min. 90 nm groß, Drain und Source sind etwas größer, das sie noch einen Kontakt brauchen. Sicherheitsgrenzen eingerechnet ist ein Transistor im 90nm Prozess mindestens 630nm breit und vielleicht 270 nm tief. Genau kann ich es nicht sagen, da ich die Design-Rules von Intel nicht kenne.Bist du dir da sicher? 630nm Breite ist verdammt viel. Wie kommst du gerade auf diese Zahl? Quelle(n)?
In der Regel ist der Transistor wesentlich tiefer als breit. Durch das w / l (width / length bzw. Breite / Ttiefe) Verhältnis läßt sich der Drainstrom einstellen. (was aber beim Fledeffekt relativ uninteressant ist) In der Regel wird man versuchen w und l möglichst gleich klein zu machen, damit die Gatekapzität klein bleibt.Also wenn die Breite eines Transistors bei 90 nm bereits ~600nm beträgt, dann dürfte die Tiefe bei über einem µm liegen?! Irgendwie kommt mir das ganze schon etwas groß vor...


edit: Blöder Trillian-Smilie. Ich wollte eigentlich Quelle(n)schreiben. Ich weiss schon, warum ich diese Smilies schon immer abgelehnt habe... :|

[Stone2001]

Bist du dir da sicher? 630nm Breite ist verdammt viel. Wie kommst du gerade auf diese Zahl? Quelle( n)?
Nein, ich bin mir da gerade nicht sicher, das ist nur eine Schätzung von mir.
Die 630 nm kommen wie folgt zusammen:
- Gatebreite: 90nm
- Drainbreite: 270nm
- Sourcebreite: 270nm
Die Drain- und Sourcebreite kommt dadurch zustande, das ein Kontakt (in der Regel setzt man mehrere Kontakte, damit der Kontakt besser ist) im Source bzw. Drainbereich sein muß. Um diesen Kontakt muß zur Sicherheit eine Sicherheitszone sein, damit sichergestellt ist, das der Kontakt nicht zunahe ans Gate oder ans Substrat kommt.
Genau kann ich es nicht sagen, da ich gerade nicht die gesamten Design-Rules im Kopf habe, ich werde morgen mal ein Transistor konstruieren, dann kann ich recht genau sagen, wie groß ein Transistor ist (zur Not werde ich nochmals nachfragen).
Quelle für diese Zahl kann ich keine nennen, sorry.

Aber mal eine kleine Rechnung:
Der Aufbau einer SRAM-Zelle ist bekannt, oder? Man braucht dafür 6 Transistoren. Im 90nm Prozess braucht eine SRAM-Zelle genau 1 µm² (siehe diversen Papers von Intel), d.h. ein Transistor hat im Durchschnitt 0,166µm² Platz, nach meiner Rechnung kommt ein Transistor auf etwa 0,17µm², also in etwa gleich.

Also wenn die Breite eines Transistors bei 90 nm bereits ~600nm beträgt, dann dürfte die Tiefe bei über einem µm liegen?! Irgendwie kommt mir das ganze schon etwas groß vor...

Verdammt, auch hier wieder eine Unachtsamkeit meiner Person! Richtig müßte es heisen, das Gate ist tiefer als breit (kommt aber aufs Design an).

EDIT: So langsam passt dieser Thread nun wirklich nicht mehr ins Prozessoren und Chipsätze-Forum, oder? ;)

[Bokill]

@GloomY

Wie kann ich etwas kleiner als 90nm machen, wenn die kleinste Länge, die man lithographisch abbilden kann, 90 nm groß ist? Wie soll man z.B. den Kanal denn herstellen, wenn dieser kürzer als 90nm ist und man aber nur höchstens 90nm genau auflösen kann?

Retorisch hervorragend ... dennoch leider falsch. Denn wie kannst du erklären wie man mit Licht von 0,193µm, Strukturen von 0,13µm, oder den aktuellen Prozess mit 0,09µm, herstellen kann?

Das ist ja das faszinierende an der Fertigungstechnik! Zum Teil arbeitet schon die heutige Fertigungstechnik mit Oberflächenrauhigkeiten von einem Atom. Jede Abweichung von einem Atom mehr oder weniger ist da schon eine grosse Streuung der Eigenschaften.

MFG Bokill

[Jackman]

Wie werden denn die Transistoren mit den Pins verbunden? Weil es werden ja wohl nicht alle Transistoren mit den Pins verbunden oder?

[BlackBirdSR]

Wie werden denn die Transistoren mit den Pins verbunden? Weil es werden ja wohl nicht alle Transistoren mit den Pins verbunden oder?

Die Transistoren werden mit Kupferverbindungen angeschlossen.
Die läuft durch den ganzen Chip, teils übereinander.
Wenn wieder die Rede von 7 oder 9 Lagen Metal ist, dann ist genau das gemeint.

An bestimmten Stellen im Chip laufen diese Verbindungen dann zusammen.
Diese Anschlusspads sind dann die Verbindung zwischen den internen Schaltkreisen im Chip und der Leitungen die aus dem Package führen.

[Bokill]

Zum Verbinden der einzelen Layer wird Wolfram teilweise genommen. Das ist extrem robust. So weit ich die Dokus der Hersteller überblickte ist dies derzeit üblich. Die Metall(verdrahtungs)ebenen sind aber bei AMD seit dem Thunderbird aus Kupfer. Cu bietet viel günstigere Eigenschaften im Bezug zu Elektromigration, hatte aber anfangs den Nachteil, dass es sich sehr gerne selbständig tiefer in die Schichten des Dies diffundierte.

Silber [Ag] + Zinn [Sn] ( + Blei [Pb] ) wird gerne auch anteilig für die (Micro)-Lotkügelchen benutzt, irgenwann müssen die Signale vom Die über die Kontaktzonen ja mit dem CPU-Träger verbinden werden.
Dieses Lotkögelchen (Bumps/Bumper) verbinden dann endlich die Drähte im CPU-Träger mit den Pins auf seiner Rückseite.

Technologisch gesehen ist so ein CPU-Träger ein ganz spezielles Micro-Mainboard für den CPU-Die ... wenn man die Prozessoren so betrachtet, dann ist ja nicht nur der Die, sondern es sind auch noch diverse Microbauteile auf dem CPU-Träger selber aufgelötet.
Dank einer speziellen Bauform und Löttechnik werden diese Bauelemente allgemein auch SMD-Bausteine genannt. -> SurfaceMountedDevices

MFG Bokill

[DH[ger]]

Ich verstehe noch nicht ganz genau, wie der kontakt zwischen Source und Drain zustande kommt. Ich habe das so verstanden, dass Halbleiter wie Sillicium durch eine Dotierung besser Leitend gamcht werden. Bei den winzigen Strömen im Prozessor reicht es aber anscheinend nicht, dass Strom vom Source zum Drain fließt. Jetzt muss doch das Gate energie Liefern um die isolationsschicht Leitend zu machen.
Meine Fragen:
- wo fließt denn der Strom vom Gate dann hin, wird er einfach von den durch die Dotierung entstandenen Ionen aufgenommen?
- Wenn jetzt der Strom vom Gate woauchimmer hinfließt, regt dann die entstandene Wärme um das Gate die Isolationsschicht zum leiten an oder bewegt der elek. Strom die Ionen dazu Strom vom Source zum Drain zu leiten?
- Würde nicht auch ein Lichtimpuls zwischen Source und Drain reichen, die Isolationsschicht leitend zu machen?

[zeckensack]

']Ich verstehe noch nicht ganz genau, wie der kontakt zwischen Source und Drain zustande kommt. Ich habe das so verstanden, dass Halbleiter wie Sillicium durch eine Dotierung besser Leitend gamcht werden. Bei den winzigen Strömen im Prozessor reicht es aber anscheinend nicht, dass Strom vom Source zum Drain fließt.Es "reicht nicht" ist die falsche Herangehensweise. Man will mit dem Transistor definiert schalten können. Am liebsten würde man es haben wenn der Transistor (bzw der Kanal zwischen Source und Drain) entweder "perfekt" sperrt oder "perfekt" leitet. Zwischen diesen Zuständen schaltet man über einen eigenen Steuerkontakt (eben das Gate) um.

Man will definitiv nicht dass der Kanal immer möglichst gut leitet!
']Jetzt muss doch das Gate energie Liefern um die isolationsschicht Leitend zu machen.Fast ;)
Das Gate liefert keine Energie. Optimal wäre es tatsächlich, wenn zwischen Gate und Kanal überhaupt keine Energie transportiert werden würde, was aber praktisch nicht möglich ist. Parasitäre Kapazitäten in Kombination mit parasitären Widerständen sorgen dafür dass bei Schaltvorgängen Energie "verbraucht" wird, und dazu kommen dann noch die Leckströme.

Der eigentliche Job des Gates ist es, ein elektrisches Feld aufzubauen, das sich über den Kanal erstreckt.

Lüge für Kinder:
Dieses elektrische Feld kann freie Ladungsträger in Richtung Gate anziehen, und somit im Kanal festhalten, sodass dieser nicht mehr leitet. Wenn das Feld abgeschaltet wird (Änderung der Spannung am Gate), dann leitet der Kanal wieder. Und damit kann man dann umschalten.

edit: obiges beschreibt den sogenannten Feldeffekt-Transistor (http://www.elektronik-kompendium.de/sites/bau/0207011.htm).
Es gibt auch noch "bipolare" Transistoren (http://www.elektronik-kompendium.de/sites/bau/0201291.htm), die tatsächlich darauf basieren, dass Energie in den "Kanal" eingebracht wird, und damit die Leitfähigkeit angeregt wird. Allerdings heissen die einzelnen Elemente anders (Gate => Basis, Drain => Kollektor, Source => Emitter, Kanal => keine Entsprechung, gibt's nicht).
Diesen Typ von Transistor setzt man bei Prozessoren aber schon seit vielen Jahren nicht mehr ein.

[Bokill]

Die Leitvorgänge in der CPU sind immer noch über Elektronen und Elektronenlücken.

Die Ionen selber verbleiben dort an Ort und Stelle. Die CPU ist ja keine Salzlösung ;).

Die Ionen dienen dazu, dass die Elektronen-Leit-Barriere von Si für Leitvorgänge besser wird,.Es senkt die "Tunnelenergie" für Elektronen. Ohne die Dotiermaterialien ist der Halbleiter Si ein fast Nichtleiter. Nur der metallische Glanz von elementaren Si und die besseren Leiteigenschaften bei hohen Temperaturen deuten dann doch klar auf den Charakter von einem Halbmetall hin.

MFG Bokill

[Stone2001]

']Ich verstehe noch nicht ganz genau, wie der kontakt zwischen Source und Drain zustande kommt. Ich habe das so verstanden, dass Halbleiter wie Silizium durch eine Dotierung besser Leitend gamacht werden. Bei den winzigen Strömen im Prozessor reicht es aber anscheinend nicht, dass Strom vom Source zum Drain fließt. Jetzt muss doch das Gate energie Liefern um die isolationsschicht Leitend zu machen.
Source und Drain sind durch den Kanal verbunden. Source und Drain sind in der Regel relativ hoch dotiert, dh.h haben einen niedrigen Widerstand. Der Kanal ist entweder niedrig oder hoch dotiert, je nachdem ob ein selbstsperrender (hoch dotiert) oder selbstleitender (niedrig dotiert) entstehen soll. Selbstsperrend bedeutet, das ohne eine positive Gate-Substrat Spannung kein Strom von Source zum Drain fliesen kann. Die Gate-Substrat-Spannung sorgt dafür, das Elektronen an die 'Oberfläche' gezogen werden und dort einen leitfähigen Kanal ausbilden. Dieser leitfähige Kanal ist der Kontakt zwischen Source und Drain.
']
Meine Fragen:
- wo fließt denn der Strom vom Gate dann hin, wird er einfach von den durch die Dotierung entstandenen Ionen aufgenommen?
- Wenn jetzt der Strom vom Gate woauchimmer hinfließt, regt dann die entstandene Wärme um das Gate die Isolationsschicht zum leiten an oder bewegt der elek. Strom die Ionen dazu Strom vom Source zum Drain zu leiten?
- Würde nicht auch ein Lichtimpuls zwischen Source und Drain reichen, die Isolationsschicht leitend zu machen?
1.) Einfach ausgedrückt: Das Gate bildet mit dem Kanal und der Isolierschicht einen Kondensator, dieser wird durch die Gate-Substrat-Spannung aufgeladen. In diesen Kondensator fließt der Strom. Ist dieser Kondensator aufgeladen, fließt auch kein Strom mehr.
2.) Erstmal, wenn die Isolierschicht nicht mehr isoliert, dann funktioniert der Transistor nicht mehr.
Der Kondensatoreffekt sorgt nun dafür, das sich Ladungsträger an der Oberfläche des Kanal sammeln. Diese Ladungen sorgen nun dafür, das der Kanal leitfähig wird, also ein Strom vom Source zum Drain fliesen kann.
3.) Kann ich nicht genau beantworten. AFAIK gibt es Transistoren, die auf licht reagieren. Transistor, wie sie in heutigen Prozessoren verwendet werden reagieren aber recht unempfindlich gegenüber Licht.

[Jackman]

Aus was für Transistoren besteht denn die "DIE"
Feldtransistoren oder BipolareTransistoren?

[BlackBirdSR]

Aus was für Transistoren besteht denn die "DIE"
Feldtransistoren oder BipolareTransistoren?

Wie ZBag schon gesagt hat:
Bipolare setzt man für heutige CPUs schon lange nicht mehr ein.
Wenn es mal doch einen Bipolaren Transistor gibt, dann ist er meist nicht gewollt und sorgt dann auch für Probleme ;)

In der Hochfrequenzmikroelektronik kommen z.B noch Bipolare Transistoren zum Einsatz. Dort braucht man sie um sehr hohe Frequenzen zu erreichen.
Allerdings kann man sie nicht so gut packen wie die heutigen CMOS Transistoren, und sie sind auch weniger optimal in Sachen Leckströme, thermische Verlustleistung, Spannung.

[Coda]

Das Problem bei Bipolar ist das sie durch einen Strom und nicht durch einen Spannung geschalten werden.

[Jackman]

Hi
Ich verstehe noch nicht ganz wann jetzt der Kanal leitfähig ist.

Ich glaube hier wurde schon geschrieben das der Kanal leitet wenn auf Gate ne Spannung liegt.

Dann wurde aber auch gerschrieben das wenn eine Spannung an Gate liegt es Ladungsträger in Richtung Gate zieht sodas er nicht mehr leitet.

sorry bin verwirrt ^^

[Stone2001]

Hi
Ich verstehe noch nicht ganz wann jetzt der Kanal leitfähig ist.

Ich glaube hier wurde schon geschrieben das der Kanal leitet wenn auf Gate ne Spannung liegt.

Dann wurde aber auch gerschrieben das wenn eine Spannung an Gate liegt es Ladungsträger in Richtung Gate zieht sodas er nicht mehr leitet.

sorry bin verwirrt ^^
Der Kanal wird leitfähig, sobald eine entsprechende Spannung am Gate anliegt. Diese Spannung sorgt dafür, das Ladungsträger an die Oberfläche gezogen werden, die dann den leitfähigen Kanal bilden.

[[EF]peppa]

http://www.mitp.de/imperia/md/content/vmi/0854/3.pdf

[mrdigital]

Ich wullt mir hier erst den Mund fusslig schreiben ;) aber ich hab was besseres gefunden:
http://tech-www.informatik.uni-hamburg.de/applets/cmos/cmos_dt.html
Geht auch ein wenig über den eigentlichen FET Transistor hinaus, schadet aber nicht ;)

[mrdigital]

peppa']http://www.mitp.de/imperia/md/content/vmi/0854/3.pdf
Schöner link, aber was hat das Prozessordesign (was ja eine rein logische / funktionelle Beschreibungsebene ist) mit dem Transitor an sich zu tun? (zumal in dem pdf nichts über Transistoren steht)

[Gast]

Schöner link, aber was hat das Prozessordesign (was ja eine rein logische / funktionelle Beschreibungsebene ist) mit dem Transitor an sich zu tun? (zumal in dem pdf nichts über Transistoren steht)

Transistoren kommen sehr wohl vor, aber sie stehen nicht im Vordergrund.
Das pdf beantwortet trotzdem einige Fragen die gestellt worden sind.

[[EF]peppa]

Transistoren kommen sehr wohl vor, aber sie stehen nicht im Vordergrund.
Das pdf beantwortet trotzdem einige Fragen die gestellt worden sind.

Das war ich.

[Gast]

Welche Spannung liegt denn an den heutigen CPUs an?

[DeX]

btw .. so in der art sieht ine CPU aus

http://img.photobucket.com/albums/v73/Interceptor_33/cpu.jpg

http://img.photobucket.com/albums/v73/Interceptor_33/cpu1.jpg

http://img.photobucket.com/albums/v73/Interceptor_33/cpu2.jpg


;)

[GloomY]

@Stone2001 und Bokill: Sorry, ich war leider die letzten Tage mit einer Mandelentzündung außer Gefecht gesetzt.
Nein, ich bin mir da gerade nicht sicher, das ist nur eine Schätzung von mir.
Die 630 nm kommen wie folgt zusammen:
- Gatebreite: 90nm
- Drainbreite: 270nm
- Sourcebreite: 270nm
Die Drain- und Sourcebreite kommt dadurch zustande, das ein Kontakt (in der Regel setzt man mehrere Kontakte, damit der Kontakt besser ist) im Source bzw. Drainbereich sein muß. Um diesen Kontakt muß zur Sicherheit eine Sicherheitszone sein, damit sichergestellt ist, das der Kontakt nicht zunahe ans Gate oder ans Substrat kommt.
Genau kann ich es nicht sagen, da ich gerade nicht die gesamten Design-Rules im Kopf habe, ich werde morgen mal ein Transistor konstruieren, dann kann ich recht genau sagen, wie groß ein Transistor ist (zur Not werde ich nochmals nachfragen).
Quelle für diese Zahl kann ich keine nennen, sorry.

Aber mal eine kleine Rechnung:
Der Aufbau einer SRAM-Zelle ist bekannt, oder? Man braucht dafür 6 Transistoren. Im 90nm Prozess braucht eine SRAM-Zelle genau 1 µm² (siehe diversen Papers von Intel), d.h. ein Transistor hat im Durchschnitt 166nm² Platz, nach meiner Rechnung kommt ein Transistor auf etwa 170nm², also in etwa gleich.*Daumen hoch*

Hast du vor oder nach deiner Schätzung die Zahlen von Intel gewusst? ;)
Verdammt, auch hier wieder eine Unachtsamkeit meiner Person! Richtig müßte es heisen, das Gate ist tiefer als breit (kommt aber aufs Design an).Äh ja, dann ergibt's auch für mich Sinn :)
EDIT: So langsam passt dieser Thread nun wirklich nicht mehr ins Prozessoren und Chipsätze-Forum, oder? ;)Jup, von mir aus kann das gerne Richtung Technologie wandern...
@GloomY

Retorisch hervorragend ... dennoch leider falsch. Denn wie kannst du erklären wie man mit Licht von 0,193µm, Strukturen von 0,13µm, oder den aktuellen Prozess mit 0,09µm, herstellen kann?Ist auch nur mit Tricks möglich (imho schräge Belichtung unter verschiedenen Winkeln etc.).

Im Übrigen beantwortet das meine Frage nicht, wie man etwas kleiner als 90 nm machen kann, wenn man höchstens 90 nm genau abbilden kann. Dass man mit einer größeren Wellenlänge auch kleinere Strukturen abbilden kann, ist ja schön und gut, aber wenn die minimale Abbildungsgröße 90 nm beträgt, dann geht einfach nichts kleiner als das. Das ist einfach die Definition der "kleinsten abzubildenden Struktur". Da sind alle Tricks schon miteingerechnet.
Das ist ja das faszinierende an der Fertigungstechnik! Zum Teil arbeitet schon die heutige Fertigungstechnik mit Oberflächenrauhigkeiten von einem Atom. Jede Abweichung von einem Atom mehr oder weniger ist da schon eine grosse Streuung der Eigenschaften.

MFG BokillJa, du hast vollkommen Recht. Es ist Wahnsinn, wie klein das ganze wird/ist. Die durchschnittliche Isolierschicht zwischen Kanal und Gate beträgt beim 90 nm Prozess imho 5 Atomlagen. Das ist so verdammt wenig... :o
Hi
Ich verstehe noch nicht ganz wann jetzt der Kanal leitfähig ist.

Ich glaube hier wurde schon geschrieben das der Kanal leitet wenn auf Gate ne Spannung liegt.

Dann wurde aber auch gerschrieben das wenn eine Spannung an Gate liegt es Ladungsträger in Richtung Gate zieht sodas er nicht mehr leitet.

sorry bin verwirrt ^^Es gibt selbstleitende und selbstsperrende Transistoren. Die selbstleitenden leiten Strom wenn keine Spannung am Gate anliegt, während die selbstsperrenden hier den Stromfluss verhindern. Bei Anlegen einer Spannung am Gate ändert sich dieses Verhalten jeweils entsprechend ins Umgekehrte.
Es gibt hier also insgesamt vier Typen von (Feldeffekt-)Transistoren (NMOS und PMOS jeweils selbstleitend und -sperrend). Von den beiden N/PMOS Transistor-Paaren ist jeweils einer davon für Sperren bzw. Durchlassen besser geignet als das P/NMOS Gegenstück, aber ich habe vergessen, welche beiden das sind. :| (Und ich hasse es, wenn ich meine Skripte an Leute verleihe und sie dann nicht wiederbekomme ;( )
btw .. so in der art sieht ine CPU aus

http://img.photobucket.com/albums/v73/Interceptor_33/cpu.jpg

http://img.photobucket.com/albums/v73/Interceptor_33/cpu1.jpg

http://img.photobucket.com/albums/v73/Interceptor_33/cpu2.jpg


;)Naja, wenn schon, dann mal ein richtiges Foto (samt Ergänzungen):

http://www.chip-architect.net/news/Northwood_130nm_die_text_720x540.jpg

[Stone2001]

Hast du vor oder nach deiner Schätzung die Zahlen von Intel gewusst? ;)

Gewußt habe ich sicherlich schon vorher. ;) Eingefallen ist es mir aber erst, als ich in meinen Unterlagen Daten über die Größe von integrierten Transistoren gesucht habe.
Jetzt fällt mir auch wieder ein, was ich noch machen wollte! ;)

Was man aber noch erwähnen sollte, das normalerweise ein Kanal breiter als lang ist. Ganz einfach aus dem Grund, das dadurch der Drainstrom größer wird.

EDIT: meine Zahlenwerte etwas angepasst, die Umrechnung von µm² nach nm² hat nicht ganz gestimmt.

Ist auch nur mit Tricks möglich (imho schräge Belichtung unter verschiedenen Winkeln etc.).
Im Übrigen beantwortet das meine Frage nicht, wie man etwas kleiner als 90 nm machen kann, wenn man höchstens 90 nm genau abbilden kann. Dass man mit einer größeren Wellenlänge auch kleinere Strukturen abbilden kann, ist ja schön und gut, aber wenn die minimale Abbildungsgröße 90 nm beträgt, dann geht einfach nichts kleiner als das. Das ist einfach die Definition der "kleinsten abzubildenden Struktur". Da sind alle Tricks schon miteingerechnet.

Schräges Beleuchten, nette Idee! ;) Ich glaube aber kaum, das es so funktioniert.
Damit man mit 193nm Licht Strukturen kleiner als 193nm abbliden kann, braucht man sogenannte Alternating Phase Shift Masks.

Es gibt selbstleitende und selbstsperrende Transistoren. Die selbstleitenden leiten Strom wenn keine Spannung am Gate anliegt, während die selbstsperrenden hier den Stromfluss verhindern. Bei Anlegen einer Spannung am Gate ändert sich dieses Verhalten jeweils entsprechend ins Umgekehrte.
Es gibt hier also insgesamt vier Typen von (Feldeffekt-)Transistoren (NMOS und PMOS jeweils selbstleitend und -sperrend). Von den beiden N/PMOS Transistor-Paaren ist jeweils einer davon für Sperren bzw. Durchlassen besser geignet als das P/NMOS Gegenstück, aber ich habe vergessen, welche beiden das sind. :|

Kleine Ergänzung und Korrektur: (ich gehe hier mal von n-Kanal aus)
Selbstleitende Feldeffekttransistoren haben einen relativ niedrig dotierten Kanal und leiten den Strom auch, wenn keine Gate-Source-Spannung anliegt. Durch anlegen einer positiven Spannung nimmt der Drainstrom weiter zu. Um die Transistor zu sperren, benötigt man eine negative Spannung. (Der Transistor sperrt, wenn die Gate-Source-Spannung kleiner ist als die Schwellspannung Uth)
Selbstsperrende Feldeffekttransistoren haben einen relativ hochdotierten Kanal und leiten erst, wenn die Gate-Source-Spannung größer als die Schwellspannung wird.
Und generell gilt, n-Kanal Transistoren sind ca. 2-3 mal besser als p-Kanal Transistoren.

(Und ich hasse es, wenn ich meine Skripte an Leute verleihe und sie dann nicht wiederbekomme ;( )

Da stimme ich dir zu! Ich hab auch grad ein paar Unterlagen nicht da, die ich jetzt aber gerne hätte.

[GloomY]

Schräges Beleuchten, nette Idee! ;) Ich glaube aber kaum, das es so funktioniert.
Damit man mit 193nm Licht Strukturen kleiner als 193nm abbliden kann, braucht man sogenannte Alternating Phase Shift Masks.Du hast natürlich Recht. Schräges Beleuchten habe irgendwo anders mal aufgeschnappt (wird also definitiv verwendet). Ich weiss bloß nicht mehr genau in welchem Zusammenhang.
Kleine Ergänzung und Korrektur: (ich gehe hier mal von n-Kanal aus)
Selbstleitende Feldeffekttransistoren haben einen relativ niedrig dotierten Kanal und leiten den Strom auch, wenn keine Gate-Source-Spannung anliegt. Durch anlegen einer positiven Spannung nimmt der Drainstrom weiter zu. Um die Transistor zu sperren, benötigt man eine negative Spannung. (Der Transistor sperrt, wenn die Gate-Source-Spannung kleiner ist als die Schwellspannung Uth)
Selbstsperrende Feldeffekttransistoren haben einen relativ hochdotierten Kanal und leiten erst, wenn die Gate-Source-Spannung größer als die Schwellspannung wird.
Und generell gilt, n-Kanal Transistoren sind ca. 2-3 mal besser als p-Kanal Transistoren.Was meinst du mit "2-3 mal besser"? Von der Leitfähigkeit? Schaltgeschwindigkeit?

[BlackBirdSR]

Du hast natürlich Recht. Schräges Beleuchten habe irgendwo anders mal aufgeschnappt (wird also definitiv verwendet). Ich weiss bloß nicht mehr genau in welchem Zusammenhang.
Was meinst du mit "2-3 mal besser"? Von der Leitfähigkeit? Schaltgeschwindigkeit?

schaltgeschwindigkeit.
Hier lässt sich auch am meisten durch komprimierte Gitter erreichen.
Den p-mos beschleunigen, während man beim n-mos nur noch wenig Steigerung braucht.

[Stone2001]

Was meinst du mit "2-3 mal besser"? Von der Leitfähigkeit? Schaltgeschwindigkeit?
Wenn man ein p-Kanal und einen n-Kanal Feldeffekttransistor hat, die beide die gleiche Geometrie ausweisen, dann hat der n-Kanal Transistor einen 2-3 fach höheren Drain-Strom, da die Ladungsträgerbeweglichkeit der Elektronen ca. 2-3 mal höher ist, als die der Löcher.
(Anmerkung am Rande: Ge hat eine ca. 2-3 mal höhere Ladungsträgerbeweglichkeit als Si).
Wünschenswert ist natürlich, das der n- und der p-Kanal Transistor die gleichen Kennlinien haben, deswegen ist der p-Kanal Transistor in der Regel 2-3 mal größer.
Vom Drainstrom wiederrum hängt aber die Schaltgeschwindigkeit der nachfolgenden Transistoren ab. Den genauen Zusammenhang zwischen Drainstrom und Schaltgeschwindigkeit kenne ich im Augenblick nicht.

[BlackBirdSR]

Vom Drainstrom wiederrum hängt aber die Schaltgeschwindigkeit der nachfolgenden Transistoren ab. Den genauen Zusammenhang zwischen Drainstrom und Schaltgeschwindigkeit kenne ich im Augenblick nicht.

Du musst ja die Kapazität der des nachfolgenden Transistors umladen, um ihn zu schalten.
Je größer dein Strom, desto schneller geht das -> höhere Schaltgeschwindigkeit.
Zumindest bilde ich mir das ein :)

[Stone2001]

Du musst ja die Kapazität der des nachfolgenden Transistors umladen, um ihn zu schalten.
Je größer dein Strom, desto schneller geht das -> höhere Schaltgeschwindigkeit.
Zumindest bilde ich mir das ein :)
Ich glaube ich habe mich in diesem Punkt schon wieder etwas unklar ausgedrückt! ;)
Ich weiß, das die Schaltgeschwindigkeit vom Lade bzw. Entladestrom abhängt. Was ich mit 'genauem Zusammenhang' gemeint habe ist, das ich zur Zeit nicht weiß, wie der Drainstrom (bzw. der Ladestrom) mit der Schaltgeschwindigkeit zusammenhängt, also wie sich die Schaltgeschwindigkeit ändert, wenn ich den Strom halbiere z.B. .

[Exocet]

sorry das ich dazwischen funke, aber wo entstehen den genau die kriechströme, bzw. was sind sie?
hoffe des passt hier rein.
super topic, macht spass zu lesen und ist sehr interessant (für mich als grobmotoriken maschbauer mehr als nur abartig, was da so möglich ist)

[Stone2001]

sorry das ich dazwischen funke, aber wo entstehen den genau die kriechströme, bzw. was sind sie?
hoffe des passt hier rein.
super topic, macht spass zu lesen und ist sehr interessant (für mich als grobmotoriken maschbauer mehr als nur abartig, was da so möglich ist)
Du meinst wohl die Leckströme, oder?
Die entstehen auf mehrere Arten (wenn man es so sagen kann).
Da gibt es zum einen die Leckströme zwischen Gate und Source bzw. Substrat, die entstehen einfach dadurch, das Elektronen durch das Gateoxid durchtunneln.
Zum anderen gibt es noch die Sperrströme der zwei pn-Übergänge, also ein Strom vom Drain in das Substrat hinein und dann vom Substrat zum Source.
Dann gibt es noch einen Leckstrom, wenn die Gatespannung unterhalb der Schwellspannung ist. Der Strom fliest dann vom Source zum Drain, ähnlich wie der Drainstrom.

Falls mir noch weitere Quellen für Leckströme einfallen werde ich die Liste erweitern. ;)

[DH[ger]]

So, bin wieder ausm Urlaub zurück. Also, hab noch ein paar Fragen (mal wieder):
- Wie wird die Spannung des Gates erzeugt? Wo ist dabei die Masse?
- Weist ein Pmos also selbstsperrender Tranistor nicht weniger verlustleistung auf, weil bei ihm ja nicht immer Strom auf dem Gate sein muss? Sind PMOS Prozessoren vielleicht besser für Notebooks oder so geeignt(längere Laufzeit)?

@DeX: Hat dein Prozessor ein Stadion und Flüsse??? ;D ;D

@Bokill: Das mit der salzlösung ist echt lustig. Wie muss ich mir die Ionen denn dann vorstellen? Sie sitzen ja logischerweise fest, haben aber auch keine beweglichen Elektronen mehr (Edelgaskonfiguration). Was bringen sie dann? Bin gerade etwas verwirrt.

[Exocet]

oh, klar, leckströme ;)
hab ich kapiert, danke.
die leckströme beeinflussen doch dann auch das schaltverhalten, oder?

[Stone2001]

oh, klar, leckströme ;)
hab ich kapiert, danke.
die leckströme beeinflussen doch dann auch das schaltverhalten, oder?
Indirekt, die Leckströme verursachen in der Regel nur eines: statische Leistung (bzw. Verlustleistung), die dann per Wärme an die Umwelt abgegeben werden muß. Da nur eine gewisse Menge an Energie gleichzeitg abgeführt werden kann, sinkt dadurch der Anteil an dynamischer Verlustleistung, die abgeführt werden kann. Hätte man die statische Verlustleistung nicht, könnte man mehr dynamische Verlustleistung abführen und könnte die Schaltung höher takten.

[Stone2001]

']So, bin wieder ausm Urlaub zurück. Also, hab noch ein paar Fragen (mal wieder):
- Wie wird die Spannung des Gates erzeugt? Wo ist dabei die Masse?
- Weist ein Pmos also selbstsperrender Tranistor nicht weniger verlustleistung auf, weil bei ihm ja nicht immer Strom auf dem Gate sein muss? Sind PMOS Prozessoren vielleicht besser für Notebooks oder so geeignt(längere Laufzeit)?

1.) Spannung des Gates? Wie meinst du das?
Die Gate-Source Spannung kommt in der Regel von vorhergehenden Schaltungen (oder halt externen Signalen). Masse ist hierbei der Sourcebereich bzw. das Substrat. (bei p-Kanal Transistoren liegt Masse auf der Versorgungsspannung, da wir negative Spannungen brauchen)
2.) Die Designparameter p oder n-Mos und selbstleitend oder selbstsperrend sind othogonal, d.h. man kann sie unabhängig voeinander wählen. Es gibt auch selbstsperrende n-MOS Transistoren.
p-MOS oder n-MOS alleine in einer Schaltung zu verbauen wird heute eigentlich nur noch bei Speicher (hier nMOS) eingesetzt, ansonsten haben sich CMOS (Complementary Metall Oxid Semiconductor) durchgesetzt. CMOS hat den Vorteil, das nur zum Umschaltzeitpunkt ein Strom fließt, während bei nMOS Schaltungen ein permanenter Stromfluß vorhanden ist.
Heute wird also keiner auf die Idee kommen, einen Prozessor aus n-MOS oder p-MOS aufzubauen.

[Jackman]

Was ist denn der Unterschied zwischen p-MOS und n-MOS?

[Bokill]

@DH[ger]
Das Beispiel mit den Ionen war etwas krumm von mir.

Im Prozessor sind in der Silizium-Gitterstruktur keine Ionen drin. Es sind Fremd-Atome neben dem Slizium in geringen Mengen eingebettet, die entscheidend die Leitfähigkeit des Siliziums verbessern.

An sich ist Silizium selber eine grottig schlecht leitender Halbleiter, der Bruder vom Silizium das Germanium ist da in der Hinsicht viel besser.

Man kann grundsätlich zwei Sorten von Dotier-Atomen unterscheiden
1. Atome die zusätzlich Elektronen abgeben könnten. Das ist Phosphor, Arsen, Antimon. In der Praxis ist aber Phsophor das bevorzugte Element.

2. Atome, die Elektronen an sich selber binden wollen. Für das Kristallgitter bedeutet es, dass dadurch geiwissermassen "Löcher" Elektronenlöcher entstehen. Bor ist da des Element der Wahl.

In einem normalen Silizium-Reinstkristall sind alle Silizium-Atome untereinander gleichrangig verknüpft. Alle Bindungen weisen identische Bindungslängen auf. Alle Bindungselektronen (Valenzelektronen) haben das gleiche Bindungsniveau. -> Diamantgitter -> Extrem hohe Härte.

Dotierung
Wenn nun Phosphor in die Gitterstruktur eingebunden wird, so wird auch das Phosphortaom 4.bindig in das Si-Gitter eingebunden, nur ... das Phosphor hat immer ein 5tes weiteres Aussenelektron ... und genau dieses 5te Aussenelektron kann im Gitter für Leitvorgänge weitergegeben werden

| | |
-Si--Si--Si--
| | |
| | | an sich symbolisieren die Striche die bindenden Elekronen. An sich sind alle
-Si--Si--Si--
| | | Bindungen gleichrangig. Die Tastur gibt`s nur nicht her ;)
-Si--Si--Si--
| | |
-Si--Si--Si--
| | |

| | |
-Si--Si--Si--
| | |
| | | Das P ist der Phosphor. Räumlich ist es identisch wie ein
-Si-- P--Si--
| | | Sliziumatom eingebunden (Diamantgitter). Sogar die Bindungslänge entspricht
-Si--Si--Si--
| | | dem des Siliziums im Gitter (fast). Das Phosphoratom hat aber von Natur aus
-Si--Si--Si--
| | |

5 Bindende Aussenelektronen (Valenzelektronen) ... und genau dieses freie Elektron vom Phsophr wird im Gitter auf Wanderschaft gehen, wenn von aussen Elektronen reingegeben werden ("Strom").

Elektronenlöcher
Bei Bor ist`s ein Elektronen-Loch, da es identisch wie Silizium eingebunden wird. Allerdings hat Bor von Natur aus nur 3 Valenzelektronen, es "klaut" sich sozusagen aus der Umgebung ein Elektron, um einen stabilen "Valenz-Zustand" zu erreichen.

Elektrische Leitung; Klassiker Metalle
Bei Metallen ist es so, dass die Metall-Atomrümpfe sich gemeinsam gerne die Gesamtheit an Valenzelekronen teilen. Ab einer Verbandsgrösse von 100 Atomen geben die Metall-"Cluster" (Verbände/Gruppen) gerne mal n Elektron ab. Das ist eines der Gründe weswegen Metalle Strom leiten (Neigung der freiwilleigen Elektronenabgabe + gemeinschaftliches Teilen von Valenzelektronen).

So ... ist zwar stark vereinfacht, aber soll ja nur die Grundzüge wiedergeben ;).

MFG Bokill

[DH[ger]]

Mit der Spannung meinte ich die Ladung :| . also, mal allgemein, um z.B. ein Metallstück positiv zu Laden, muss man doch das Metallstück an eine postive Leitung anschließe und verhindern, dass das Metallstück Kontakt zu etwas geerdetem hat, um die Elektronen anschaulich rauszusaugen. Um negative spannung zu erreichen, muss man ja einen Elektronenüberschuss hervorrufen, was bedeutet, dass man das Stück Metall an eine negative Leitung anschließen müsste, aber nicht an einen 0-Leiter, da sich dann die Ladung ja nur neutralisiert. Jetzt versteh ich nicht wirklich, wie man die Ladungen am Gate herstellt. Die positive Leitung kann doch eigentlich der vorige Transistor sein oder der Sourcekanal. Wie kommt man denn dann an eine negative Ladung???? Man hat ja praktisch keine negative Leitung??? Nimmt man dann das Drain??? Mit einem Nulleiter, also einer Erdung funzt das ja net.

Das mit der Dotierung ist mir jetzt klar, danke!!! Man erreicht aber doch keine stabile Bindung mit 4 Valenzelektronen, sonder doch eigentlich mit 8, oder? meinst du mit stbil, dass es sich an die anderen Ladungen "angleichen" möchte?

[Jackman]

Hi
Ich habe mal wider ne Frage.

Was ist ein Taktzyklus?
Wieviel Operationen kann man pro MHz ausführen?
Und wie kommt die hohe Verlustleistung zu stande?

Hoffe ihr könnt mir helfen

[BlackBirdSR]

Hi
Ich habe mal wider ne Frage.

Was ist ein Taktzyklus?
Wieviel Operationen kann man pro MHz ausführen?
Und wie kommt die hohe Verlustleistung zu stande?

Hoffe ihr könnt mir helfen

bin recht in Eile:

Die Anzhal an ausführbaren Operationen schwankt sehr stark mit der Architektur, dem Code und sonstigen Faktoren.
Im Durschnitt sind es auf der oberen Skala so ca 1.5 Operationen pro Takt.
Bei Spec-Int erreichen die beisten CPUs eine Effizienz von ca 0.5 Operationen pro Takt ;)

Die Verlustleistung entsteht durch verrichtete Arbeit. Du hast ja in der CPU ständig einen Stromfluss. Ein Draht wird heisst wenn er von Strom durchflossen wird. (der Widerstand kin Energie in thermische Energie um).
In der CPU läuft es ähnlich. Dort fließen bis zu 80A und mehr, das erzeugt ordentlich Abwärme.
Besonders da die CPUs ja mehrere Millionen Mal in der Sekunde schaltet.

[Jackman]

Danke schon mal soweit.

Bedeutet "schaltet" das er umladen muss?