Grafikchips 2005

[Spasstiger]

Ich starte diesen Thread, um in Erfahrung zu bringen, welche Eckdaten und Features der nächsten Grafikchip-Generation schon bekannt bzw. absehbar sind. Mit der nächsten Chip-Generation meine ich aber keine Refreshchips mit Bezeichnungen NV4x bzw. R4xx, sondern die tatsächlich völlig neue Generation NV50 und R500. Hier mal einige Fragen, die vielleicht schon beantwortet werden können.

- Sind 32 parallele Renderpipelines zu erwarten oder nur 24 Pipelines in Kombination mit einem hohen Chiptakt. Oder könnten es gar noch mehr als 32 Pipes werden?

- Kommt der 512 Bit breite Speicherbus? Wird GDDR3 auch längerfristig aktuell bleiben?

- Wird die Zahl der Vertex Shader Einheiten auf 12 verdoppelt werden? Wie sieht es aus mit der Verschmelzung von Vertex Shader und Pixel Shader, was ja nach dem WGF-Standard vorgesehen ist?

- Werden die nächsten Karten den WGF-Standard erfüllen?

- ATI wird ja zwangsläufig mindestens das Shader Modell 3 einführen. Hiermit ist ja auch zwangsweise die Einführung von fp32 verknüpft. Wird fp24 dann von der Featureliste gestrichen oder stellt es einen Art PartialPrecision-Modus dar? Wird bei ATI evtl. sogar fp16 eingeführt?

- Ist es zu erwarten, dass die neuen High-End-Chips schon im 0,09 Mikron Verfahren gefertigt werden? Oder wird das 0,09 Mikron Verfahren erst bei den zugehörigen Mittelklasse-Chips erprobt?

- Welche Taktraten sind zu erwarten?

- Wird es neue AntiAliasing Modi seitens ATI und Nvidia geben? Führt ATI angesicht immer weiter steigender Grafik-Leistung evtl. SuperSampling auch unter Windows ein? Ist ein Mixed-Modus wie Nvidias 8xS denkbar? Wird Nvidia gammakorrigiertes AntiAliasing anbieten?

- Sind neue Modi des anisotropen Filters denkbar? Wird es wieder winkelunabhängiges AF geben?

Natürlich lassen sich momentan nicht alle Fragen beantworten, aber evtl. gibt es im Laufe der Zeit Antworten. Bin mal gespannt, wie eure Spekulationen zu den angesprochenen Themen aussehen.

[gsx-r]

Viele Fragen:

Der NV 50 und R500 werden wahrscheinlich keine neue Aritekturen haben.
Der R500 wird PS 3.0 unterstützen. Beide werden lediglich höhere Taktraten haben.
Pipelines und Vertex-Shader Einheiten werden auch bleiben.

Die neue Technologie wird mit Win Longhorn kommen. WGF und somit auch Shader 4.0 werden dabei sein.
So ungefähr sehe ich die nächsten Grafikchips. :rolleyes:

[Gast]

Viele Fragen:

Der NV 50 und R500 werden wahrscheinlich keine neue Aritekturen haben.


Das sehe ich nicht so. Afaik braucht die R300 Architektur mehr als nur ein Facelifting, um das SM3.0 yu implementieren. Der R500 wird afair & afaik ein komplett neuer Chip. Der R430 und R480 [bei nVidia der Nv 48] werden nur Refreshchips.

CU Gast

[Xmas]

- Sind 32 parallele Renderpipelines zu erwarten oder nur 24 Pipelines in Kombination mit einem hohen Chiptakt. Oder könnten es gar noch mehr als 32 Pipes werden?
Beides wäre möglich, ich rechne allerdings eher mit 32, entgegen der Meinung anderer dass es bei 16 bleibt, aber deutlich potentere Pipes werden. Mehr als 32 ist IMO nicht drin.

- Kommt der 512 Bit breite Speicherbus? Wird GDDR3 auch längerfristig aktuell bleiben?
Nein. Ja.

- Wird die Zahl der Vertex Shader Einheiten auf 12 verdoppelt werden? Wie sieht es aus mit der Verschmelzung von Vertex Shader und Pixel Shader, was ja nach dem WGF-Standard vorgesehen ist?
10 ist auch schon eine stolze Zahl. Eine Verschmelzung ist in WGF nicht direkt vorgesehen, die beiden werden nur gleich mächtig. Damit ist es theoretisch möglich, für beides dieselben Einheiten zu nutzen. Aber ich bin mir nicht sicher ob sich das auch lohnt.

- Werden die nächsten Karten den WGF-Standard erfüllen?
Nein.

- ATI wird ja zwangsläufig mindestens das Shader Modell 3 einführen. Hiermit ist ja auch zwangsweise die Einführung von fp32 verknüpft. Wird fp24 dann von der Featureliste gestrichen oder stellt es einen Art PartialPrecision-Modus dar? Wird bei ATI evtl. sogar fp16 eingeführt?
FP24 wird gestrichen. FP16 gibt es allerhöchstens für ein paar Special Functions á la NRM_PP.

- Ist es zu erwarten, dass die neuen High-End-Chips schon im 0,09 Mikron Verfahren gefertigt werden? Oder wird das 0,09 Mikron Verfahren erst bei den zugehörigen Mittelklasse-Chips erprobt?
Ja, mit 90nm ist zu rechnen.

- Wird es neue AntiAliasing Modi seitens ATI und Nvidia geben? Führt ATI angesicht immer weiter steigender Grafik-Leistung evtl. SuperSampling auch unter Windows ein? Ist ein Mixed-Modus wie Nvidias 8xS denkbar? Wird Nvidia gammakorrigiertes AntiAliasing anbieten?

- Sind neue Modi des anisotropen Filters denkbar? Wird es wieder winkelunabhängiges AF geben?
Ich sehe es mal so: R520 ist eine neue Architektur, aber ATI wird den Ansatz wohl nicht ändern und weiter dort Transistoren sparen, wo man keinen sichtbaren Unterschied vermutet. Ein Supersampling-Modus wäre durchaus möglich, aber wohl eher Treibersache.

Der NV50 wird IMO NVidias R420, denn WGF ist noch nicht da und es gibt kaum wichtige DX9-Features, die der NV40 nicht kann. Also wird man versuchen, die Schwächen des NV40 auszumerzen und damit hoffentlich endlich das AA auf ATI-Niveau heben, sowie Branching deutlich beschleunigen.

[Demirug]

Eine Verschmelzung ist in WGF nicht direkt vorgesehen, die beiden werden nur gleich mächtig. Damit ist es theoretisch möglich, für beides dieselben Einheiten zu nutzen. Aber ich bin mir nicht sicher ob sich das auch lohnt.

Laut meinen Informationen wird es bei WGF erwünscht (vielliecht sogar gefordert) das auch die Shader in der Hardware zusammegelegt sind. Man spricht im Zusammenhang mit den Shader Cores nämlich auch von einen automatischen load balancing. Das macht auch Sinn weil ja nun alle Shader (gibt ja bei WGF mindestens 4) den gleichen Befehlsumfang ausführen können müssen. Ich erwarte allerdings interesante Lösungen bezüglich der TMU ALU Verteilung.

[Spasstiger]

Dankeschön für die Infos und die angeregte Diskussion.

@X-Mas: Du scheinst ja recht gut informiert zu sein. Alles nur logisch gefolgerte Spekulationen oder fundiertes Wissen?

Ich bin mal gespannt, ob sich Nvidia und ATI in naher Zukunft zum Thema Raytracing in Hardware äußern werden. Ein erweiterter Befehlssatz speziell für Raytracing wäre sicherlich eine Überlegung wert.

[Xmas]

@X-Mas: Du scheinst ja recht gut informiert zu sein. Alles nur logisch gefolgerte Spekulationen oder fundiertes Wissen?
Größtenteils Spekulation natürlich. Ich habe keine direkten Informationen von ATI oder NVidia (und wenn ich die hätte, würde ich sie nicht schreiben ;)). Ein paar Dinge sind aber sicher, wie z.B. dass FP24 wegfällt (wenn man schon FP32 hat, macht man sich nicht noch die Mühe, mehr als das Minimum für PP zu unterstützen)

[aths]

Viele Fragen:

Der NV 50 und R500 werden wahrscheinlich keine neue Aritekturen haben.
Der R500 wird PS 3.0 unterstützen. Beide werden lediglich höhere Taktraten haben.Ohne neue Architektur dürfte es die R5-Serie schwer haben, SM3-Support zu bieten.

WGF und somit auch Shader 4.0 werden dabei sein. WGF kennt nur noch "Shader".

[Gast]

@XMas

Hast du denn auch eine Idee, wie du 32 Ppipes mit einem 256-Bit Interface "füttern" willst, da ich nicht glaube, das es zu diesem Zeitpunkt (erscheinen der Chips) schon 1200MHz Ram-Chips geben wird (DDR2400 ist damit gemeint).

[Xmas]

@XMas

Hast du denn auch eine Idee, wie du 32 Ppipes mit einem 256-Bit Interface "füttern" willst, da ich nicht glaube, das es zu diesem Zeitpunkt (erscheinen der Chips) schon 1200MHz Ram-Chips geben wird (DDR2400 ist damit gemeint).
Da werden sich die IHVs natürlich etwas einfallen lassen müssen. Zum einen rechne ich bei einem 32-Pipe-Chip nicht mit wesentlich höherem Core-Takt als heute, aber der Speichertakt wird höher liegen. Dann könnte man die Kompression sowie Caching verbessern. Mit embedded RAM rechne ich nicht, wäre aber auch im Bereich des Möglichen. Zudem werden die Shader länger, somit weniger Bandbreitenintensiv.
Als Zwischenschritt halte ich auch ein 384-Bit-Speicherinterface für möglich.

[Gast]

Da werden sich die IHVs natürlich etwas einfallen lassen müssen. Zum einen rechne ich bei einem 32-Pipe-Chip nicht mit wesentlich höherem Core-Takt als heute, aber der Speichertakt wird höher liegen. Dann könnte man die Kompression sowie Caching verbessern. Mit embedded RAM rechne ich nicht, wäre aber auch im Bereich des Möglichen. Zudem werden die Shader länger, somit weniger Bandbreitenintensiv.
Als Zwischenschritt halte ich auch ein 384-Bit-Speicherinterface für möglich.

Hmmm....oder wär vielleicht QDRam (oder wie das auch immer offiziell heissen mag) ein mögliche Lösung.

Wobei ich ehrlich bin, und nichts über die Effiziens dieser doppelten "DDR-Lösung" weiss.

[Ailuros]

Soll ich den Geruechten glauben dass ATI auf vereinte Einheiten noch vor WGF ankommen soll (halte ich aber immer noch fuer unwahrscheinlich) dann handelt es sich nicht um eine Verdoppelung der quads oder Geometrie-Einheiten.

Einfach:

16PS + 6VS = 22 Einheiten

Handelt es sich hypothetisch dann doch um 32 Einheiten in diesem Fall, kann ich mir eine Verdoppelung von TMUs vorstellen.

Wie dem auch sei ich hab momentan immer noch das Gefuehl dass 2005 eher ein ziemlich langweiliges Jahr sein wird was GPUs generell betrifft....

[tombman]

ganz blöde Frage:

wird man in Zukunft eine komplette CPU emulieren können mit einer high-end GPU?

[LOCHFRASS]

Interessiert mich auch. Wie siehts auf aktuellen GPUs (NV4x) aus, koennte man die zur Kryptographie missbrauchen?

[ShadowXX]

Soll ich den Geruechten glauben dass ATI auf vereinte Einheiten noch vor WGF ankommen soll (halte ich aber immer noch fuer unwahrscheinlich) dann handelt es sich nicht um eine Verdoppelung der quads oder Geometrie-Einheiten.

Einfach:

16PS + 6VS = 22 Einheiten

Handelt es sich hypothetisch dann doch um 32 Einheiten in diesem Fall, kann ich mir eine Verdoppelung von TMUs vorstellen.

Wie dem auch sei ich hab momentan immer noch das Gefuehl dass 2005 eher ein ziemlich langweiliges Jahr sein wird was GPUs generell betrifft....

Hmmm...entweder hatte ich bis jetzt einen völlig falschen Gedankengang, oder
etwas missverstanden:

Ich war davon ausgegangen, das man bei WGF-Konformen Karten die Einheiten entweder als VS oder als PS ansprechen kann.

Wenn eine GPU also (sagen wir mal) 32 "Einheiten" hätte, das man diese eben als 32 PS oder als 32 VS oder als 24 PS mit 8VS oder eben auch als 20VS mit 12 PS benutzen kann....

Oder ist das eine zu "idealisierte" Vorstellung von WGF-Konform und im Endeffekt läuft es doch darauf hinaus, das man X PS und Y VS Einheiten hat, die eben "nur" einen quasi identischen Befehlsatz haben...

Und müsste man die TMUs im Prinzip nicht auch völlig abgekoppelt sehen??? (ist wahrscheinlich aber auch wider zu idealisiert, speziell, da die IHVs wohl erst einmal beim Quad-Konzept bleiben werden)

[aths]

ganz blöde Frage:

wird man in Zukunft eine komplette CPU emulieren können mit einer high-end GPU?Kann man schon lange.

[robbitop]

Problematisch dürfte die Latenz zw Grafikchip und CPU sein.
bis ein Wert von der CPU bei der Grafikkarte ist dauert es IIRC 66 Takte.
Dann ein paar Takte zum "Ausrechnen" und dann wieder 66 Takte zurück.
Das würde nur was bringen, wenn die Berechnung dieser Werte sehr sehr komplex ist.
Ich glaube man kann seit längerem Audiberechnungen über die GPU machen lassen, was wohl auch sehr gut laufen soll.

[Ailuros]

Hmmm...entweder hatte ich bis jetzt einen völlig falschen Gedankengang, oder
etwas missverstanden:

Ich war davon ausgegangen, das man bei WGF-Konformen Karten die Einheiten entweder als VS oder als PS ansprechen kann.

Wenn eine GPU also (sagen wir mal) 32 "Einheiten" hätte, das man diese eben als 32 PS oder als 32 VS oder als 24 PS mit 8VS oder eben auch als 20VS mit 12 PS benutzen kann....

Oder ist das eine zu "idealisierte" Vorstellung von WGF-Konform und im Endeffekt läuft es doch darauf hinaus, das man X PS und Y VS Einheiten hat, die eben "nur" einen quasi identischen Befehlsatz haben...

Und müsste man die TMUs im Prinzip nicht auch völlig abgekoppelt sehen??? (ist wahrscheinlich aber auch wider zu idealisiert, speziell, da die IHVs wohl erst einmal beim Quad-Konzept bleiben werden)

Ich hab nichts geschrieben dass gegen Deine Vorstellung schlaegt. Ich hab lediglich gesagt dass sich theoretisch in einer GPU mit 32 "vereinten" Einheiten die Anzahl der Einheiten insgesamt nicht verdoppelt, ausser den TMUs.

Ich hab nicht mal ne Ahnung ob eine Vereinigung der Einheiten vor WGF ueberhaupt Sinn machen koennte, oder ob man sich damit eher eine komplizierte Suppe einbrockt.

Bei WGF ist es in relativem Sinn dann auch egal (so wie ich das sehe) was jeder Shader genau macht. Ein Shader ist dann einfach unter SM4.0 ein Shader egal ob dieser ein VS, PS oder GS oder was immer auch sein sollte.

Mir sieht die Idee von 32 (was auch immer-) Einheiten mit SM3.0 und den entsprechenden Transistoren selbst auf 90nm im 1.Halbjahr einfach zu viel und zu frueh aus, aber es wird auch nicht das erste Mal sein wo wir ueberrascht wurden.

Mit einer Pistole gegen den Kopf wuerde ich dann eher auf etwas einfacheres spekulieren, dass sich eben durch hoehere Taktraten und mit der Zeit sich erhoehende Bandbreite durch effizienteren Speicher bis Ende 2005 auszahlen wuerde. Diese Idee fuehrt mich aber immer noch nicht auf eine 2*R420 oder 2*NV40 Hypothese, falls wir tatsaechlich ueber's erste Halbjahr reden wuerden.

Ich wuerde eher den R4xx Refresh erwarten und dazu nochmal etwa 6 oder mehr Monate dazurechnen.

Das zeitige Geblubber bei B3D spricht von schaetzungsweise ~240-250M Transistoren mit SM3.0 und einem kleineren die als selbst bei R420. Klingt durchaus logisch nur verlaesst man sich hier eher verdammt viel auf die Taktrate und wenn man es hier uebertreibt, gibt es einen Bandbreiten-hungrigeren chip als zuvor. Das alles natuerlich unter der Vorraussetzung dass alles nach Plan bei TSMC laeuft.

[Kladderadatsch]

Problematisch dürfte die Latenz zw Grafikchip und CPU sein.
bis ein Wert von der CPU bei der Grafikkarte ist dauert es IIRC 66 Takte.
Dann ein paar Takte zum "Ausrechnen" und dann wieder 66 Takte zurück.
Das würde nur was bringen, wenn die Berechnung dieser Werte sehr sehr komplex ist.
Ich glaube man kann seit längerem Audiberechnungen über die GPU machen lassen, was wohl auch sehr gut laufen soll.

warum wird dann nicht schon längst z.b. zum packen oder entpacken und konvertieren ein teil der arbeit der gpu überlassen?

oder decodiert:ueye:

[robbitop]

warum wird dann nicht schon längst z.b. zum packen oder entpacken und konvertieren ein teil der arbeit der gpu überlassen?

oder decodiert:ueye:

lies mein Posting nochmal.
Ich sagte ja, dass es was bringen kann. Aber eben nur wenn die zu berechnenden Dinge so komplex sind, dass die Latenz zw CPU-GPU-CPU nicht auffällt.

[Kladderadatsch]

lies mein Posting nochmal.
Ich sagte ja, dass es was bringen kann. Aber eben nur wenn die zu berechnenden Dinge so komplex sind, dass die Latenz zw CPU-GPU-CPU nicht auffällt.

schon klar.
aber die cpu rechnet doch z.b. beim packen mit 100%. würde die abnahme von rechenarbeit der gpu nicht diese hohen (?) latenzen wieder dicke wetmachen?

[Ailuros]

schon klar.
aber die cpu rechnet doch z.b. beim packen mit 100%. würde die abnahme von rechenarbeit der gpu nicht diese hohen (?) latenzen wieder dicke wetmachen?

Eine nennenswertere Entlastung (generell) der CPUs von den GPUs wuerde ich nicht vor WGF erwarten.

[Leonidas]

Sind 32 parallele Renderpipelines zu erwarten oder nur 24 Pipelines in Kombination mit einem hohen Chiptakt. Oder könnten es gar noch mehr als 32 Pipes werden?
Halte 32 für sehr unwahrscheinlich. Die Entscheidung fällt zwischen 16 und 24. Wobei es Anzeichen dafür gibt, daß ATi bei 16 bleibt und sich eher um die Integration der Shader 3.0 kümmert. Und da zumeist der eine Hersteller dasselbe tut wie der andere, könnte auch nVidia bei 16 bleiben.


Kommt der 512 Bit breite Speicherbus?
Sehr sicher nicht. 512 Bit ist ein absolutes Zukunftsthema, für NV5x und R5xx noch nicht relevant.


Wird GDDR3 auch längerfristig aktuell bleiben?
Ja, bis auf das man irgendwann zu GDDR4 übergehen wird. Wobei sich hier die Entwicklung von G-Speicher schon längst von der Entwicklung von normalen DDR-Speicher abgekoppelt hat, sprich: GDDR4 wird nicht DDR4 entsprechen, so wie GDDR3 ebenfalls nicht DDR3 entspricht. GDDR3 und GDDR4 sind fast nur Marketingnamen für verbesserte DDR2-Speicher.

Sofern sich die Frage auf andere Speicher-Arten bezieht: Momentan ist davon nichts zu sehen. XDR wäre durchaus interessant, aber der Name Rambus sowie die damit nötigen Lizenzen-Zahlungen sind wohl generell zu abschreckend.


Wird die Zahl der Vertex Shader Einheiten auf 12 verdoppelt werden?
Eher unwahrscheinlich, da heutige Grafikchips nicht in ihrer Geometrie-Leistung limitieren und zukünftige Spiele auch keine dramatisch steigende Geometrie-Last erkennen lassen.


Wie sieht es aus mit der Verschmelzung von Vertex Shader und Pixel Shader, was ja nach dem WGF-Standard vorgesehen ist?
Dies passiert erst mit dem NV5x und R5xx nachfolgenden Generation, ergo NV6x und R6xx im Jahr 2006. Bevor Windows Longhorn nicht erscheint, werden die allermeisten WGF-Fähigkeiten sowieso nicht nutzbar sein, insofern wird man WGF-fähige Grafikchips kaum deutlich vor Windows Longhorn veröffentlichen.


Werden die nächsten Karten den WGF-Standard erfüllen?
nVidia NV6x und ATi R6xx im Jahr 2006. Ich gehe vom Frühjahr 2006 aus, da beide Hersteller sicherlich nicht mit Verzögerungen von Longhorn gerechnet haben. Diese Karten werden dann also möglicherweise monatelang nur DirectX9 ausführen können, ehe WGF mittels dem Launch von Longhorn nutzbar werden wird.


ATI wird ja zwangsläufig mindestens das Shader Modell 3 einführen. Hiermit ist ja auch zwangsweise die Einführung von fp32 verknüpft. Wird fp24 dann von der Featureliste gestrichen oder stellt es einen Art PartialPrecision-Modus dar? Wird bei ATI evtl. sogar fp16 eingeführt?
Dies ist unklar, hier ist alles möglich. Jedoch ist halbwegs sicher, daß eine partielle Genauigkeit von 24 Bit bei einer auf 32 Bit ausgelegten Pipeline kaum Performance-Vorteile bietet, während hingegen eine partielle Genauigkeit von 16 Bit durchaus Performance-Vorteile bieten kann. Allerdings ist es durchaus möglich, daß ATi aus Kompatibilitäts-Gründen zu den alten Chips (und zu den für diese geschriebene Render-Pfade) bei 24 Bit als partieller Präzision bleibt oder diesen Modus zusätzlich zu 16/32 Bit integriert. Hier ist wie gesagt alles möglich.



Ist es zu erwarten, dass die neuen High-End-Chips schon im 0,09 Mikron Verfahren gefertigt werden? Oder wird das 0,09 Mikron Verfahren erst bei den zugehörigen Mittelklasse-Chips erprobt?
Tja, eigentlicherweise sollte man dies besser so tun. Doch die neuesten Information besagt dann doch, daß ATi beim R520 auf 90nm gehen wird. Ich gebe dieser Information eine gute Chance, sicher ist sie aber nicht. Bei 90nm wäre ATi zumindestens in der Lage, mehr Pipelines zu integrieren (allerdings lautet die Voraussage auch, daß der R520 von der Fläche kleiner wird als der R480, was angesichts der Shader 3.0 des R520 kaum mehr Platz für mehr Pipelines läßt), was bei 130nm oder 110nm sicherlich nicht der Fall wäre (ohne dafür den Takt senken zu müssen).



Welche Taktraten sind zu erwarten?
Ohne exaktes Wissen über die Pipeline-Anzahl und das Fertigungsverfahren kann man hier nur gut raten. Nun gut, folgendes wäre technisch wohl möglich (sind alles nur Schätzungen für Shader 3.0 Chips mit rund 220 Millionen Transistoren):

130nm low-k, 16 Pipelines: bis 500 MHz
90nm, 16 Pipelines: bis 700 MHz
130nm, low-k, 24 Pipelines: bis 400 MHz
90nm, 24 Pipelines, bis 550 MHz


Wird es neue AntiAliasing Modi seitens ATI und Nvidia geben? Führt ATI angesicht immer weiter steigender Grafik-Leistung evtl. SuperSampling auch unter Windows ein? Ist ein Mixed-Modus wie Nvidias 8xS denkbar? Wird Nvidia gammakorrigiertes AntiAliasing anbieten? Sind neue Modi des anisotropen Filters denkbar? Wird es wieder winkelunabhängiges AF geben?
Dies ist derzeit komplett unbekannt.

[mapel110]

Dies ist derzeit komplett unbekannt.

Wobei irgendjemand hier gepostet hat, dass es sehr wahrscheinlich ist, dass nvidia wieder das alte gute Verfahren einführen wird, da es beim aktuellen chip nur aus Transistormengengründen nicht integriert wurde. Könnte allerdings auch wunschdenken sein.
;)

[Gast]

nVidia NV6x und ATi R6xx im Jahr 2006. Ich gehe vom Frühjahr 2006 aus, da beide Hersteller sicherlich nicht mit Verzögerungen von Longhorn gerechnet haben.

D.h. der NV5x wird somit ein Lückenfüller, da sein Release ja weit im Jahr 2005 liegt, wenn deine Vorraussage zutrifft, wirds keinen "Refresh" des NV50 geben. "Nur" ein getunter NV40 aber mehr konnte man vor Longhorn auch glaube ich nicht erwarten.

[Hauwech]

D.h. der NV5x wird somit ein Lückenfüller, da sein Release ja weit im Jahr 2005 liegt, wenn deine Vorraussage zutrifft, wirds keinen "Refresh" des NV50 geben. "Nur" ein getunter NV40 aber mehr konnte man vor Longhorn auch glaube ich nicht erwarten.

Würde ich nicht sagen. Ich gehe mal von Spätsommer/Herbst 2005 für beide aus. Alleine schon durch Verbesserungen beim Fertigungsprozess sind "kleine" Refreshes bzw eher Speedupdates möglich denn ich glaube nicht, das NV/ATI so blauäugig gegenüber MS sind. Könnte mir auch vorstellen das sich Longhorn "aus irgendwelchen Gründen" auf Frühjahr 2007 verschiebt, bei MS ist man sich nie sicher.

[reunion]

Tja, eigentlicherweise sollte man dies besser so tun. Doch die neuesten Information besagt dann doch, daß ATi beim R520 auf 90nm gehen wird. Ich gebe dieser Information eine gute Chance, sicher ist sie aber nicht. Bei 90nm wäre ATi zumindestens in der Lage, mehr Pipelines zu integrieren (allerdings lautet die Voraussage auch, daß der R520 von der Fläche kleiner wird als der R480, was angesichts der Shader 3.0 des R520 kaum mehr Platz für mehr Pipelines läßt), was bei 130nm oder 110nm sicherlich nicht der Fall wäre (ohne dafür den Takt senken zu müssen).


Es wurde von Dave Orton bereits offiziell bestätigt das R520 in 90nm lowk gefertigt wird.

[Demirug]

Dies passiert erst mit dem NV5x und R5xx nachfolgenden Generation, ergo NV6x und R6xx im Jahr 2006. Bevor Windows Longhorn nicht erscheint, werden die allermeisten WGF-Fähigkeiten sowieso nicht nutzbar sein, insofern wird man WGF-fähige Grafikchips kaum deutlich vor Windows Longhorn veröffentlichen.

Da wäre ich mir nicht sicher. Das Gerücht das ATI die Verschmelzung von VS und PS (Hardwaretechnisch) schon beim R400 wollte hält sich nach wie vor. Auch dem XBox II Chip unterstellt man dieses Feature.

Eine WGF Karte würde eine sehr gute DX9 Karte abgeben und die meisten Features würden sich sogar nutzen lassen. Unter OpenGL mit entsprechenden Extensions sogar sofort. Wobei das Lustig wird weil WGF ja eine von OpenGL etwas abweichenden Pipeline nutzt.

Man darf vorallem nicht vergessen das GPUs einen Plannungvorlauf von 18-24 Monaten haben. Es hängt also auch davon ab seit wann die IHVs wissen das Longhorn später kommt.

[Gast]

Es wurde von Dave Orton bereits offiziell bestätigt das R520 in 90nm lowk gefertigt wird.

Es wurde auch aber bestätigt das der R500 ne 16*2 Architektur hatt!!! bei Giga offiziell von ATI.

[Demirug]

Es wurde auch aber bestätigt das der R500 ne 16*2 Architektur hatt!!! bei Giga offiziell von ATI.

Wenn sich das *2 auf die TMUs beziehen sollte halte ich das ganze für Bandbreitentechnisch nicht versorgbar.

[Gast]

Wenn sich das *2 auf die TMUs beziehen sollte halte ich das ganze für Bandbreitentechnisch nicht versorgbar.




Soviel mehr Bandbreite wirds bis zum R520 eh nicht geben, also 256 bit scheint da eh ziemlich knapp zu werden, 700 max. 800Mhz wird man verbauen können und wahrscheinlich werden diese Steine "Sonderpreise" haben.

[Demirug]

Soviel mehr Bandbreite wirds bis zum R520 eh nicht geben, also 256 bit scheint da eh ziemlich knapp zu werden, 700 max. 800Mhz wird man verbauen können und wahrscheinlich werden diese Steine "Sonderpreise" haben.

Das ist ja auch einer der Gründe warum ich nicht an 2 TMUs pro "Pipeline" glaube. IMHO wird man eher die Rechenleistung erhöhen.

Wenn der R520 allerdings schon eine Stream Architektur hat können wird das denken in Pipelines entgültig vergessen.