Archiv verlassen und diese Seite im Standarddesign anzeigen : Was ist der Zweck von Wafern?
Hi,
meine Frage bezieht sich auf sogenannte Wafer.
Ich weiss wie sie ausschauen und dass dort Dies draufsitzen, aber nicht den Zweck dahinter.
Welchen Sinn haben Wafer? Was wird mit ihnen angestellt und warum werden eckige Chips auf runde Formen 'gesammelt'?
Danke
Wafer sind Scheiben aus Silizium. Das ist ein Kristall, der von Innen nach Aussen wächst, meist in alle Richtungen ähnlich schnell. Deshalb die halbwegs runde Form (die vermutlich noch zurechtgeschnitten wird.
Black-Scorpion
2004-12-03, 21:30:40
Wie ein Wafer entsteht kannst du hier lesen.
http://www.siltronic.com/internet/webcache/de_DE/Products/Poster_2004.pdf
Welchen Sinn haben Wafer? Was wird mit ihnen angestellt und warum werden eckige Chips auf runde Formen 'gesammelt'?
Weil man nur runde Siliziumeinkristalle züchten kann.
Aqualon
2004-12-04, 01:07:22
Eine ergänzende Frage zu dem Thema, müssen Chips eigentlich rechteckig sein oder könnte man auch runde Chips herstellen?
Aqua
mapel110
2004-12-04, 01:13:45
Runde gingen wohl auch, aber das würde wohl den Verschnitt vergrössern. ;)
BlackBirdSR
2004-12-04, 01:21:49
Runde gingen wohl auch, aber das würde wohl den Verschnitt vergrössern. ;)
Nicht nur das...
stell dir mal vor, du müsstest Leiterbahnen statt um die Ecke im Kreis verlegen? ;)
Das würde einfach Alles verkomplizieren.
Geometrisch lässt sich mit rechteckigen DIEs am meisten rausholen.
Demirug
2004-12-04, 09:38:00
Nicht nur das...
stell dir mal vor, du müsstest Leiterbahnen statt um die Ecke im Kreis verlegen? ;)
Das würde einfach Alles verkomplizieren.
Geometrisch lässt sich mit rechteckigen DIEs am meisten rausholen.
Im Kreis verlegte Leiterbahnen sind gar nicht mal so eine schlechte Idee. Damit würde man die Probleme die an den Ecken entstehen umgehen. In einem Layer wäre das auch gar kein Problem aber bei den übergängen von einem Layer zum anderen kann man derzeit noch keine Bögen herstellen.
Mit einem Binenwaben muster könnte der Verschnitt durchaus noch etwas geringer sein.
Und die Dies werden dann einfach aus dem Wafer herrausgestanzt und auf das entpsr. 'Teil' verbaut?
Demirug
2004-12-04, 10:33:58
Und die Dies werden dann einfach aus dem Wafer herrausgestanzt und auf das entpsr. 'Teil' verbaut?
Die Chips werden herausgeschnitten. Mit solchen Geräten: http://www.jpsalaser.com/files/ChromadiceRev1.pdf
Im Kreis verlegte Leiterbahnen sind gar nicht mal so eine schlechte Idee. Damit würde man die Probleme die an den Ecken entstehen umgehen. In einem Layer wäre das auch gar kein Problem aber bei den übergängen von einem Layer zum anderen kann man derzeit noch keine Bögen herstellen.
Mit einem Binenwaben muster könnte der Verschnitt durchaus noch etwas geringer sein.Sechseckige Dies – warum nicht.
Und im Kreis verlegte Schaltkreise – warum nicht.
Vielleicht gibts ja mal eine Abkehr von rechteckigen Dies mit rechteckig verlegten "Leiterbahnen".
BlackBirdSR
2004-12-04, 11:41:12
Sechseckige Dies – warum nicht.
Und im Kreis verlegte Schaltkreise – warum nicht.
Vielleicht gibts ja mal eine Abkehr von rechteckigen Dies mit rechteckig verlegten "Leiterbahnen".
keine Ecken wäre jhedenfalls schon mal ein Weg um Stromdichten an diesen kritischen Stellen zu senken.
Allerdings sagte Demirug es ja schon. Bisher geht das nicht über die vias und da tritt das Problem dann ja wieder auf.
Und wer baut mir jetzt die Maschine, die runde DIEs aus dem Wafer schneidet ;)
Und wer baut mir jetzt die Maschine, die runde DIEs aus dem Wafer schneidet ;)
es gibt doch lochsägen in jedem baumarkt.;)
Demirug
2004-12-04, 12:03:50
Und wer baut mir jetzt die Maschine, die runde DIEs aus dem Wafer schneidet ;)
Mit dem LaserCutter den ich oben gepostet habe geht das bestimmt auch.
Mit dem LaserCutter den ich oben gepostet habe geht das bestimmt auch.
hm, an der uni haben sie uns erzählt, dass die chips heutzutage zumeist noch ausgesägt werden, weil die laser teilweise zu hohe wärmedichten oder was weiß ich haben. kann aber auch sein, dass die nicht mehr auf den neuesten stand der technik sind :)
Und wenn dann ein Die aus dem Wafer herrausgelasert wurde, hat er dann an der Unterseite Kontakte worauf er dann auf einer CPU o.ä. verbaut (gelötet, gelasert, was auch immer) werden kann?
Der Wafer ist die CPU. Nach einigen Bearbeitungsschritten.
stav0815
2004-12-04, 14:51:23
Weil man nur runde Siliziumeinkristalle züchten kann.
mittlerweile kann man auch quadratische züchten, jedoch is die Qualität so mies dass man dann die hälfte aller Kristalle wegwerfen kann und auf dem rest keine CPUs mehr machen kann sondern nur noch relativ einfache schaltungen
-> ergo kommt es aufs gleiche raus
klutob
2004-12-04, 15:06:07
Ein perfekter Si-Kristall besitzt eine Tetraeder Form. (Jeder Kristall stellt nur die Übermenge der Elementarzelle dar, deshalb nimmt er auch immer deren Struktur an.) Die zylindrische Form ensteht durch die Ausziehen aus der Tiegelschmelze (wird ja anschaulich im bereits verlinktem "pdf" gezeigt).
Der Wafer ist die CPU. Nach einigen Bearbeitungsschritten.
der wafer ist viele cpus (oder ics, gpu...).
Und wenn dann ein Die aus dem Wafer herrausgelasert wurde, hat er dann an der Unterseite Kontakte worauf er dann auf einer CPU o.ä. verbaut (gelötet, gelasert, was auch immer) werden kann?
Nachdem ein Die aus einem Wafer ausgeschnitten wurde, kommt nach einigen Funktionstests das Packaging. Auf der Oberfläche des Chips werden bei der Herstellung viele kleine Kontaktstellen, Pads genannt, aufgebracht. Diese müssen natürlich mit den Drähten, die zu den Pins des Gehäuses führen, verbunden werden.
Dazu gibt es grundsätzlich zwei Verfahren, einmal Wire Bonding, dabei liegt der Die im Gehäuse auf seiner Rückseite, und auf der Vorderseite werden dünne (Gold- oder Alu-)Drähte von den Pads zu den Leitungen zu den Pins gezogen. Das sieht dann so (http://www.unitekeapro.com/Products/bonding/bonding.htm) aus.
Beim Flip-Chip-Verfahren wird der Die mit den Pads nach unten auf winzige "Bumps", kleine Lötkügelchen gelegt, die schon mit den Leitungen nach außen verbunden sind.
Da die dünnen Drähtchen beim Wirebonding wie Antennen wirken, ist bei hohen Frequenzen Flip-Chip wesentlich besser geeignet.
Quasar
2004-12-04, 20:22:49
Geometrisch lässt sich mit rechteckigen DIEs am meisten rausholen.
Eigentlich eher mit Tortenstückförmigen, oder?
Die wären dann nur...errr... interessant anzusehen, sobald sie auf irgendwelchen Substraten oder Erweiterungskarten verbaut wären. *gg*
Eigentlich eher mit Tortenstückförmigen, oder?
Ein Chip braucht aber leider kein ganzes "Tortenstück" eines Wafers, das wären ja 150mm :D
BlackBirdSR
2004-12-04, 22:39:00
Eigentlich eher mit Tortenstückförmigen, oder?
Die wären dann nur...errr... interessant anzusehen, sobald sie auf irgendwelchen Substraten oder Erweiterungskarten verbaut wären. *gg*
War ja nur auf den Vergleich "Rund-Rechteckig" bezogen.
Und was für Probleme können beim Produzieren der CPU/GPUs aufkommen?
Man sagt ja, dass ATI Probleme beim Ausliefern ihrer R420 Chips hätte. Wo liegt hier das Problem?
DrumDub
2004-12-09, 11:30:48
Und was für Probleme können beim Produzieren der CPU/GPUs aufkommen?
Man sagt ja, dass ATI Probleme beim Ausliefern ihrer R420 Chips hätte. Wo liegt hier das Problem?
je komplexer die chips werden, desto höher wird der verschnitt. gerade bei grafikchips, die fast nur aus logiktransistoren bestehen, ist das besonders problematisch, wenn ein fehler auf dem chip ist. eventuell kann man den fehlerhaften teil des chips noch abschalten und dann diesen chip in einem billigerem produkt verkaufen (x800xt pe chips werden so zu x800pro chips). wenn aber die fehler auf dem chip zu groß sind, kann man ihn nur wegschmeissen.
Gibt es da noch keine schonendere Herstellungsprozesse um eine größere Ausbeute aus den Wafern zu gewinnen?
drmaniac
2004-12-10, 14:11:49
hm... warum kaputtmachen ;)
ich haette gerne so einen waver am stueck als funktionierenden DIE auf einer mega cpu :D
wieviele cpus bekommt man normal aus einem Waver ?
Flächeninhalt eines Kreises mit 300mm Durchmessern berechnen, durch Flächeninhalt des gewünschten Dies teilen, ein bisschen was abziehen für Defekte und Verschnitt an den Kanten.
Alternativ aus Karton basteln und ausprobieren:)
Wafer kann man auf verschiedene weisen in einzelne chips zerlegen
man kann wie mit einer fliese erst ritzen, und dann brechen
oder man sägt mit einer rundsäge von oben her durch
oder auch mit einem scharfen wasserstrahl
oder mit einem laser, allerdings gepulst, um die wärmeentwicklung gering zu halten
die anzahl der chips pro wafer?
hm, schau dir eine athlonxp-cpu an, das ding in der mitte ist schon die rückseite vom ehemaligen wafer
wie groß mag die sein, 1cm² vielleicht?
das ganze kommt aus einer scheibe von 20, bzw 30 cm durchmesser
die formel zur flächenberechnung eines kreises lautet A=pi mal r²
theoretisch ergeben sich so ca 315(bei20cm)-705(bei 30cm) wafer
allerdings, wieviele chips wirklich rauskommen(die ausbeute, auch yield genannt) halten die hersteller geheim
das ist auch von komplexität der chips abhängig und vom der qualität des herstellungsprozesses
Stone2001
2004-12-10, 22:52:16
ich haette gerne so einen waver am stueck als funktionierenden DIE auf einer mega cpu :D
Yeah, Wafer Scale Integration (<= das gab/gibt es wirklich). Hey, mit dem nötigen Kleingeld kein Problem. 1 bis 2 µm Fabs gibt es schon für ein 1€! ;) Wenn du bessere Technologie willst, wird das Ganze natürlich noch etwas teuerer.
Hier (http://www.pcscoop.com/hardware/cpus_heatsinks/AMD/Thunderbird700SlotA/images/wafer-400.jpg) gibt es ein Bild eines Athlon-Wafers. Wer will kann ja nachzählen.
mrdigital
2004-12-11, 10:08:36
je komplexer die chips werden, desto höher wird der verschnitt. gerade bei grafikchips, die fast nur aus logiktransistoren bestehen, ist das besonders problematisch, wenn ein fehler auf dem chip ist. eventuell kann man den fehlerhaften teil des chips noch abschalten und dann diesen chip in einem billigerem produkt verkaufen (x800xt pe chips werden so zu x800pro chips). wenn aber die fehler auf dem chip zu groß sind, kann man ihn nur wegschmeissen.
Der (geometrische) Verschnitt hängt nur von der Fläche des IC ab (wenn du das mit "Komplexität" meinst, dann passt es ja). Das Andere was du ansprichst ist ein IC Defekt durch einen Produktionsfehler, der hat aber nichts dirket mit der Fläche des Chips zu tun, sondern im wesentlichen nur mit dem Produktionsverfahren. Die Fehler auf der Chipfläche statistisch verteilt, d.h es treten pro Flächeneinheit eben immer X Fehler auf. Wenn nun der IC groß ist (Chipgrösse heisst ja nicht unbeding dass er komplex im Sinne von vielen Funktionen ist), dann steigt auch die Chance, dass ein Produktionsfehler in diesem Chip drin liegt. Daher ist es günstiger, die ICs klein zu halten, da man so weniger Chips durch Fehler verliert. Oder eine andere Möglichkeit ist das Einbauen von Redundanzen, also mehrfach vorhandenen Funktionseinheiten, die sich gegenseitig ersetzen können. So hat man die Chance einen Chip, der eigentlich als defekt gelten müsste, trotzdem zu verwenden. Das ganze nennt man dann Yield, die Ausbeute (die aber nichts mit dem geometrischen Verschnitt zu tun hat, denn diesen kann man nunmal nicht wegoptimieren, ausser man kann Kreise quadrieren ;) )
BBSR hat hierzu einen sehr schönen Artikel (http://www.3dcenter.org/artikel/2004/11-18_a.php) geschrieben.
DrumDub
2004-12-11, 12:41:58
mrdigital
hast natürlich recht. das wort verschnitt ist in diesem fall etwas unglücklich von mir gewählt. ist es aber dennoch nicht so, dass die fehlermenge bei chips, die komplexer (also sehr viele transistoren und layer haben) sind, eher wahrscheinlich sind, als bei einfacheren chips? die sache mit der menge chips pro wafer und der verschnitt-problematik wird auch hier sehr gut erläutert: http://arstechnica.com/paedia/m/moore/moore-2.html
Nicht nur das...
stell dir mal vor, du müsstest Leiterbahnen statt um die Ecke im Kreis verlegen? ;)
Das würde einfach Alles verkomplizieren.
Geometrisch lässt sich mit rechteckigen DIEs am meisten rausholen.
das duerfte nicht mal das groesste problem sein, es gibt ja keinerlei Statistik darueber, wie viel Verschnitt es durch ineffektive Leiterverlegung auf den Chips gibt.
Eher: WIE konstruierst du die Dinger????
Es gibt ne Menge tools fuer eckige Chips, aber runde? Da hast du viel zu viele Freiheitsgrade. Das funktioniert ja schon nicht richtig, wenn man Leiterbahnen nur im 45Grad winkel zum abkuerzen verlegen wollte.... Normale vhdl-aufgaben haben schon exp.laufzeiten.... :-/
Und dann das ausschneiden aus dem Wafer... hmm....
anorakker
2004-12-13, 03:10:22
wollte nur erwähnen, dass , wenn die chips aus dem wafer gebrochen werden, es so gut funktioniert, weil es eben ein einkristall ist...
afk|freeZa|aw
2004-12-13, 05:49:08
Also wie ich das hier von vielen vernommen habe (korrigiert mich wenn ich falsch liege),denken viele dass in diesem Verfahren nur CPUs/GPUs hergestellt werden.
Dazu ist zu sagen,stimmt nicht ganz :)
Ich arbeite in der Mikrochip Produktion bei Philips in Hamburg und bei uns werden hauptsächlich IC´s für Handys/Wegfahrsperren/Fernseher/Mainboards (MSI) hergestellt.
Wobei ich zu den Mainboards sagen muss,dass es sich hierbei um Sicherheitsschaltung zum Überspannungsschutz handelt.
Wollt ich mal los werden :)
*Edit* Und bei uns werden die Scheiben in der Endphase auch gesägt,wie das genau funktioniert weiss ich nicht,da dies in einer anderen Abteilung passiert.
Meine aber gehört zu haben,dass wir die mit Wasser aussägen,kann mich aber auch irren.
und wie hängt nun die Angabe über die Struktur, z.B. 90 nm damit zusammen ?
diese angabe bezieht sich auf die kleinste struktur auf dem wafer, also z.b. breiten von zuleitungen auf der cpu....
i.a. wird diese strukturbreite durch das lithografieverfahren bestimmt, mit kleinen tricks können auch noch kleinere strukturen gebildet werden (unterdiffusion o.Ä.)
die strukturbreite gibt den abstand zwischen zwei devices an. zb von gate zu gate bei nem fet oder sram zelle.
diese wird massgeblich von der lithographie bestimmt. das spannende bei thema is, das seit dem 0,40 mikrometer prozess die wellenlaenge des lichtes laenger is wie die strukturbreite. um da noch vernuenftige ergebnisse zu erzielen wurden etliche kniffe angewendet wie zb phase schieber masken.
Stone2001
2004-12-14, 13:28:44
diese angabe bezieht sich auf die kleinste struktur auf dem wafer, also z.b. breiten von zuleitungen auf der cpu....
Anmerkung 1: In Regel hat nur das Gate die minimale Strukturbreite. Zuleitungen sind in der Regel wesentlich breiter (kommt stark auf die Ebene an, sowie die Design Rules)
i.a. wird diese strukturbreite durch das lithografieverfahren bestimmt, mit kleinen tricks können auch noch kleinere strukturen gebildet werden (unterdiffusion o.Ä.)
Anmerkung 2: Diese Tricks sind in der Regel unerwünschte Nebeneffekte. Beim Gate dürften sich die Vor und Nachteile wohl die Wage halten, aber generell sind sie unerwünscht.
die strukturbreite gibt den abstand zwischen zwei devices an. zb von gate zu gate bei nem fet oder sram zelle.
Der Abstand zwischen zwei FETs ist in der Regel wesentlich größer als die minimale Strukturbreite.
diese wird massgeblich von der lithographie bestimmt. das spannende bei thema is, das seit dem 0,40 mikrometer prozess die wellenlaenge des lichtes laenger is wie die strukturbreite. um da noch vernuenftige ergebnisse zu erzielen wurden etliche kniffe angewendet wie zb phase schieber masken.
Yup, zur Zeit hat man Strukturbreiten von 90nm, die mit einem 192nm-Laser (also einem im ultraviolettem Bereich) erstellt werden.
In diesem Bereich ist es aber noch "recht" harmlos. Hier kann man noch mit Linsen und altPSMs arbeiten.
Interessant wird es mit der nächsten Generation von Lithographie: EUV-Lithographie. Hier wird eine Lichtquelle im extremen ultraviolettem Bereich genommen (Wellenlänge in etwa 13nm). Damit lassen sich dann schon extrem kleine Strukturen erzeugen. Leider hat aber das Verfahren ein paar Nachteile. Bei 13nm ist so gut wie jedes Material undurchlässig, d.h. man kann nicht mit Linsen arbeiten, um das "Licht" zu bündeln, sondern braucht Spiegel. Dazu muß das ganze im Hochvakuum stattfinden, ... . Alles Dinge, was die Lithographie nicht gerade billig macht. ;)
kurze nachfrage : (die zuleitungen waren tatsächlich ein eher unsinniges beispiel)
ist es dann aber nicht der channel anstatt des gates ?
Stone2001
2004-12-14, 16:37:01
kurze nachfrage : (die zuleitungen waren tatsächlich ein eher unsinniges beispiel)
ist es dann aber nicht der channel anstatt des gates ?
??? Meinst du, das der Kanal die kleinste Abmessung hat?
killhack
2005-01-03, 18:43:31
Nun die Wafersägen die ich kenne sind von Disco und arbeiten mit Diamantsägeblättern bei über 25.000up (soweit ich mich erinnere). Das ganze natürlich mit Wasser gekühlt.
Dazu muss man sagen das der Wafer vorher auf Folie geklebt werden muss damit die Dies beim sägen nicht in alle Richtungen fallen...
Mr. Burns2000
2005-01-05, 01:17:30
ich arbeite in einer firma in der steuergeräte hergestellt werden. wir machen von den grundplatten aus keramik bis hin zum gehäuse spritzen alles selber. die wafer werden auf ne folie geklebt, dann mit einer säge so genau ausgesägt daß die darunterliegende folie leicht angesägt ist. das muss man so machen weil später beim bestücken diese folie in allen richtungen expandiert werden muss um die sägegasse zu vergrößern. sonst könnte es beim ausstechen des einzelnen die´s zu ausbrüchen kommen.
vBulletin®, Copyright ©2000-2024, Jelsoft Enterprises Ltd.