PDA

Archiv verlassen und diese Seite im Standarddesign anzeigen : RAM Lese-/Schreibdurchsatz mit Venice geringer als Winchester?


BK-Morpheus
2005-08-19, 14:27:52
Mir ist eben aufgefallen, dass ich nur ~5860mb/s Lesedurchsatz habe bei folgenden Settings:

9x276 = 2484mhz
RAM@226mhz CL 2,5-3-2-6

Hier mal die genauen Speichertimings:

http://img389.imageshack.us/img389/615/a64tweaker8av.png




Hier meine alten Daten:


CPU@ 2300mhz, Ram @ 230mhz 2,5-3-3-11 1T
Da das A8N SLI Del. bei einem HT Takt über 240 bestimmte Ramtimings einfach hochsetzt (TRC auf 22), habe ich diese Settings genommen, sonst käme ich beim Schreibzugriff auf max. 2100mb/s

http://img63.echo.cx/img63/3956/everest3op.png


Liegt's am Venice?

BlackArchon
2005-08-19, 15:00:00
Ja, das habe ich hier schon öfters gelesen.

maender
2005-08-20, 14:38:57
Moin,

ja, geht mir ähnlich. Habe jetzt den Winni wieder auf dem A8N und den Venice aufs DFI gesetzt, da ich da ohne den 250 2T-bug die TCCD voll nutzen kann und es also nicht sonderlich stört...


bis denn

GloomY
2005-08-20, 14:48:13
Bk-Morpheus,

was passiert, wenn du die Row Cycle Time (tRC) runtersetzt? War die davor auch schon bei 16 Clocks? Probier' mal niedrigere Werte aus, aber nicht unter 8 (=tRAS + tRP).

Ändert sich dann dein Durchsatz?

mapel110
2005-08-20, 14:53:20
Dazu passt, dass seitdem ich das 1.9er Bios von MSI drauf habe, dass den Venice erkennt, der Ramdurchsatz auch eingebrochen ist. Von 6000 MB auf etwa 5500 MB.
Ich werd wohl mal nachher wieder das alte 1.8er Bios flashen und nochmal gegenchecken.
Der Latenztest von Everest ist allerdings relativ gleich gut geblieben.

Lawmachine79
2005-08-20, 15:18:04
Bk-Morpheus,

was passiert, wenn du die Row Cycle Time (tRC) runtersetzt? War die davor auch schon bei 16 Clocks? Probier' mal niedrigere Werte aus, aber nicht unter 8 (=tRAS + tRP).

Ändert sich dann dein Durchsatz?

tRC=tRAS+tRP?
Funzt das auf jeden Fall?

GloomY
2005-08-20, 15:54:55
tRC=tRAS+tRP?
Funzt das auf jeden Fall?Keine Ahnung. Aber von der Bedeutung der Timings kann ich dir sagen, dass das die untere Grenze für tRC darstellt.

Lawmachine79
2005-08-21, 04:32:01
Keine Ahnung. Aber von der Bedeutung der Timings kann ich dir sagen, dass das die untere Grenze für tRC darstellt.

Damit ist also gemeint:
Kompletter Reihenzyklus=Reihe vorladen+Reihe schließen? Ohne Lese/Schreibvorgänge?

BK-Morpheus
2005-08-21, 04:38:52
Bk-Morpheus,

was passiert, wenn du die Row Cycle Time (tRC) runtersetzt? War die davor auch schon bei 16 Clocks? Probier' mal niedrigere Werte aus, aber nicht unter 8 (=tRAS + tRP).

Ändert sich dann dein Durchsatz?
Scheint noch ein klitzekleines bisschen rausgekitzelt zu haben, aber ich weiss noch nicht, ob's auch richtig stabil ist.

tras ist derzeit auf 8 und trp auf 2, also wäre die minimale trc = 10, ne?

BlackArchon
2005-08-21, 09:52:41
Keine Ahnung. Aber von der Bedeutung der Timings kann ich dir sagen, dass das die untere Grenze für tRC darstellt.
Wie die untere Grenze? Hier beim DFI Lanparty UT nF4 ist die eigentlich immer auf 7 (ist zumindest die Standardeinstellung im BIOS), wäre ja eigentlich für die allermeisten Fälle etwas zu niedrig. Aktuell läuft der RAM mit 208 MHz bei der DDR300-Einstellung:

Gast
2005-08-21, 11:12:42
Kleines Detail am Rande: Der A64Tweaker 0.50 XT beta ist in 99% aller Fälle mit einem Virus beladen.

Gastilione Frikadelli
2005-08-21, 11:20:51
Kleines Detail am Rande: Der A64Tweaker 0.50 XT beta ist in 99% aller Fälle mit einem Virus beladen.


und mit welchem, du Schlaumeier ?

Kane02
2005-08-21, 11:34:24
Kleines Detail am Rande: Der A64Tweaker 0.50 XT beta ist in 99% aller Fälle mit einem Virus beladen.

Nö, Kaspersky findet nix.

BK-Morpheus
2005-08-21, 15:02:52
Kleines Detail am Rande: Der A64Tweaker 0.50 XT beta ist in 99% aller Fälle mit einem Virus beladen.
Mein Antivir hat sich auch bei fast jeder Version gemeldet, aber nun habe ich eine, die angeblich virenfrei ist.

Ich kann diese Version ja mal für ne kurze Zeit zum Download freigeben (bist ich nachher wieder CSS zocken will).

ftp://bk-morpheus.dyndns.org/A64Tweaker.rar

GloomY
2005-08-21, 20:08:26
Damit ist also gemeint:
Kompletter Reihenzyklus=Reihe vorladen+Reihe schließen?Ja. tRC ist die Zeit, die zwischen zwei aufeinanderfolgenden ACTIVE Commands zum Öffnen einer Page vergehen muss. Da man nach dem Öffnen einer Page diese erst schließen muss, ist das mindestens die Zeit bis man frühestens schließen darf (tRAS) plus die Zeit für das Schließen selbst (tRP).
Ohne Lese/Schreibvorgänge?Doch, die sind da eventuell mit drin. Nach dem Öffnen der Page (tRCD) muss man ja erstmal tRAS abwarten, bevor man die Page wieder mit einem PRECHARGE Command schliessen darf. Da tRAS meist ein ganzes Stück größer als tRCD ist, kann man dann natürlich in der Zwischenzeit noch ein READ-Commando absetzen, was dann mit dem folgenden PRECHARGE terminiert wird, falls noch nicht abgeschlossen.
Scheint noch ein klitzekleines bisschen rausgekitzelt zu haben, aber ich weiss noch nicht, ob's auch richtig stabil ist.Konkret: Wie viel schneller?
tras ist derzeit auf 8 und trp auf 2, also wäre die minimale trc = 10, ne?Ja.
Wie die untere Grenze? Hier beim DFI Lanparty UT nF4 ist die eigentlich immer auf 7 (ist zumindest die Standardeinstellung im BIOS), wäre ja eigentlich für die allermeisten Fälle etwas zu niedrig. Aktuell läuft der RAM mit 208 MHz bei der DDR300-Einstellung:Es ergibt keinen Sinn tRC niedriger als tRAS + tRP einzustellen. Wenn die alte geöffnete Page noch nicht zu ist, kannst du nicht schon mit dem Öffnen einer neuen anfangen. :crazy:

Der Speichercontroller wird wohl oder übel mindestens 8 Takte nehmen müssen. Andernfalls müsste er eines der beiden anderen Timings verletzen, was dem Speicher wohl gar nicht gefallen würde...

BlackArchon
2005-08-21, 20:48:17
...
Es ergibt keinen Sinn tRC niedriger als tRAS + tRP einzustellen. Wenn die alte geöffnete Page noch nicht zu ist, kannst du nicht schon mit dem Öffnen einer neuen anfangen. :crazy:

Der Speichercontroller wird wohl oder übel mindestens 8 Takte nehmen müssen. Andernfalls müsste er eines der beiden anderen Timings verletzen, was dem Speicher wohl gar nicht gefallen würde...
Hm, und warum haben die das dann in jeder BIOS-Version standardmäßig so eingestellt? Man müsste doch meinen, die wissen, was sie tun. :ugly:

€: Achso, gibt es sonst noch Timings, die voneinander abhängig sind?

GloomY
2005-08-21, 21:26:50
Ich hab' dazu mal eine schöne Grafik mit OpenOffice gebastelt. Einmal mit tRC = tRAS + tRP und einmal mit tRC = 16 [clocks]:

http://img352.imageshack.us/img352/2252/ram2ec.th.png (http://img352.imageshack.us/my.php?image=ram2ec.png)
(Thanks to ImageShack for Free Image Hosting (http://imageshack.us))

GloomY
2005-08-21, 22:06:12
Hm, und warum haben die das dann in jeder BIOS-Version standardmäßig so eingestellt? Man müsste doch meinen, die wissen, was sie tun. :ugly:Gute Frage...

edit: Sagen wir mal so: tRC ist (ähnlich wie tRAS) eine Minimumsangabe, nicht eine Angabe der Dauer eines Vorgangs. Vielleicht wird das Minimum hier bei tRC höher gesetzt, weil manche RAMs Probleme machen.

So weit ich das aber verstehe, sollte das bei bei einem Page Miss aber zu schlechterer Leistung führen. Wie in meinem obigen Diagramm zu sehen ist, führt die höhere tRC-Angabe dazu, dass der folgende Zugriff (ACT) erst in Takt 16 17 statt schon in 10 Takten. Das erhöht die effektive Latenz.
€: Achso, gibt es sonst noch Timings, die voneinander abhängig sind?tRAS muss größer oder gleich tRCD sein. Gleich ergibt aber nicht wirklich Sinn. Meist ist tRAS deutlich größer als tRCD.

BlackArchon
2005-08-21, 22:30:15
Wirklich ein sehr interessantes Thema. Wie siehts mit den anderen Timings aus, über die wir noch nicht gesprochen haben (tRRD, tWR, tRTW, tWTR, tWCL, Max Async Latency, Read Preamble Time, Idle Cycle Limit, Read/Write Queue Bypass sowie 32 Byte Granularity)? Das kann man hier beim DFI-Board wirklich alles im BIOS verstellen, aber wenn man nicht richtig weiß, was man tut, kann die Suche nach den schnellstmöglichen Einstellungen doch sehr langwierig sein. Es gibt zwar einen Guide (http://www.dfi-street.com/forum/showpost.php?p=106942&postcount=1), aber an manchen Stellen habe ich den Eindruck, dass der Verfasser auch nicht richtig Bescheid weiß.

GloomY
2005-08-22, 19:19:03
Wirklich ein sehr interessantes Thema. Wie siehts mit den anderen Timings aus, über die wir noch nicht gesprochen haben (tRRD, tWR, tRTW, tWTR, tWCL, Max Async Latency, Read Preamble Time, Idle Cycle Limit, Read/Write Queue Bypass sowie 32 Byte Granularity)? Das kann man hier beim DFI-Board wirklich alles im BIOS verstellen, aber wenn man nicht richtig weiß, was man tut, kann die Suche nach den schnellstmöglichen Einstellungen doch sehr langwierig sein. Es gibt zwar einen Guide (http://www.dfi-street.com/forum/showpost.php?p=106942&postcount=1), aber an manchen Stellen habe ich den Eindruck, dass der Verfasser auch nicht richtig Bescheid weiß.Die Einflüsse all dieser Einstellungen auf die Performance sind imho relativ gering.

tWR, tRTW, tWTR und tWCL sind Timings, die mit dem Schreiben zusammenhängen. Da aber wesentlich mehr gelesen als geschrieben wird, ist deren Wichtigkeit im Allgemeinen nicht sehr groß. Bei z.B. integrierter Grafik mit Hauptspeichernutzung kann der Anteil der Schreibzugriffe aber höher liegen, wonach man über ein Tuning dieser Parameter nachdenken könnte. Ansonsten aber wird das aber nicht viel bringen.
(Generell gilt bei diesen Einstellungen: Niedriger ist schneller.)

Bei "Max Async Latency" habe ich keine Ahnung.

Die "Read Preamble" sollte keinen Einfluss auf die Performance haben. Vielleicht kann man mit niedrigeren Werten hier ein bisschen Strom sparen. Höhere Werte könnten zu mehr Stabilität beim Übertakten führen. Das ist aber auch alles. (Wer die technischen Hintergründe von Pre- und Post-Amble verstehen will, dem sei ein guter Artikel bei Lostcircuits (http://www.lostcircuits.com/memory/ddr3/5.shtml) empfohlen).

"Idle Cycle Limit" ist eine zweischeidige Sache, die vom Zugriffsmuster abhängt. Wenn man viel linear ließt und damit häufige Page Hits hat, dann wird mit einer Erhöhung dieses Werts die Performance besser. Gleichzeitig sinkt die Performance aber bei zufälligen Zugriffen. Da sich diese Zugriffsmuster je nach Programm aber unterscheiden, kann man hier imho keine allgemeingültige Aussage treffen. Vielleicht hilft ein bisschen rumprobieren mit Real-World Benchmarks...
Insgesamt dürfte der Einfluss aber auch sehr gering sein.

Bei "Read/Write Queue Bypass" habe ich keine Ahnung.

Mit "32 Byte Granularity" ist die Burst Länge gemeint (an heisst BL von 4 statt 8 sonst). Auch hier bin ich mir nicht wirklich sicher, was effektiv mehr Leistung bringt.