SPEKULATION: Parhelia-128 auch nur mit 128Bit-Interface?

[Quasar]

Steinigt mich nicht gleich, aber ist es entfernt im Bereich des eventuell vorstellbaren, daß Parhelia, so wie sie momentan ausgeliefert wird, gar nicht über ein 256Bit-DDR-Interface verfügt, sondern daß dies erst in der 256MB-Version genutzt werden kann?

Ich will hier nicht herum-anti-hypen oder flamen, aber in sämtlichen Benchmarks ohne FSAA performt Parhelia in etwa auf einem Niveau, welches ich von ihr mit einem 128Bit-Interface und unausgereiften Treibern erwartet hätte.

Kann es also sein, daß der Speicher irgendwie so angeordnet ist (ähnlich wie bei nVidias nForce-Chipsatz), daß erst bei Bestückung zweier Bänke (i.e. 256MB) die vollen 256Bit-DDR zur Verfügung stehen?

Wie gesagt, es ist nur eine extrem wilde Spekulation, aber hat Matrox vielleicht die 128er Parhelia nur schnell auf den Markt werfen wollen, bevor es die ersten Next-Gen Chips der Konkurrenz gibt?

Und warum hat keiner der Reviewer Parhelia mit 256MB erhalten?

[Demirug]

Quasar das ist aber sehr gewagt. Das ganze liesse sich aber leicht mit hoher wahrscheinlichkeit feststellen wenn man die typenbezeichung und Hersteller der RAM Chips hätte. Aber die Karte ist ja schon wieder auf dem Weg zurück.

Aufgrund der Anordnung bin ich mir aber fast sicher das es 256 bit sind.

[Quasar]

Ja, ich finde es auch sehr gewagt, deswegen bat ich auch anfangs um milde Steinigung, wenn sich diese SPEKULATION als Trugschluss herausstellt (wovon ich eigentlich auch selber ausgehe).

Aber die Performance gerade in speicherintensiven Situationen MUSS einfach höher ausfallen, als sie es derzeit tut. Auch und gerade dieser "Memory Bandwidth Test" von Anand, der aus lediglich einem einzigen Raum besteht, wo also HSR-Techniken nicht viel helfen können, bestärkte mich darin, es zu wagen, diesen Thread zu eröffnen.


Deine Theorie mit den Speicherbausteinen hast du glaube ich schonmal geäußert, damals in Bezug auf die GF4Ti....oder?

Edit:
Die Anordnung...ja. Wie ist denn das mit den 128er Parhelias? Gibt's da auch RAM-Chips auf der Rückseite?

[Exxtreme]

@ Quasar
Dieser "Memory Bandwith Test" scheint mächtig unbrauchbar zu sein. Da versägt eine GF3Ti500 eine GF4Ti4400.

Beim Parhelia glaube ich, daß da noch viel mehr geht mit besseren Treibern.

Gruß
Alex

[Power]

ich steinige dich mit Styropor Steinen - weich genug ?? :biggrin:

[Exxtreme]

Üch spuck üns Gsücht, büs Blut sprützt.
;)

Gruß
Alex

[Demirug]

HSR ist nicht alles wenn es um die nutzung der Speicherbandbreite geht. Da spielen noch dinge wie cachegrößen und anzahl der Memorykanale eine Rolle.


Die Rückseite wird wohl nur bei der 256 MB Version bestückt sein. Die 8 Chips auf der vorderseite lassen mich aber schwer auf 256 Bit (8*32)schliessen.

[Doomtrain]

Originally posted by Quasar
1)Steinigt mich nicht gleich, aber ist es entfernt im Bereich des eventuell vorstellbaren, daß Parhelia, so wie sie momentan ausgeliefert wird, gar nicht über ein 256Bit-DDR-Interface verfügt, sondern daß dies erst in der 256MB-Version genutzt werden kann?

2)Ich will hier nicht herum-anti-hypen oder flamen, aber in sämtlichen Benchmarks ohne FSAA performt Parhelia in etwa auf einem Niveau, welches ich von ihr mit einem 128Bit-Interface und unausgereiften Treibern erwartet hätte.

3)Und warum hat keiner der Reviewer Parhelia mit 256MB erhalten?

1) Puu, ich weiß nicht, ich weiß nicht. Das hört sich nach einem (wenn es stimmen sollte) sehr gewagten Schachzug von MGA an.

2) Stimmt auch. Wie sollte man auch nachprüfen ob der aktuell getestete Parhelia ein 256bit Interface hat oder nicht!!!! Sehen kann man es nicht, testen, ja wie sollte man das machen???

3) Das möchte ich auch mal gerne wissen!! Fertig müßten doch alle 3 Designs (64, 128 und 256MB) sein!!

[StefanV]

Ähm, warum sollte man eine Karte mit 256bit RAM Interface ausliefern und nur die hälfte bestücken??

Ist IMHO teurer als ein eigenes Design für ein 128bit RAM Interface...

[Unregistered]

Hallo erst mal!
Lese nur die Foren und wollte mich nicht extra wegen einem Post registrieren.
Falls es euch weiterhilft, gamepc.com hatte Detailaufnahmen der ramchips, da steht drauf:
Infinion
DDR SGRAM (ok, das wussten wohl schon alle :-) aber jetzt wirds interessant)
HYB25(<-oder S?)D128323C-3.3
A
0214 SUU 14861

Wer selber schauen will:
http://www.gamepc.com/labs/view_content.asp?id=parhelia128&page=3

[StefanV]

Originally posted by Unregistered
Hallo erst mal!
Lese nur die Foren und wollte mich nicht extra wegen einem Post registrieren.
Falls es euch weiterhilft, gamepc.com hatte Detailaufnahmen der ramchips, da steht drauf:
Infinion
DDR SGRAM (ok, das wussten wohl schon alle :-) aber jetzt wirds interessant)
HYB25(<-oder S?)D128323C-3.3
A
0214 SUU 14861

Wer selber schauen will:
http://www.gamepc.com/labs/view_content.asp?id=parhelia128&page=3

Hab gerade keine Lust nachzushen, scheinen aber 32bit RAMs zu sein (=8 für 256bit)

[Snak84]

Ich liebe Verschwörungen :D ! . Aber langsam könnte ich mir sowas schon vorstellen :) .

[Quasar]

Das mit den RAMs sagt glaube ich nicht so viel aus. Das Thema hatten wir schonmal in Bezug auf die GF4 und laut dem Ergebnis hätte diese auch ein 256Bit Interface haben müssen...wenn ich mich recht erinnere (Demirug? Weißt du noch, was genau da war?)

[Demirug]

Bei der GF4/R300 war das aber etwas anders. Dort sind 4 vorne und 4 hinten damit können sich jeweils 2 Chips die Signalleitungen teilen. Beim Parhelia sind es ja 8 chips auf einer Seite was getrennte Bahnen voraussetzt. Und wenn man eh schon die Bahnen auf der Platine hat wird es wohl auch ein 256 bit Interface sein.

[Axel]

Ich habe den Eindruck, daß die Matroxkarte mit angezogener Handbremse fährt. Das liegt aber hoffentlich an den unfertigen Treiber für den 3D-Spielebereich.
Die in einem anderen Thread geäußerte Spekulation, daß der AGP-Transfer noch nicht optimal funktioniert, halte ich für wahrscheinlicher. Ein 256-bit Speicherinterface anzukündigen und ein 128-er zu nutzen klingt nicht nach Matrox und würde selbst bei den eingefleischten Anhängern nicht akzeptiert werden. Und das kann sich Matrox bestimmt nicht leisten.

Gruß Axel

[ow]

Originally posted by Stefan Payne


Hab gerade keine Lust nachzushen, scheinen aber 32bit RAMs zu sein (=8 für 256bit)

Fauler Sack;)

Hast aber recht:

http://www.infineon.com/cgi/ecrm.dll/ecrm/scripts/prod_ov.jsp?oid=13531&cat_oid=-8007

[nocturne]

Originally posted by Exxtreme
Dieser "Memory Bandwith Test" scheint mächtig unbrauchbar zu sein.


Carmack kommt beim Doom3-Bandbreiten-Stresstest aber zum gleichen Ergebnis: gerade bei extremen Bandbreiten-Anforderungen bricht die Parhelia stärker ein als die Konkurrenz.

Originally posted by Exxtreme
Beim Parhelia glaube ich, daß da noch viel mehr geht mit besseren Treibern.


Selbst Matrox-Mitarbeiter Haig schätzt nur noch bis zu 10% Steigerungskapazität in den Treibern. Da ist mehr schiefgelaufen als nur in den Treibern.

[aths]

Originally posted by nocturne
Selbst Matrox-Mitarbeiter Haig schätzt nur noch bis zu 10% Steigerungskapazität in den Treibern. Da ist mehr schiefgelaufen als nur in den Treibern. Du hast einen komischen Umgang mit offiziellen oder nicht offiiellen Matrox-Statements. Manchmal tust du sowas als Propaganda ab, manchmal wiederholst du es gebetsmühlenartig.

Wollen wir doch mal sehen, ob Haig nicht ein wenig zu konservativ geschätzt hat. Übrigens ist gerüchteweise (hehe) ein OC-Potenzial von ca. 10% vorhanden, was insgesamt schon ca. 20% Mehrleistung wären.

Die Rohperformance (also ohne FAA) interessiert bei Parhelia eh keinen.

[Leonidas]

Originally posted by Demirug
Das ganze liesse sich aber leicht mit hoher wahrscheinlichkeit feststellen wenn man die typenbezeichung und Hersteller der RAM Chips hätte.




Wie das? Den RAMs ist es doch egal, ob sie an einem 256bittigen oder 128bittigen Interface betrieben werden, oder?

[Xmas]

Originally posted by Leonidas
Wie das? Den RAMs ist es doch egal, ob sie an einem 256bittigen oder 128bittigen Interface betrieben werden, oder?
Weil üblicherweise Busbreite = Anzahl RAM-Chips * Datenleitungen pro Chip ist.
Es sei denn jeweils zwei Chips (Vorderseite/Rückseite) teilen sich die Leitungen.

[zeckensack]

Man müsste dem ganzen zumindest mit 2D-Benchmarks auf die Schliche kommen können, oder?

Einfache Fenster-zu-Fenster Blits im Graka-RAM kann man doch garnicht treiberseitig vermurksen.

Gibt's da irgendwas in der Kiste mit der Aufschrift "Zehn Jahre alte Benchmarks"? ;)

[nocturne]

Originally posted by zeckensack
Man müsste dem ganzen zumindest mit 2D-Benchmarks auf die Schliche kommen können, oder?

Einfache Fenster-zu-Fenster Blits im Graka-RAM kann man doch garnicht treiberseitig vermurksen.

Gibt's da irgendwas in der Kiste mit der Aufschrift "Zehn Jahre alte Benchmarks"? ;)

Nur mal angenommen, die Bandbreitenschwäche liegt nicht direkt am Speicherinterface, sondern z.B. an zu klein bemessenen Caches. Welchen Einfluss hätte dies dann auf die von Dir erwähnten BitBlit-Benches?

[zeckensack]

Originally posted by nocturne


Nur mal angenommen, die Bandbreitenschwäche liegt nicht direkt am Speicherinterface, sondern z.B. an zu klein bemessenen Caches. Welchen Einfluss hätte dies dann auf die von Dir erwähnten BitBlit-Benches? IMO hätte das überhaupt keinen Einfluß.

Im Gegensatz zu Texturen kann man für Blits Caches IMO überhaupt nicht gebrauchen. Texturen brauchen wahlfreien Zugriff, und oft reicht es eben, nur einen Teil davon vorliegen zu haben (nur ein oder zwei Mip-Stufen, davon dann wieder nur ein paar Zeilen ...). Caches lassen sich hier effektiv anwenden.

Wenn aber ein großer VidRAM-to-VidRAM Blit ansteht, sagen wir mal, eine 640x480 große Region (Fenster) in 32 bit Farbtiefe, dürfte das
1)Caches sowieso überfordern (über 1MB, die komplett kopiert werden wollen)
2)Würden Caches keine beschleunigende Wirkung haben, weil sowohl Lese- als auch Schreibzugriffe mehr oder weniger linear ablaufen (sich also gut 'bursten' lassen)

Deswegen fände ich es sehr aufschlußreich, irgendeinen Blit-Benchmark zu finden, der direkt im Graka-RAM Kopieroperationen ausführt und am Ende eine Bandbreitenangabe ausspuckt.

[ow]

Originally posted by zeckensack


Deswegen fände ich es sehr aufschlußreich, irgendeinen Blit-Benchmark zu finden, der direkt im Graka-RAM Kopieroperationen ausführt und am Ende eine Bandbreitenangabe ausspuckt.

Nimm den DDSpeed 2.01, der blittet allerdings nur Vollbild.

[bambo]

Ist nicht letztlich egal, warum der Parhelia so schlecht performt? Ob es an den Caches oder am vermurksten Interface liegt, kann uns doch egal sein.

[StefanV]

Originally posted by bambo
Ist nicht letztlich egal, warum der Parhelia so schlecht performt? Ob es an den Caches oder am vermurksten Interface liegt, kann uns doch egal sein.

Kann schon, nur wollen wir wissen, WAS Matrox vermurkst hat, deswegen ist es nicht egal...

[bambo]

Originally posted by Stefan Payne

Kann schon, nur wollen wir wissen, WAS Matrox vermurkst hat, deswegen ist es nicht egal...

Na wenn Du dann ruhiger schlafen kannst... ;)

[zeckensack]

Originally posted by bambo


Na wenn Du dann ruhiger schlafen kannst... ;) Also mir zumindest geht's hier garnicht um Schlaf.
Ich habe sozusagen ein rein wissenschaftliches Interesse daran, ob Matrox jetzt ein funktionierendes 256bit-Interface hat oder eben nicht :)

[Frank]

Der Karte fehlst an Füllrate. Meine Meinung. Guggd euch ne G550 an und deren Profit der 2. TMU pr Pipe. Und dann gugg ich mir Parhelia an mit 4 Pipes und 220Mhz und weiss, warum er das bringt, was er bringt. Punkt.

Gewisse Leistungsaspekte sind oki wie FAA und so und auch andere Sachen, was die Karte zu einem (für gewisse Ansprüche) denk ich doch interessante Objekt macht. Ende.

[nocturne]

Originally posted by Frank

Der Karte fehlst an Füllrate

Nicht nur das, sondern interessanterweise fehlt es der Parhelia eben auch an Bandbreite. Wenn man den Parhelia speziellen Bandbreiten-Stresstests unterzieht, dann bricht er stärker ein als die Konkurrenz. Das wird mit der Unreal-Engine ebenso bestätigt wie von John Carmack.

[Quasar]

Originally posted by Frank
Der Karte fehlst an Füllrate. Meine Meinung. Guggd euch ne G550 an und deren Profit der 2. TMU pr Pipe. Und dann gugg ich mir Parhelia an mit 4 Pipes und 220Mhz und weiss, warum er das bringt, was er bringt.

Hm, Füllrate könnte sie sicherlich noch mehr vertragen, aber der Vergleich mit der G550 hinkt doch gewaltig, imho.

4 Pipes und 220MHz sind grob vergleichbar mit einer Ti4200 oder Radeon8500LE, deren Leistungen oft genug nicht erreicht werden.


@Leo/Parhelia-Besitzer:
Könntest du den Blit-Test nochmal durchführen? Fänd's interessant zu sehen, was dabei rauskommt

[MadManniMan]

Originally posted by bambo
Ist nicht letztlich egal, warum der Parhelia so schlecht performt? Ob es an den Caches oder am vermurksten Interface liegt, kann uns doch egal sein.

nope, denn wenns ne 128er anbindung is, können wir noch auf die 256mb-variante hoffen :)

[bambo]

Originally posted by MadManniMan

nope, denn wenns ne 128er anbindung is, können wir noch auf die 256mb-variante hoffen :)

Willst Du damit sagen, dass Matrox lügen, wenn sie die Karte "256-bit DDR memory interface" anpreisen?

Ich denke, die Frage ob 128 oder 256 bit, können wir abhaken. Die Frage wäre also nur noch, was Matrox vermurkst hat, und das halte ich für reichlich uninteressant. ;)

[MadManniMan]

hey, wie wärs denn mit dem matroxatorXP? - unleashing performance and bandwith :zunge:

[Radeonator]

Momende mal, 256Bit Anbindung heisst doch eigentlich, das jeder Baustein diesen Kanal von 256Bit nutzen können muss, sonst wäre es ja Schwachsinn, oder???Also müsste auch jeder Baustein mit 256Bit angebunden sein und nicht zusammen addiert werden, um auf eine Datenbusbreite von 256Bit zu kommen.Steht auf der infinion seite net was von 128Bit???

*grübel...*amkopfkratz...;)

[Quasar]

Erneute Spekulation:

Vielleicht haben sie ja nur ihren 128Bit-DDR Dual-Bus mal ausmultipliziert, so daß bei gleichzeitigem Lese- und Schreibzugriff wirklich 256Bit DDR möglich sind, aber in eine Richtung eben nur 128Bit DDR übrigbleiben?

Wäre in Marketing-Ausdrücken nicht einmal eine Lüge und extrem geschickt gemacht!

BITTEEE an einen mit einer Parhelia, macht doch mal den Blt-Test, den oq empfohlen hat.

[ow]

oq? ;)

Hab Schnitzl mal um nen Test gebeten.

http://www.forum-3dcenter.org/vbulletin/showthread.php?s=&threadid=25527

[Quasar]

*ggg* Ich auch...per PM, sorry, für den vertipper, ow :)

[bambo]

Originally posted by Quasar
Erneute Spekulation:

Vielleicht haben sie ja nur ihren 128Bit-DDR Dual-Bus mal ausmultipliziert, so daß bei gleichzeitigem Lese- und Schreibzugriff wirklich 256Bit DDR möglich sind, aber in eine Richtung eben nur 128Bit DDR übrigbleiben?

Wäre in Marketing-Ausdrücken nicht einmal eine Lüge und extrem geschickt gemacht!

BITTEEE an einen mit einer Parhelia, macht doch mal den Blt-Test, den oq empfohlen hat.

Wenn das tatsächlich der Fall wäre, dann wäre das in der Tat eine besonders dreiste Marketing-Lüge von Matrox.

Ich frage mich allerdings, ob man das wirklich mit dem Blt-Test sicher herauskriegen würde. Was gäbe es sonst noch für Möglichkeiten, das herauszufinden?

[Xmas]

Originally posted by Radeonator
Momende mal, 256Bit Anbindung heisst doch eigentlich, das jeder Baustein diesen Kanal von 256Bit nutzen können muss, sonst wäre es ja Schwachsinn, oder???Also müsste auch jeder Baustein mit 256Bit angebunden sein und nicht zusammen addiert werden, um auf eine Datenbusbreite von 256Bit zu kommen.Steht auf der infinion seite net was von 128Bit???

*grübel...*amkopfkratz...;)
Meinst du mit "Baustein" hier die einzelnen RAM-Chips? Wenn ja, dann ist das falsch. Die einzelnen Chips haben meist eine 32Bit-Anbindung. Wieso sollte jeder mit 256Bit angebunden sein??