AMDs AM2

[Avalox]

Computerbase schreibt, dass der Inquirer schreibt, dass informierte Quellen sagen, dass aus AMDs M2 nun ein AM2 geworden ist.

Dank DDR2 Ram gibt AMD einer den Sockel 939 A64 X2 3800+ entsprechenden CPU 400 Punkte mehr, welche dann als AMD Athlon 64 X2 4200+ durchgeht und die kleinste DC CPU im AM2 Sockel stellt.
Ausserdem werden komische Sachen über ein HTT Dingsbums geschrieben.
Ich denke es ist eigentlich die Anbindung des Speichers gemeint.

http://www.theinquirer.net/?article=28367
http://www.computerbase.de/news/hardware/prozessoren/amd/2005/dezember/amd_die_zukunft_am2/

[Coda]

Fragwürdig, aber nicht unmöglich. Es ist kaum plausibel jetzt noch die ganzen Plastik-Formen für die fertigen M2 Sockel dahingehend zu ändern dass AM2 draufsteht.

Es ist der Referenztakt gemeint nicht der Hypertransport-Takt.

[BlackBirdSR]

Da bin ich ja gespannt, ob sich die zusätzlichen Punkte wirklich so bemerkbar machen.

Ich befürchte aber eher das Gegenteil.

[GloomY]

Ich vermute mal stark, dass das mit dem HTT Bullshit ist. Da ist schlicht der Speicherbus gemeint.

Der Referenztakt wird mit fast absoluter Sicherheit auch weiterhin bei 200 MHz bleiben.
Da bin ich ja gespannt, ob sich die zusätzlichen Punkte wirklich so bemerkbar machen.

Ich befürchte aber eher das Gegenteil.Das befürchte ich auch. :| Immerhin ist AMD nicht mehr unter Zugzwang, nachdem Intel zu einfachen Bezeichnungen übergegangen ist. Jetzt kann man die CPUs so nennen wie man lustig ist ;)

[StefanV]

Der Referenztakt wird mit fast absoluter Sicherheit auch weiterhin bei 200 MHz bleiben.
Es sei denn, man plant längerfristig und geht davon aus, das einem irgendwann zu lebzeiten des K8 die Multiplikatoren ausgehen könnten :)

PS: 200 * x = 333?? ;)

[Coda]

Multiplikatoren können nicht "ausgehen".

[BlackBirdSR]

Ich vermute mal stark, dass das mit dem HTT Bullshit ist. Da ist schlicht der Speicherbus gemeint.

Der Referenztakt wird mit fast absoluter Sicherheit auch weiterhin bei 200 MHz bleiben.


Da bin ich mir gar nicht so sicher.
Es ist schon lange immer wieder in Folien und Gerüchten die Rede davon, den CPU Takt aus einem externen 333MHz Takt zu generieren.
Das müsste dann wohl fast der Systemtakt sein.

Den erforderlichen HT-Takt kann man dann mit einem Multiplikator von 3x erreichen.

[Bokill]

Übrigens ... ist jemand die c`t Nr. 26 aufgefallen?

Da ist auf Seite c`t 26 2005 Seite 37 ff was über Opterons mit DDR2 Speicher

Is auch in dem Artikel "Der Sturm im Wasserglas. Sockeltod 939 (http://www.orthy.de/orthy/modules.php?name=News&file=article&sid=1505)" [orthy.de] beschrieben worden" aber offensichtlich ist das noch niemanden sonst aufgefallen ...

@BlackBirdSR das wäre doch mal ne Meldung als Link wert auf der 3DC News oder? Auch wenn`s schon 4 Tage alt ist ;)

[Botcruscher]

Hm wenn DDR2 667 eingestzt wird warum solte man nicht auf 333Mhz gehn. :confused:

Stellt sich die Frage wo die neue Basis liegen wird.

[Bokill]

Hm wenn DDR2 667 eingestzt wird warum solte man nicht auf 333Mhz gehn. :confused:

Stellt sich die Frage wo die neue Basis liegen wird. Was dagegen spricht sind möglicherweise die Chipsätze. Die können ganz sicher alle den Referenztakt 200 MHz. Bei 333 MHZ muss das nicht mehr sein.

Da der Speicherteiler/Multiplikator in der CPU selber ist, ist es technisch sauberer dort einen neuen Multi zu basteln für die richtigen Teilerverhätnisse bei DDR2, als dass man Gefahr läuft ältere Chipsätze nicht mehr nutzen zu können.

An der Anzahl der Multiplilatoren kann es kaum liegen, die liegen irgendwo bei 24, oder 25 und das reicht an die 5 GHz Grenze ran. Um einen höheren HyperTransporttakt zu bekomen langt es also locker aus.

Natürlich kann das mit einem höheren Referenztakt stimmen, muss aber nicht.
333 MHz Speicherbustakt klingen ja richtig. Das macht bei einem DDR Speicherbus 666 MHz Symbolratentakt. Bei PC2 5300 kann man ziemlich sicher davon ausgegehn, dass der auch den Lösungen mit PC 3200 überlegen ist, vor allem bei Dual-Core.

MFG Bobo(2005)

[StefanV]

Was dagegen spricht sind möglicherweise die Chipsätze. Die können ganz sicher alle den Referenztakt 200 MHz. Bei 333 MHZ muss das nicht mehr sein.
Momentmal:

Haben nicht einige Hersteller explizit Chipsätze für den M2 vorgestellt??

VIa z.B. dem K8T900.

[up¦²]

Hier noch mal der link zum VIA K8T900 und M2 mit DDR2 667!
http://myuni.yesky.com/myhard/mainboard/257/2195757.shtml
==> http://babelfish.altavista.com/ :wink:

[GloomY]

Es sei denn, man plant längerfristig und geht davon aus, das einem irgendwann zu lebzeiten des K8 die Multiplikatoren ausgehen könnten :)

PS: 200 * x = 333?? ;)Das glaube ich eher nicht:

http://www.3dcenter.org/artikel/2003/07-02_a.php
Der vorgelinkte Artikel seitens Ace´s Hardware sagte hier im übrigen aus, daß jener mit "FID" bezeichnete Multiplikator-Codename Werte von 0 bis 31 zuläßt, was Multiplikatoren von x4 bis x20 und damit CPU-Takte von 800 MHz bis 4000 MHz ergeben kann. Laut einem weiteren AMD-PDF (Seite 297/298) hat AMD sogar schon Multiplikatoren bis x25 definiert, was CPU-Takte bis 5000 MHz ermöglicht.
Da bin ich mir gar nicht so sicher.
Es ist schon lange immer wieder in Folien und Gerüchten die Rede davon, den CPU Takt aus einem externen 333MHz Takt zu generieren.
Das müsste dann wohl fast der Systemtakt sein.

Den erforderlichen HT-Takt kann man dann mit einem Multiplikator von 3x erreichen.Nein, nicht alle Takte. (S.U.)
Hm wenn DDR2 667 eingestzt wird warum solte man nicht auf 333Mhz gehn. :confused: Wegen Hypertransport. Alle HT Geräte müssen nach dem Anschalten laut Spezifikation die HT-Links mit 200 MHz betreiben. Die Link-Breite ist dann auch auf 1 festgelegt, weil 200 MHz und 1x das mindeste ist, was alle HT-Geräte unterstützen. Man weiss ja nach dem Anschalten noch gar nicht, welche anderen Geräte am Link hängen und wie viel Takt diese vertragen oder wie viele Lanes diese besitzen. Da kann man nicht gleich Vollgas geben ;)

Das "Aushandeln" der eigentlichen Betriebsfrequenz und der Link-Breite geschieht erst später.

Das ist der Grund, warum ich nicht glaube, dass sich der Referenztakt von 200 MHz ändern wird.

[][immy]

ich denke mal man wird den HT takt synchron zum kleinsten DDR2 speichertakt laufen lassen. D.h. ich glaube 533 ist doch der kleinste DDR 2 speichertakt, würde also bedeuten das man auf 266 Mhz HT gehen würde
vielleicht auch direkt auf 333 Mhz.
auf jeden fall werden die wohl den "fsb" erhöhen, da es auch in einer höheren pro megaherz leistung resultieren würde und die + 400 Punkte erklären würde.

ob es im endeffekt wirklich ein würdiges PR wäre, ist dann natürlich eine andere frage. aber mit dem Athlon 64 hat AMD ja beim PR viel korregiert bzw war sogar schneller als die intels.

[BlackBirdSR]

[immy']
auf jeden fall werden die wohl den "fsb" erhöhen, da es auch in einer höheren pro megaherz leistung resultieren würde und die + 400 Punkte erklären würde.

ob es im endeffekt wirklich ein würdiges PR wäre, ist dann natürlich eine andere frage. aber mit dem Athlon 64 hat AMD ja beim PR viel korregiert bzw war sogar schneller als die intels.

Den FSB gibt es nicht mehr ausserhalb der CPU. Ergo kann man ihn auch nicht erhöhen oder senken.
Den Systemtakt zu verändern bringt gar keine Performance.
Ebensowenig wie der HT-Takt Performance für Standard-Applikationen bringt.

Die Pro/Mhz Leistung erhöht sich (wenn überhaupt bei DDR2) nur durch den höheren Speichertakt.

[kelo]

Der Referenztakt hat mit dem HTT-Takt und dem Speichertakt direkt nichts zu tun. Eher inidrekt.

[Gandharva]

das hatten wir doch alles schon mal: http://www.forum-3dcenter.org/vbulletin/showthread.php?t=250848

AMD has confirmed on the Socket M2 design and will be unveiling the Socket M2 processors in Q2 2006. Single-core Athlon 64/FX "Orleans" and Dual-core Athlon 64 X2 "Windsor" will be based on 90nm processor technology and will support DDR-II 667 memory bus, bi-directional 1GHz HT bus, Presidio Security as well Pacifica Virtualization. The Athlon 64 X2 5000+ is based on Socket "Windsor" core and is clocked at 2.667GHz (8.0 x 333.3MHz) and contains 2 x 1MB L2.

[Avalox]

Der Referenztakt hat mit dem HTT-Takt und dem Speichertakt direkt nichts zu tun. Eher inidrekt.

Was soll denn dieses extra T am Ende von Hyper Transport?
HTT wird wohl eher Intels Hyper Threading Technologie sein.

[Gipsel]

das hatten wir doch alles schon mal: http://www.forum-3dcenter.org/vbulletin/showthread.php?t=250848

AMD has confirmed on the Socket M2 design and will be unveiling the Socket M2 processors in Q2 2006. Single-core Athlon 64/FX "Orleans" and Dual-core Athlon 64 X2 "Windsor" will be based on 90nm processor technology and will support DDR-II 667 memory bus, bi-directional 1GHz HT bus, Presidio Security as well Pacifica Virtualization. The Athlon 64 X2 5000+ is based on Socket "Windsor" core and is clocked at 2.667GHz (8.0 x 333.3MHz) and contains 2 x 1MB L2.Und schon damals wurden begründete Zweifel angemeldet, da das keine offizielle Meldung war, sondern mehr oder weniger nur die Interpretation der vr-zone News-Redakteure eines Forumpostings bei hkepc.
Die für mich wahrscheinlichste Erklärung ist ein Takt von 2.60GHz (13*200) und ein Speicherteiler von 8, der dann DDR2-650 ergibt.

[Coda]

Hm ich denke auch eher dass die 333Mhz Referenztakt stimmen, gerade weil es sonst zu solchen Speicherteilern kommt die nicht die volle Performance bieten.

[Gipsel]

Hm ich denke auch eher dass die 333Mhz Referenztakt stimmen, gerade weil es sonst zu solchen Speicherteilern kommt die nicht die volle Performance bieten.
Das hatten (haben) wir doch mit DDR333 auch.
Die Aternative wäre 200MHz Referenztakt für HT (das schreibt die HT2.0-Spezifikation so vor) und zusätzlich ein 333MHz-Takt für die CPU (oder AMD baut "krumme" Teiler ein, z.B. 40/3 für 2.667GHz, ziemlich abwegig).
Der zusätzliche 333MHz Takt bringt dann aber das Problem, daß die HT-links asynchron zum Prozessor laufen würden. Das glaube ich eher auch nicht.
Außerdem hätte man dann mit DDR2-800 das gleiche Problem wieder. Für halbwegs wahrscheinlich halte ich aber, daß AMD "halbe Teiler" zuläßt, so daß z.B. die 2.6GHz-Variante mit vollen DDR2-800 laufen kann. Da paßt dann nämlich wieder alles, genau wie mit DDR400 (daß hat AMD ja anfangs nicht offiziell unterstützt, da gab es mit DDR333 fast immer nicht den vollen Speichertakt).

Edit:
Oder man erzeugt die 333MHz nur intern (auf dem Die) aus den globalen 200MHz Referenztakt. Das muß nämlich phasenstabil zu den 200MHz sein, dann kann man mit einem entsprechenden FIFO-Puffer mit nur wenigen Takten Penalty von einer Frequenzdömane zur anderen Daten schaufeln.
Insgesamt würde sich dann daß Taktschema etwas ändern.
Zum Vergleich, jetzt:
HT = ref * HT-multi
CPU = ref * CPU-multi
Mem = CPU / Mem-teiler

Eventuell mit M2:
HT = ref * HT-multi
Mem = ref * Mem-multi
CPU = Mem * CPU-multi

Der Referenztakt ref wäre in allen Fällen 200MHz (wird wie gesagt durch die HT-Spezifikation gefordert), der neue Speicher-Multi könnte dann auch "krumme" Werte annehmen (bei niedrigen Frequenzen sind die etwas einfacher zu bauen als bei hohen). Für DDR2-533 sind es 4/3, bei DDR2-667 5/3 und für DDR2-800 ganz einfach 2 (6/3).
Nachteil wäre wohl eine minmal erhöhte Latenz bei Zugriffen über die HT-links, Vorteil die bessere Entkopplung von CPU-Takt und Speichertakt.

[Gandharva]

warum sollte man den ht-bus nicht einfach abkoppeln vom referenztakt? dessen geschwindigkeit ist doch eigendlich sowieso völlig irrelevant für die performance. ob 200mhz oder 1000mhz macht doch keinen unterschied.

[Spasstiger]

Das hatten (haben) wir doch mit DDR333 auch.
Die Aternative wäre 200MHz Referenztakt für HT (das schreibt die HT2.0-Spezifikation so vor) und zusätzlich ein 333MHz-Takt für die CPU (oder AMD baut "krumme" Teiler ein, z.B. 40/3 für 2.667GHz, ziemlich abwegig).
Der zusätzliche 333MHz Takt bringt dann aber das Problem, daß die HT-links asynchron zum Prozessor laufen würden. Das glaube ich eher auch nicht.
Außerdem hätte man dann mit DDR2-800 das gleiche Problem wieder. Für halbwegs wahrscheinlich halte ich aber, daß AMD "halbe Teiler" zuläßt, so daß z.B. die 2.6GHz-Variante mit vollen DDR2-800 laufen kann. Da paßt dann nämlich wieder alles, genau wie mit DDR400 (daß hat AMD ja anfangs nicht offiziell unterstützt, da gab es mit DDR333 fast immer nicht den vollen Speichertakt).

Das frage ich mich auch.
Es wird ja mit Sicherheit eine CPU mit 2,33 GHz kommen, das würde bei DDR-2-667 einen Speicherteiler von 7 entsprechen. Nur mit welchem Multi bringt man 200 MHz Referenztakt auf 2,33 GHz?

[Coda]

Das hatten (haben) wir doch mit DDR333 auch.Der bisherige K8 ist für DDR400 ausgelegt, DDR333 ist nur ein "Fallback"

Die Aternative wäre 200MHz Referenztakt für HT (das schreibt die HT2.0-Spezifikation so vor) und zusätzlich ein 333MHz-Takt für die CPU (oder AMD baut "krumme" Teiler ein, z.B. 40/3 für 2.667GHz, ziemlich abwegig).Wozu denn? 3x333Mhz ist doch wieder 1000Mhz HT und selbst 1,33Ghz wäre kein Problem.

Nur mit welchem Multi bringt man 200 MHz Referenztakt auf 2,33 GHz?Eben. Das Ding wird 333Mhz Reftakt haben, das ist so gut wie sicher.

[Madkiller]

Da bin ich ja gespannt, ob sich die zusätzlichen Punkte wirklich so bemerkbar machen.

Ich befürchte aber eher das Gegenteil.
Ich denke schon, daß das hinkommen könnte. =)

Gerade bei den X2 CPUs...
Ist natürlich alles eine Frage der Timings, solange die Unterschiede dort aber nur moderat sind (z.B. 2,5-3-3-8 DDR1 auf 3-4-4-10 DDR2) sollte dir Vorteil IMO schon überwiegen.

Klar, ist jetzt von mir nur ein Schuß ins Blaue, aber ich schätze, daß bei den meisten Anwendungen die etwa 10%ige Erhöhung des Ratings mehr als angebracht sein wird. :)

[Gandharva]

Gerade bei den X2 CPUs...
Ist natürlich alles eine Frage der Timings, solange die Unterschiede dort aber nur moderat sind (z.B. 2,5-3-3-8 DDR1 auf 3-4-4-10 DDR2) sollte dir Vorteil IMO schon überwiegen.

3-4-4-10 DDR2 entspricht besseren timings als 2,5-3-3-8 DDR1.

[Bokill]

warum sollte man den ht-bus nicht einfach abkoppeln vom referenztakt? dessen geschwindigkeit ist doch eigendlich sowieso völlig irrelevant für die performance. ob 200mhz oder 1000mhz macht doch keinen unterschied. ??? HyperTransport Abkoppeln von Referenztakt ??? Wie das ???

Du hast schon Recht, von der Geschwindigkeit dürfte es 0 Unterschied machen, ob nun 333 MHz die Bemessungsbasis sind (Neue Taktreferenz), oder 200 MHz Bemessungsbasis (AlteTaktreferenz).

Um 1 GHz HTr-Link zu bekommen ist der HTr-Multi bei 333 MHz auf 3x gestellt, bei 200 MHz auf 5x. Das stimmt schon.

Bei 333 MHz Refernztakt machen aber vermutlich die derzeitigen HTr Chips nicht mit, die bleiben dann bei 200 MHz und nehmen vermutlich einen anderen Multi, um dann die richtige HyperTransportlinkgeschwindigkeit zu machen ... so liest sich das jedenfalls in der Theorie in den Datenblättern.
Das zeigt, wie wichtig ein korrekt programmiertes BIOS ist, denn dort werden ja die Anweisungen zum richtigen Takt umgesetzt und weitervermittelt.

An sich glaube ich immer noch, dass es bei 200 MHz Referenztakt bleibt, und vermute dass vielfach der Speicherbus verwechselt wird mit dem HTr-Referenztakt. 333 MHZ bedeuten nun mal auch Sack voll möglicher Kompatibelitätsprobleme, ohne dass dabei eine echte technische Verbesserung dabei rumkommt.

Für die weiterentwicklte HTX Steckkartennorm (HyperTransport als Norm für Steckverbindungen) ist ein höherer Referenztakt auch eher "suboptimal".

MFG Bobo(2005)

[Madkiller]

3-4-4-10 DDR2 entspricht besseren timings als 2,5-3-3-8 DDR1.
Inwiefern?
Quellen? :)

[ädit]
Oder meinst du etwa die Zugriffszeit von CPU auf RAM?
Das ist klar.

[Spasstiger]

3-4-4-10 DDR2 entspricht besseren timings als 2,5-3-3-8 DDR1.

Jupp, zumindest bei DDR2-667.
Standard-DDR2-667-Speicher hat CL4.

[Gandharva]

??? HyperTransport Abkoppeln von Referenztakt ??? Wie das ??? k.a. ob das technisch umsetzbar wäre. war nur eine vermutung. aber um auf 2,33ghz zu kommen kann es sich doch eigendlich nur um 333mhz referenztakt handeln.
Inwiefern?
Quellen? :)da gehts los: http://www.forum-3dcenter.org/vbulletin/showthread.php?p=3524916#post3524916

[Coda]

Inwiefern?
Quellen? :)Rechnen:

2,5 Takte / 200Mhz = 12,5ns
3 Takte / 200Mhz = 15ns

3 Takte / 333Mhz = 9ns
4 Takte / 333Mhz = 12ns

[Bokill]

Eben. Das Ding wird 333Mhz Reftakt haben, das ist so gut wie sicher. Klar gutes Argument. Aber bislang war es so, dass der Speichertakt sich in glatten Teilerverhältnissen dem CPU Takt anpassen musste ...

Wenn das nun bei dem Speichertakt nun starr bleibt:

PC2 3200 mit 400 MHz SymboldatenTakt (physikalisch 200 MHz).
...
PC2 5300 mit 666 MHz SymboldatenTakt (physikalisch 333 MHz).
PC2 6400 mit 800 MHz SymboldatenTakt (physikalisch 400 MHz).

hmmm ... dann wird der CPU Takt krumm hmmm ...

Wie macht man einen "krummen" CPU Takt? hmmm ... bei einem 200 MHz HTr-Refernztakt so nicht machbar ... hmmm

könnte doch was an einem Referenztakt von 333 MHz etwas dran sein, :|

[Gipsel]

Oh, Mann, da ist ja ganz schön was geschrieben worden, während ich mein Posting oben editierte.
warum sollte man den ht-bus nicht einfach abkoppeln vom referenztakt? dessen geschwindigkeit ist doch eigendlich sowieso völlig irrelevant für die performance. ob 200mhz oder 1000mhz macht doch keinen unterschied.
Die HT-Spezifikation schreibt nunmal vor, das alle HT-Geräte im System (CPUs mit den integrierten links und die Chipsätze) mit einem (dem gleichen) 200MHz Referenztakt zu versorgen sind. Wie sollte die Datenübertragung sonst synchronisiert werden? Man benötigt also irgendeinen Referenztakt und der ist nunmal auf 200MHz festgelegt.
Der bisherige K8 ist für DDR400 ausgelegt, DDR333 ist nur ein "Fallback"

Wozu denn? 3x333Mhz ist doch wieder 1000Mhz HT und selbst 1,33Ghz wäre kein Problem.

Eben. Das Ding wird 333Mhz Reftakt haben, das ist so gut wie sicher.
Nun ja, die ersten Opterons und A64 waren offiziell nur für DDR333 freigegeben, DDR400 folgte erst später.
Daß 3*333MHz 1GHz ist, weiß ich auch. Das Problem ist aber, daß HyperTransport verschiedene Link-Breiten und Geschwindigkeiten unterstützt. Wie soll ein HT-Gerät beim Einschalten wissen, was für ein Gerät am anderen Ende des Links hängt?
Dafür gibt es natürlich eine Spezifikation, die sagt, was zu machen ist. Die besagt folgendes:
Jedes HT-Gerät MUSS eine Geschwindigkeit von 200MHz (HT-multi von 1) und eine Linkbreite von 2 Bit unterstützen. Sobald diese Leitungen verdrahtet sind, können beliebige HT-Geräte miteinander kommunizieren. Die teilen sich dann mal als erstes mit, was sie denn alles mehr können als 2Bit und 200MHz. Bei CPUs ist das eine Linkbreite von maximal 16Bit Up- und 16Bit Downstream sowie Unterstützung für die Multiplikatoren von 2, 3, 4 und 5. Das angeschlossene Gerät muß gar nichts davon unterstützen, kann es aber. Die beiden verständigen sich dann auf eine Kombination, die von beiden Seiten unterstützt wird und dann wird umgeschaltet (Linkbreite und HT-Multi).
Dieses Verfahren ist in der HT2.0 Spezifikation festgeschrieben und daran wird sich auch so schnell nichts ändern. Du siehst also, wir brauchen den 200MHz Referenztakt, wenn nicht die komplette HT-Infrastruktur über den Haufen geworfen werden soll. Außerdem wäre dann schon längst eine neue Spezifikation aufgetaucht.
In der aktuellen Spezifikation sind HT-Multis von 1 bis 7 definiert (200MHz bis 1.4GHz HT-Takt). Und immer schön in 200MHz Schritten. Daran werden sich die Chipsatz-Hersteller schon halten. Wozu sind die Spezifikationen sonst da?

[Madkiller]

Rechnen:

2,5 Takte / 200Mhz = 12,5ns
3 Takte / 200Mhz = 15ns

3 Takte / 333Mhz = 9ns
4 Takte / 333Mhz = 12ns
Missverständnisse verboten?
Das die absoluten Latenzen (im dem Kontext waren "Timings" für mich einfach unüblich - deswegen das Missverständniss) niedriger sind, war mir auch klar (siehe ädit vom letzten Post).
Ändert also nichts an meiner Vermutung von vorhin.

[Coda]

Die CPUs werden nur 333Mhz Speicher unterstützen, wenn DDR2-800 eingeführt wird wird man auf 400Mhz erhöhen oder auf 200Mhz zurückgehen.

Nun ja, die ersten Opterons und A64 waren offiziell nur für DDR333 freigegeben, DDR400 folgte erst später.Das ist nicht wahr.

edes HT-Gerät MUSS eine Geschwindigkeit von 200MHz (HT-multi von 1) und eine Linkbreite von 2 Bit unterstützen.Das ist ein guter Punkt, das hab ich nicht bedacht.

Fraglich ist 200Mhz Referenztakt für die CPU trotzdem, evtl. machen sie wirklich 2 draus. Soweit ich weiß sind die ungeraden Taktraten schon bekannt, die lassen sich wohl kaum aus 200Mhz Referenztakt generieren.

[Gandharva]

Die HT-Spezifikation schreibt nunmal vor, das alle HT-Geräte im System (CPUs mit den integrierten links und die Chipsätze) mit einem (dem gleichen) 200MHz Referenztakt zu versorgen sind. Wie sollte die Datenübertragung sonst synchronisiert werden? Man benötigt also irgendeinen Referenztakt und der ist nunmal auf 200MHz festgelegt.ah, ok, dann wird man wohl auf den multi 3 zurückgreifen um 1000mhz zu erreichen.
/edit
evtl. hat man die speccs geändert. müssen ja sowieso neue chipsätze her für den (A)M2....

[Gipsel]

Die CPUs werden nur 333Mhz Speicher unterstützen, wenn DDR2-800 eingeführt wird wird man auf 400Mhz erhöhen oder auf 200Mhz zurückgehen.
Da wäre AMD aber schlecht beraten, für jeden Speichertakt verschiedene Prozessoren oder Chipsäte oder was auch immer zu verlangen. Die Flexibilität, mit einem Board und einem Prozessor verschiedene Speichertakte zu fahren, wird definitiv erhalten bleiben.
Zitat von Gipsel: DDR400 folgte erst später
Das ist nicht wahr.
Doch. DDR400 wurde erst seit Revision C0 unterstützt. Die erste käuflich erwerbbare Revision B3 konnte offiziell nur DDR333.
Fraglich ist 200Mhz Referenztakt für die CPU trotzdem, evtl. machen sie wirklich 2 draus. Soweit ich weiß sind die ungeraden Taktraten schon bekannt, die lassen sich wohl kaum aus 200Mhz Referenztakt generieren.
Hast Du mein editiertes Posting (#21) oben gelesen? Die Änderung ist wahrscheinlich ein wenig untergegangen bei dem Betrieb hier.

[Coda]

Da wäre AMD aber schlecht beraten, für jeden Speichertakt verschiedene Prozessoren oder Chipsäte oder was auch immer zu verlangen. Die Flexibilität, mit einem Board und einem Prozessor verschiedene Speichertakte zu fahren, wird definitiv erhalten bleiben.Natürlich, aber den Haupt-Speicherstandard sollte man immer mit maximalem möglichem Takt unterstützen.

Doch. DDR400 wurde erst seit Revision C0 unterstützt. Die erste käuflich erwerbbare Revision B3 konnte offiziell nur DDR333.Es gab keine B3-A64. Beim Opteron hast du recht ;)

Hast Du mein editiertes Posting (#21) oben gelesen? Die Änderung ist wahrscheinlich ein wenig untergegangen bei dem Betrieb hier.Jetzt schon, ja.

[Gipsel]

ah, ok, dann wird man wohl auf den multi 3 zurückgreifen um 1000mhz zu erreichen.
/edit
evtl. hat man die speccs geändert. müssen ja sowieso neue chipsätze her für den (A)M2....
Eben nicht. Die Specs mit dem Referenztakt von 200MHz sind aktuell (und keine Änderungen in Sicht).
Und neue Chipsätze braucht man angeblich auch nicht. Die Chipsatz- und Mainboardhersteller werden die Situation nur nutzen um neue Features zu integrieren (und bei den Kunden etwas mehr Geld abzufassen). Auf dem AsRock Dual-SataII soll der Uli-Chipsatz auch mit dem M2 klarkommen (die Upgradekarte enthält keinen zusätzlichen Chipsatz).

[Bokill]

... [war alles gut und richtig :) ]
...
Dieses Verfahren ist in der HT2.0 Spezifikation festgeschrieben und daran wird sich auch so schnell nichts ändern. Du siehst also, wir brauchen den 200MHz Referenztakt, wenn nicht die komplette HT-Infrastruktur über den Haufen geworfen werden soll. Außerdem wäre dann schon längst eine neue Spezifikation aufgetaucht.
In der aktuellen Spezifikation sind HT-Multis von 1 bis 7 definiert (200MHz bis 1.4GHz HT-Takt). Und immer schön in 200MHz Schritten. Daran werden sich die Chipsatz-Hersteller schon halten. Wozu sind die Spezifikationen sonst da? Was ich mir vorstellen kann, ist folgendes:

Ein Gespräch unter HyperTransportdevices
Teilnehmer: BIOS, CPU (Host), Tunnel etwas älter (AGP Tunnel AMD 8151), Cave (Endglied einer HyperTransportkette NVIDIA 2200).

Natürlich bleibt es in der Startphase bei 200 MHz Referenztakt. Und wenn die HTr Devices nicht mehr als 200 MHz Takt händeln können, dann bleibt es auch dabei.

Bei einem Standard mit 333 MHz Referenztakt, gilt die alte Norm nach wie vor. Sobald ein HTr Chip sagt: "333 MHz Referenztakt? Nö kenne ich nicht, mache ich nicht! (AMD 8151)", "Nö kenne ich auch nicht (NVIDIA 2200)".
Dann meckert zwar die CPU der Host (K8): "Oooch menno. Hey dann muss ich meine anderen Teiler nehmen (die Fallbacklösung um kompatibel zu sein), und bekomme nicht den Maximaltakt! :(".
Dann sagen die anderen HTr-Devices zum Prozessor (Host): " Ja mach mal, nimm deine Fallbackteiler, ohne uns nützt dir dein Supi Takt auch nichts :tongue: ".

Sagt das BIOS dann; "OK dann kram ich meine alternative Fallbacklösung raus :rolleyes: ... Kinder", damit alles funktioniert. Dafür bekommt dann die CPU nicht den maximalen Takt, der nur mit einem Standard bei 333 MHz HT-Refernztakt möglich ist.

Bei topaktuellen HTr-Chips die auch einen HTr-Referenztakt von 333 MHz beherrrschen sieht das dann anders aus:
Das Bios bekommt mit, dass alle bei 200 MHz Startphase sagen: "333 MHz Referenztakt? klaro kann ich!", sagt der toppaktuelle HyperTransportunnel. " Klaro kann ich auch!", sagt der toppaktuelle HyperTransportcave.

Das Bios sagt dann: "Supi :D, wenn alle 333 MHz Referenztakt mögen, dann schalte ich einen Gang höher!

Die angeschlossenen HTr-Devices sagen dann: "Nu mach hin! Dungel nich rum, 333 MHz Referenztakt, rein, damit der Chef, die CPU auf Maximalleistung kommt".
CPU (Host): " =) Ahhh Maximimum Speeed ... Jeahh".

MFG Bobo(2005)

[Sk_Antilles]

Was ixch mir vorstellen kann, ist folgendes:

Natürlich bleibt es in der Startphase bei 200 MHz Referenztakt. Und wenn die HTr Devices nicht mehr als 200 MHz Takt händeln können, dann bleibt es auch dabei.

Bei einem Standard mit 333 MHz Referenztakt, gilt die alte Norm nach wie vor. Sobald ein HTr Chip sagt: "333 MHz Referenztakt? Nö kenne ich nicht, mache ich nicht!"
Dann meckert zwar der Host (K8): "Hey dann muss ich meine anderen Teiler nehmen (die Fallbacklösung um kompatibel zu sein), und bekomme nicht den Maximaltakt!".
Dann sagen die anderen HTr-Devices zum Prozessor (Host): " Ja mach mal, nimm deine Fallbackteiler, ohne uns nützt dir dein Supi Takt auch nichts".

Sagt das BIOS dann, OK dann kram ich meine alternative Fallbacklösung raus, damit alles funktioniert. Dafür bekommt dann die CPU nicht den maximalen Takt (der nur mit einem Standard bei 333 MHz HT-Refernztakt möglich ist).

Bei topaktuellen HTr-Chips die auch einen HTr-Referenztakt von 333 MHz beherrrschen sieht das dann anders aus:
Das Bios bekommt mit, dass alle bei 200 MHz Startphase sagen: "200 MHz Referenztakt? klaro kann ich! 333 MHz Referenztakt? Klaro kann ich auch!.

Das Bios sagt dann: "Supi, wenn alle 333 MHz Referenztakt mögen, dann schalte ich einen Gang höher!

Die angeschlossenen HTr-Devices sagen dann: "Nu mach hin! Dungel nich rum, 333 MHz Referenztakt, rein, damit der Host (der K8) auf Maximalleistung kommt".
CPU (Host): "Ahhh Maximimum Speeed ... Jeahh".

MFG Bobo(2005)

Ich wollte schon immer wissen wie die interne Kommunikation zwischen den verschiedenen angeschlossenen Geräten von statten geht. Insbesondere die Umgangssprache verblüfft micht. Richtig erfrischend ;D

Aber so in etwa kann ich mir das vorstellen. Erstmal wird der kleinste gemeinsame Nenner ausgehandelt und dann je nach den Möglichkeiten der jeweiligen angeschlossenen Geräte dann auf einen höheren Takt umgeschaltet.

[Gipsel]

Was ixch mir vorstellen kann, ist folgendes:

Natürlich bleibt es in der Startphase bei 200 MHz Referenztakt.
[..]
Das Bios sagt dann: "Supi, wenn alle 333 MHz Referenztakt mögen, dann schalte ich einen Gang höher!

Die erste HT-Spezifikation wurde etwa 2 Jahre (oder waren es gar fast 3?) vor den ersten ausgelieferten CPUs vorgestellt (bis zum nForce für den SockelA hat es nicht ganz so lange gedauert, der hat ja auch schon HT zwischen North- und Southbridge verwendet). Von Der HT2.0-Spezifikation bis zu den ersten Produkten hat es auch bestimmt ein Jahr gebraucht. Und jetzt sollen die Chipsatzhersteller schon was "HT2.5" kompatibles basteln, ohne das sie die Spezifikationen kennen? Wie soll denn das funktionieren?

Das HT-Konsortium ist immerhin eine offene Organisation. Jeder darf mitmachen und alle dürfen den Standard verwenden. Deswegen sind die Spezifikationen auch immer offen zugänglich. Nur beim kohärenten HT-Protokoll (CPU<->CPU Links) hat AMD die Finger drauf.

[Bokill]

Ich wollte schon immer wissen wie die interne Kommunikation zwischen den verschiedenen angeschlossenen Geräten von statten geht. Insbesondere die Umgangssprache verblüfft micht. Richtig erfrischend ;D

Aber so in etwa kann ich mir das vorstellen. Erstmal wird der kleinste gemeinsame Nenner ausgehandelt und dann je nach den Möglichkeiten der jeweiligen angeschlossenen Geräte dann auf einen höheren Takt umgeschaltet. So ist etwas "aufgefrischt" -> Ein Gespräch unter HyperTransportdevices (http://www.forum-3dcenter.org/vbulletin/showpost.php?p=3785485&postcount=40
).

Der kommt bestimmt auch mal als kleiner Artikel raus, wenn diese neuen HTr-Chips wirklich so auf den Markt kommen sollten.

MFG Bobo(2005)

[GloomY]

Wozu denn? 3x333Mhz ist doch wieder 1000Mhz HT und selbst 1,33Ghz wäre kein Problem.Das ist egal. Hypertransport gibt es nur in den Geschwindigkeiten 200, 400, 600, 800, 1000, 1200 und 1400 MHz. Nicht mit 1333 MHz oder 666 MHz oder 475,3408 MHz.

Hypertransport braucht und funktioniert nur mit Multiplen von 200 MHz. So ist das spezifiziert und die Geräte dafür ausgelegt.
Eben. Das Ding wird 333Mhz Reftakt haben, das ist so gut wie sicher.Davon bin ich nicht überzeugt.

Jedoch halte ich es mittlerweile dennoch für möglich, wenn auch nicht für sehr wahrscheinlich. Man müsste aus dem Referenztakt von 333 MHz dann die 200 MHz für den Hypertransport erzeugen bzw. diesen dann wieder mit dem Hypertransport-Multiplikator auf die entsprechende Link-Frequenz anheben.
Demnach müsste aber jedes HT-Gerät erst diese Umwandlung des 333 MHz Referenztaktes auf die 200 MHz vornehmen, die für dessen Betrieb notwendig ist. Ich halte das nicht für sehr praktikabel. Das würde eher dem Sinn eines "Referenztaktes" widersprechen...

[Bokill]

Ja ich bin auch noch etwas skeptísch, aber für eine Fabel reicht es aus -> Ein intimes Gespräch unter HyperTransportdevices (http://www.orthy.de/orthy/modules.php?name=News&file=article&sid=1508) [orthy.de].

Alles unter Vorbehalt ;) :D

MFG Bobo(2005)

[Gipsel]

Jedoch halte ich es mittlerweile dennoch für möglich, wenn auch nicht für sehr wahrscheinlich. Man müsste aus dem Referenztakt von 333 MHz dann die 200 MHz für den Hypertransport erzeugen bzw. diesen dann wieder mit dem Hypertransport-Multiplikator auf die entsprechende Link-Frequenz anheben.
Demnach müsste aber jedes HT-Gerät erst diese Umwandlung des 333 MHz Referenztaktes auf die 200 MHz vornehmen, die für dessen Betrieb notwendig ist. Ich halte das nicht für sehr praktikabel. Das würde eher dem Sinn eines "Referenztaktes" widersprechen...
Bin Deiner Meinung. Die existierenden HT-Geräte beherrschen das Erzeugen eines 200MHz-Taktes aus 333MHz nicht. Das ist denke ich Blödsinn, sowas zu machen.
Wahrscheinlicher wäre es, daß AMD die Takterzeugung in der CPU umstellt, also vom bekannten Schema CPU-Takt=Referenztakt*Multi und Speichertakt=CPU-Takt/Speicherteiler abgeht. Das könnte dann wie in meinem Posting oben (http://www.forum-3dcenter.org/vbulletin/showthread.php?p=3785242#post3785242) aussehen:

Ein systemweiter Referenztakt von 200MHz versorgt wie jetzt auch die CPU und alle HT-Geräte. Für die ändert sich nichts, alles bleibt bei der bekannten Spezifikation. In der CPU wird aber nicht der CPU-Takt aus dem Referenztakt generiert, sondern zuerst der Speichertakt (Verhältnis 3/3 für DDR2-400, 4/3 für DDR2-533, 5/3 für DDR2-667 und 6/3 für DDR2-800). Aus diesem Speichertakt wird dann per Multi endlich der CPU-Takt generiert.

Vorteil: man erreicht für alle CPU-Modelle den spezifizierten Speichertakt und beim Zugriff auf den Speicher über HT fällt eventuell ein Puffer weg (geringfügig bessere Latenz)

Nachteile: Der CPU-Takt kann sich bei Einsatz von unterschiedlichem Speicher verändern, z.B. 3GHz Modell mit DDR2-667 hätte den Multi 9, mit DDR2-533 den Multi 11und damit nur 2.933GHz, ist irgendwie auch nicht besser als das jetzige Modell (Speichertakt nicht fest).
Kommunikation von der CPU über die HT-Links haben geringfügig erhöhte Latenz (wahrscheinlich vernachlässigbar) wegen einem zusätzlich erforderlichem Puffer