PDA

Archiv verlassen und diese Seite im Standarddesign anzeigen : Integrierter Chipsatz schon mit dem K9

Tigerchen
2006-01-05, 09:18:14
AMD hat groß bei RAMBUS eingekauft. Lauter Sachen die in mir den Verdacht aufkommen lassen daß in Zukunft der Chipsatz komplett in die CPU wandern soll. Logisch wäre der Schritt ja allemal. Aber wäre sowas zu vertretbaren Kosten machbar?

http://www.hardtecs4u.com/?id=1136316562,70387,ht4u.php
Simon Moon
2006-01-05, 09:51:51
Vll. produzieren sie stattdessen bald eigene Chipsätze? Dem Ruf schaden würde es wohl nicht...
HOT
2006-01-05, 10:35:10
Na ja Speichertechnologien brauchen die sowieso und PCIe benötigt man für eigene chipsätze. Vielleicht implementiert man sogar einige Lanes in den K9, wer weiss.
Avalox
2006-01-05, 11:23:44
Vielleicht implementiert man sogar einige Lanes in den K9, wer weiss.


Davon gibt ist ja schon länger das Gerücht bei den neuen Server CPUs.
Trap
2006-01-05, 12:16:55
Alle wichtigen Interfaces sind mittlerweile seriell, damit ist das nicht völlig ausgeschlossen.

SATA, USB, PCIe sind mit ein paar Pins erledigt, Die-Fläche verbrauchen die Controller dazu eher wenig.
up¦²
2006-01-05, 13:55:12
Vielleicht steckt auch was ganz dolles dahinter: ein flotter IGP :|
FlashBFE
2006-01-05, 14:00:13
SATA, USB, PCIe sind mit ein paar Pins erledigt, Die-Fläche verbrauchen die Controller dazu eher wenig.

Nur ist der Athlon-Sockel schon voll mit Pins belegt. Das Package würde zwangläufig größer und teuerer werden.

Ich würde es aber auch begrüßen, wenn immer mehr Controller in einen Chip wandern. Das senkt die Gesamtleistungsaufnahme und der Gesamtformfaktor von PCs kann kleiner werden.
Avalox
2006-01-05, 14:07:59
Nur ist der Athlon-Sockel schon voll mit Pins belegt. Das Package würde zwangläufig größer und teuerer werden.


1207 Kontakte des Sockel F wollen mit Funktionen erfüllt sein. Aber das ist ja auch kein Athlon Sockel.
Simon Moon
2006-01-05, 14:12:16
Nur ist der Athlon-Sockel schon voll mit Pins belegt. Das Package würde zwangläufig größer und teuerer werden.

Ich würde es aber auch begrüßen, wenn immer mehr Controller in einen Chip wandern. Das senkt die Gesamtleistungsaufnahme und der Gesamtformfaktor von PCs kann kleiner werden.

Naja, dafür wird es schwieriger die Wärme abzuführen, wenn sie nur von einem Chip, dafür aber intensiver, abgegeben wird.
FlashBFE
2006-01-05, 14:30:38
Naja, dafür wird es schwieriger die Wärme abzuführen, wenn sie nur von einem Chip, dafür aber intensiver, abgegeben wird.

Dafür gibt es dann intelligentere Stromsparmechanismen für den ganzen Chip und wie man an Athlon64 und CoreDuo sieht, ist die Wärmeableitung kein Problem.
Simon Moon
2006-01-05, 14:36:34
Dafür gibt es dann intelligentere Stromsparmechanismen für den ganzen Chip und wie man an Athlon64 und CoreDuo sieht, ist die Wärmeableitung kein Problem.

Wieso sollte es für einen hochintegrierten Chip besser Stromsparmechanismen geben, als für 2 getrennte? (Diesselbe Technologie vorausgesetzt)
Und wer sagt, dass die Wärmeentwicklung nicht wieder steigt?

Edit; Ok, es kann natürlich sein, dass der zusätzliche Performance Gewinn diese zusätzlichen Watt wieder egalisiert.
Trap
2006-01-05, 14:48:56
Wärme der IO-Bridge ist doch recht bescheiden, das macht im Verhältnis zur CPU-Abwärme fast nichts mehr aus. Performanceunterschiede würde ich nicht erwarten.

Bleibt die Frage ob es im Gesamtsystem billiger ist und ob es sich für den CPU Hersteller lohnt.
Simon Moon
2006-01-05, 15:15:35
Wärme der IO-Bridge ist doch recht bescheiden, das macht im Verhältnis zur CPU-Abwärme fast nichts mehr aus. Performanceunterschiede würde ich nicht erwarten.

Bleibt die Frage ob es im Gesamtsystem billiger ist und ob es sich für den CPU Hersteller lohnt.

Naja, nochmals geringfügig kürzere Latenzen, woraus ein Percomance Plus entstehen könnte?
Ansonstem ists imo sinnlos. Ob der Chip nun mit dem Mainboard oder mit der CPU gekauft wird, ist doch Hund wie Katz. Und wieso für 0,nix die Komplexität erhöhen?
FlashBFE
2006-01-05, 15:29:48
Und wieso für 0,nix die Komplexität erhöhen?

Miniaturisierung! Oder willst du ewig neben dem großen grauen Kübel hocken? (Ok, grau ist er heutzutage meist nichtmehr)
Trap
2006-01-05, 15:37:51
Wieso meinst du dass das die Komplexität erhöht? Ich sehe darin eine deutliche Vereinfachung und etwas das Mainboards viel billiger macht (und die CPU nicht viel teurer).

Hab mal ein paar Zahlen ergoogelt (Transistoranzahl in Mio):
Athlon64 = 75-110 (je nach Cache)
Athlon X2 = 155-230 (wieder je nach Cache)
Nforce3 = 22

Wenn man auf eine 8-Kanal Soundkarte, Firewall und sowas im Chipsatz verzichtet ist das sicher machbar.
Coda
2006-01-05, 18:19:55
Es macht keinen Sinn. Die AMD-Architektur ist mit Hypertransport direkt auf Multiprocessing ausgelegt, und man wird wohl kaum mehrere Chipsätze auf dem Board brauchen.

Naja, nochmals geringfügig kürzere Latenzen, woraus ein Percomance Plus entstehen könnte?Latenzen sind bei I/O scheiß egal. Da ist PCIe eh abnormal schlecht. Das bischen was man da rausholen könnte ist kaum relevant.

Übrigens hat AMD nicht bei RAMBUS eingekauft sondern sich nur Patente lizensiert. RAMBUS ist schließlich dafür bekannt alles zu verklagen was nicht bei 3 auf nem Baum hockt.
Trap
2006-01-05, 19:15:09
Es macht keinen Sinn. Die AMD-Architektur ist mit Hypertransport direkt auf Multiprocessing ausgelegt, und man wird wohl kaum mehrere Chipsätze auf dem Board brauchen.
Für einen Sockel 754 Nachfolger wäre es sinnvoll, vielleicht auch für sowas wie die Geode CPUs in 2-3 Jahren.

Für Multiprozessor-Anwendungen ist es entweder Verschwendung oder verwirrend und nutzlos (wenn man eigene IO-Anschlüsse für jeden Sockel hat). Ob die Verschwendung im Endergebniss teurer ist kann ich nicht sagen.
StefanV
2006-01-05, 19:30:01
1207 Kontakte des Sockel F wollen mit Funktionen erfüllt sein. Aber das ist ja auch kein Athlon Sockel.
Dual Voltage.

SPrich jeder Core bekommt seine eigene Spannungsversorgung.
BlackBirdSR
2006-01-05, 19:39:21
Dual Voltage.

SPrich jeder Core bekommt seine eigene Spannungsversorgung.

Steht das irgendwo in einem Dokument?
Ich glaub das eher weniger. Warum sollte man die Stromversorgung so differenzieren?

Eventuell nimmt SockelF auch noch Quad-Core CPUs auf?
StefanV
2006-01-05, 19:41:18
Steht das irgendwo in einem Dokument?
Ich glaub das eher weniger. Warum sollte man die Stromversorgung so differenzieren?

Eventuell nimmt SockelF auch noch Quad-Core CPUs auf?
1. da man so theoretisch CnQ pro Core nutzen könnte.
Praktisch muss es ein OS geben, das damit klar kommt...


2. Davon ist auch auszugehen...
BlackBirdSR
2006-01-05, 19:50:17
1. da man so theoretisch CnQ pro Core nutzen könnte.
Praktisch muss es ein OS geben, das damit klar kommt...


2. Davon ist auch auszugehen...

Und dazu müsste man seperate Taktgeber auf dem DIE nutzen.
Zumal CnQ eine Reduzierung des gesamten CPU Takts, inklusive SQR und Speichercontroller bedeutet. Die müsste man dann entkoppel.

Eher unpraktikabel, denke ich mal.
Coda
2006-01-05, 19:52:02
Praktisch muss es ein OS geben, das damit klar kommt...Das ist kein Problem, Linux kann das schon.

@BlackBirdSR: Können die neuen Intel das nicht? Ich bin mir grad auch nicht so sicher.
BlackBirdSR
2006-01-05, 19:56:46
Das ist kein Problem, Linux kann das schon.

@BlackBirdSR: Können die neuen Intel das nicht? Ich bin mir grad auch nicht so sicher.

Yonah kann einen Kern ganz abschalten, heißt es von Intel aus.
Da wird dann wohl das Taktsignal einfach abgetrennt und der Arbiter sendet nur noch an Core 0.

Ist beim K8 auch prinzipiell möglich, warum auch nicht.
Nur ob sich CnQ so verwirklichen lässt? Das muss dann intern geregelt werden (man will ja das I/O noch auf voller Geschw. betreiben).
Etwas viel Aufwand für eine ServerCPU, die eigentlich möglichst viel arbeiten soll.

Für Mobile-Einsatz würde ich meine CPU auch besser gleich ganz abschalten, oder extrem auf Stromsparmechanismen setzen. Mal sehen was Merom so bringt.
GloomY
2006-01-05, 21:07:45
Für einen Sockel 754 Nachfolger wäre es sinnvoll, vielleicht auch für sowas wie die Geode CPUs in 2-3 Jahren.

Für Multiprozessor-Anwendungen ist es entweder Verschwendung oder verwirrend und nutzlos (wenn man eigene IO-Anschlüsse für jeden Sockel hat).I/O Bandbreite ist ja im High-End Bereich eine nicht zu vernachlässigende Größe. (*) Vielleicht ergibt es ja dort Sinn, dass diese mit der Sockelanzahl skaliert...?

(*) Nicht umsonst haben dort viele Chipsätze wesentlich mehr Speicher- als FSB-Bandbreite.
Coda
2006-01-05, 21:35:21
Dann würde man vorher mehr Hypertransports Links verbauen!
Bokill
2006-01-06, 15:06:44
Vll. produzieren sie stattdessen bald eigene Chipsätze? Dem Ruf schaden würde es wohl nicht... Schon mal was vom AMD 750 gehört, da war doch was mit DDR1 und dem AMD 760, Dual Prozessing hatte was mit dem AMD 760 MP zu tun? Was war der erste Chipsatz für den K8, war da was mit dem AMD 8000 Chipsatz?

Mit anderen Worten, AMD hat schon etwas länger Chipsätze im Produktkatalog.

MFG Bobo(2006)
Bokill
2006-01-06, 15:10:39
Und dazu müsste man seperate Taktgeber auf dem DIE nutzen.
Zumal CnQ eine Reduzierung des gesamten CPU Takts, inklusive SQR und Speichercontroller bedeutet. Die müsste man dann entkoppel.

Eher unpraktikabel, denke ich mal. In die Richtung geht AMD, dass sie irgendwann ein feineres C&Q nachschieben.

IBM legt da ja ordentlich vor mit deren PPC970 MP. Der ist in der Hinsicht noch flexibler in Sachen Stromsparmechnismen und abschaltbare Kerne. AMD hat da auch eine deutliche Verbesserung für 2006/2007 angekündigt.

MFG Bobo(2006)
StefanV
2006-01-06, 15:28:10
Schon mal was vom AMD 750 gehört, da war doch was mit DDR1 und dem AMD 760, Dual Prozessing hatte was mit dem AMD 760 MP zu tun? Was war der erste Chipsatz für den K8, war da was mit dem AMD 8000 Chipsatz?

Mit anderen Worten, AMD hat schon etwas länger Chipsätze im Produktkatalog.

MFG Bobo(2006)
Du hast den AMD-640 vergessen ;)

Das wäre ein Chipsatz für den Sockel 7 gewesen.

http://www.1mh.cz/pc/motherboards/mbamd640.jpg
Docs (http://www.amd.com/de-de/Processors/TechnicalResources/0,,30_182_739_1102%5E1124,00.html)
€dit:
und der Link zum Board (http://eu.shuttle.com/archive/de/603.htm#hot_603)
Denniss
2006-01-07, 01:27:16
AMD-640 war ein VIA VP2 (oder so) mit 'nem anderen Bapperl drauf.
Der AMD-750 war ein SDR-Chipsatz, nix mit DDR-1.
Bokill
2006-01-07, 10:24:28
AMD-640 war ein VIA VP2 (oder so) mit 'nem anderen Bapperl drauf.
Der AMD-750 war ein SDR-Chipsatz, nix mit DDR-1. Wer hat geschrieben, dass der AMD 750 ein DDR1 Chipsatz war? Ich schrieb 760 DDR1 Chipsatz ... -> Schon mal was vom AMD 750 gehört, da war doch was mit DDR1 und dem AMD 760 ...