News vom 6. Januar 2006

[Metzger]

"Zudem hat die genannte Platte auch "nur" 10.000 Umdrehungen pro Minute und nur 15.000 wie von uns ursprünglich angegeben - ein Schreibfehler."

Das zweite "nur" sollte doch wohl eher "nicht" heissen?

[BlackBirdSR]

Desweiteren berichten Golem noch bezüglich des Launchs des Yonah-Cores seitens Intel, des ersten DualCore-Prozessors für das Mobile-Segment. Wie schon vorher bekannt, besteht Yonah aus der Zusammenlegung zweier Dothan-Cores (Pentium M), hat jedoch einen mit FSB667 gegenüber FSB533 höheren FrontSideBus und kann zudem den 2x 2 MB großen Level2 Cache dynamisch zwischen beiden Prozessoren aufteilen. Letzteres Feature dürfte insbesondere anfänglich interessant sein, da bei aktueller Software ohne Nutzung des zweiten Cores der erste Core dann faktisch mit (nahezu) 4 MB Level2 Cache agieren kann.


Könntest du das etwas anpassen?

Yonah besteht nicht aus zwei Dothan Kernen.
Es wurden Modifikationen am Kern vorgenommen von Dothan zu Yonah, nach denen man nicht mehr von Dothan reden kann.
Ähnlich zu Venice ist kein Clawhammer.

Und ich glaube auf der CPU sitzen nur 2MB L2 Cache. Also 1x2MB die dynamisch aufgeteilt werden können.

[Bokill]

Könntest du das etwas anpassen?

Yonah besteht nicht aus zwei Dothan Kernen.
Es wurden Modifikationen am Kern vorgenommen von Dothan zu Yonah, nach denen man nicht mehr von Dothan reden kann.
Ähnlich zu Venice ist kein Clawhammer.

Und ich glaube auf der CPU sitzen nur 2MB L2 Cache. Also 1x2MB die dynamisch aufgeteilt werden können. Der L2 Cache vom Yonah ist shared, wie einstmals "schräg" vergleichbar der L1 Cache von den Cyrix M1, M2 (aber das waren auch noch ganz andere Zeiten). Die aufwendige zeitraubende Snchronisation der CPU-Kerne entfällt so über den externen Chipsatz und geschieht intern auf dem CPU-Die.

[BlackBirdSR]

Der L2 Cache vom Yonah ist shared, wie einstmals "schräg" vergleichbar der L1 Cache von den Cyrix M1, M2 (aber das waren auch noch ganz andere Zeiten). Die aufwendige zeitraubende Snchronisation der CPU-Kerne entfällt so über den externen Chipsatz und geschieht intern auf dem CPU-Die.

Sorry, aber was sucht das in diesem Thread?
Und als Antwort auf meine Punkte?

:confused:

[Leonidas]

"Zudem hat die genannte Platte auch "nur" 10.000 Umdrehungen pro Minute und nur 15.000 wie von uns ursprünglich angegeben - ein Schreibfehler."

Das zweite "nur" sollte doch wohl eher "nicht" heissen?



Ja, noch ein Schreibfehler.

[Leonidas]

Könntest du das etwas anpassen?

Yonah besteht nicht aus zwei Dothan Kernen.
Es wurden Modifikationen am Kern vorgenommen von Dothan zu Yonah, nach denen man nicht mehr von Dothan reden kann.
Ähnlich zu Venice ist kein Clawhammer.

Und ich glaube auf der CPU sitzen nur 2MB L2 Cache. Also 1x2MB die dynamisch aufgeteilt werden können.



K. Und auch beim L2 hast Du Recht.

[t-master]

Während SLI bislang immer noch Mainboard-seitig auf nVidia-Chipsätze angewiesen ist, scheint sich bei ATIs CrossFire nun langsam aber sicher eine breitere Basis von diesen? MultiGrafikkarten-Technologie unterstützender Mainboard-Chipsätz herauszubilden - wobei wie schon oft an dieser Stelle erwähnt dies nie eine Frage der technischen Machbarkeit ist, sonders/n? immer nur eine des Willens (oder Unwillens) der Grafikchip-Entwickler. ATI unterstützt bezüglich CrossFire bekanntermaßen schon Intels HighEnd-Chipsätze, nun aber kommt auch das ASRock 775i915P-SATA2 - im Test bei der HardwareZone - mit Intels i915P Mainstream-Chipsatz in den Genuß der CrossFire-Fähigkeiten, auch wenn die Grafikkarten-Anbindung über einen elek trisch als x16 und einen elektrisch nur als x4 ausgeführten PCIe-Steckplatz nicht ganz normgerecht ist ...

Beim ersten n bin ich mir nicht sicher ob der Satz vielleicht doch passt, irgendwie kann ich den Sinn gerade nicht richtig erfassen. o.O

Beim Zweiten: Ist das ein Schreibfehler oder gibts das Wort wirklich? Wenn ja - sry. ;)

Das k ist ja ganz einfach ein Schreibfehler.

edit: Beim nochmaligen Durchlesen vom ersten Satz ist mir allerdings noch ein anderer Fehler aufgefallen - Chipsätze

[Hamster]

K. Und auch beim L2 hast Du Recht.


wobei es afaik nicht 2x1mb cache sind, sondern 1x2mb die sich die kerne teilen müssen. zwar nur ein kleiner, aber imo wichtiger unterschied.

[Bokill]

Sorry, aber was sucht das in diesem Thread?
Und als Antwort auf meine Punkte?

:confused: Weil deine Bemerkung fast richtig war BlackBirdSR, und ich nur noch ergänzen wollte (nicht für Leonidas, nicht für dich BlackBirdSR, sondern Newbees), dass shared Cachekonzepte nicht wirklich neu sind. Sinnvoll und gelungen scheint das Shared L2 Cachekonzept bei dem Yonah schon, so wird geschickt der PSB (Pentium System Bus) ausgenutzt.

MFG Bobo(2006)

[Gast]

...wobei es aber doch noch ein erwähnenswerter Unterschied ist, ob es sich nun um shared im Sinne von Instruktionen und Daten oder um zwei verschiedene CPU-Kerne handelt.

*imo*
Q

[Muh-sagt-die-Kuh]

Und ich glaube auf der CPU sitzen nur 2MB L2 Cache. Also 1x2MB die dynamisch aufgeteilt werden können.Auch so würde ich das nicht formulieren. Es ist schlicht und einfach ein einzelner 2 MB Cache, auf den beide Cores zugreifen. Eigentlich ist an diesem SmartCache auch nichts wirklich smartes...die "dynamische Aufteilung" ist bei solch einer Cache-Architektur implizit vorhanden ;)

[BlackBirdSR]

was ist der Unterschied zwischen einem einzelnen 2MB L2 Cache, und 1x2MB?

Ich sitze auf der Leitung, sorry ;)

[Faster]

was ist der Unterschied zwischen einem einzelnen 2MB L2 Cache, und 1x2MB?

Ich sitze auf der Leitung, sorry ;)
mir stellt sich da die gleiche frage, bin hier auch leicht verwirrt (worden)...