x86-Nomenklatur? [Archiv] - 3DCenter Forum

Vedek Bareil

2002-08-05, 21:41:18

ich weiß nicht genau, ob das hier nicht besser ins Prozessoren&Chipsätze-Forum paßt, aber da es eher um geschichtliches geht, habe ich mich dann doch entschlossen es hier zu posten. Wenn ihr meint könnt ihr's ja verschieben wenn ;)

Ich habe mir mal überlegt, welchen Kategorien die Prozessoren der letzten Jahre zuzuordnen wären, wenn man die 80x86-Nomenklatur nicht mit Einführung des Pentiums fallengelassen hätte. Und zwar bin ich zu folgendem Schluß gekommen.
Zu den 586ern zählen: Pentium Classic, Pentium MMX, Cyrix 5x86, 6x86, AMD K5, K6 (der unterscheidet sich ja vom K5 nur durch MMX), K6-2, K6-3
Zu den 686ern gehören: Pentium Pro, Pentium II (Klamath und Deschutes), Pentium III (Katmai und Coppermine), AMD Athlon (von Classic über T-Bird, Duron und Palomino bis T-bred)
Und die Klasse der 786er bilden schließlich Pentium IV und AMD K8 Hammer.

Wobei anzumerken ist, daß
- die Bezeichungen K7 und K8 zwar eine andere Generationszugehörigkeit vermuten lassen, aber das geht ja nur darauf zurück, daß AMD den mit MMX ausgestatten K5 unbedingt K6 nennen mußte, obgleich er eindeutig der gleichen Kategorie zuzordnen ist wie der K5 ohne MMX. Das gleiche gilt für P II und P III.
- der P IV zwar eine geringere Pro-MHz-Leistung hat als der P III und zu einem Prozessor einer höheren Generation eigentlich eine höhere Pro-MHz-Leistung gehören sollte (ein P 100 leister mehr als ein 486-100, ein PII 233 mehr als ein P 233), der P IV aber dennoch einer höheren Generation zuzuordnen ist, da er eine andere, neuere Architektur hat und eine deutlich höhere Leistung bringt, wenn auch nicht pro MHz.

Kann man das so sehen oder ist da jemand anderer Ansicht? :)

Ganon

2002-08-05, 21:47:50

Ich würde sagen ab PentiumMMX bis Pentium 2 sind alles i586 und alles ab den Pentium3 sind i686! Pentium4 usw. sind ja mehr nur Updates als "Neuerungen"! Aber kann schon sein das sie als i786 bezeichnet werden!

zeckensack

2002-08-05, 21:56:10

Originally posted by Vedek Bareil
Kann man das so sehen oder ist da jemand anderer Ansicht? :) Ich! :D

Also, bis zum Pentium Pro haben alle Intel-CPUs die Befehle direkt ausgeführt, danach war's ein RISC-Backend mit vorgeschaltetem Decoder.
Bei AMD passierte dieser Schritt wesentlich früher (K5*), bei Cyrix bis heute noch nicht **

Wenn der Pentium 1 Generation fünf ist, dann gehören AMD's K5 und K6* in Generation sechs, zusammen mit PPro, P2 und P3. Cyrix landet in Generation #5 und bleibt auch da **

Der Athlon macht nichts anderes als ein K6, nur viel schneller (mehr mehr mehr). Daher keine neue Generation, IMO.

P4 ist doch ziemlich 'anders' (Trace-Cache, <insert random flame>), also nenne ich das mal Gen7. Das gleiche kriegt dann auch der Hammer (wg verlagertem Speichercontroller). Aber bitte jetzt nicht AMD's G7 mit Intel's G7 vergleichen, das bringt's nicht, sind halt zwei unterschiedliche Wege, einzige Gemeinsamkeit ist die deutliche Architekturveränderung gegenüber dem jeweiligen Vorgänger.

*K6 ist mitnichten K5+MMX, sondern ein komplett neues (von der aufgekauften Firma NexGen übernommenes) Design

**gilt auf jeden Fall bis Cyrix6x86MX, bei den unter VIA-Führung vermarkteten Chips bin ich mir nicht 100%ig sicher, nur ca 86,5%

edit: Au, fast vergessen, dabei ist's so lustig:

AMD hatte nach meiner Einteilung nie einen 586er! Der wurde übersprungen. Dazu stehe ich auch :P
;)

Xmas

2002-08-05, 22:00:42

Wenn ich mir den geradezu riesigen Unterschied (;)) zwischen 386 und 486 anschaue, weiß ich sowieso nicht an welchen Merkmalen ich da einen Generationssprung festmachen soll.

zeckensack

2002-08-05, 22:04:30

Originally posted by Xmas
Wenn ich mir den geradezu riesigen Unterschied (;)) zwischen 386 und 486 anschaue, weiß ich sowieso nicht an welchen Merkmalen ich da einen Generationssprung festmachen soll. Hmmm, beim 386er/486er hat sich mein Gedächtnis schon stark getrübt, aber ich will's mal so sagen:

386er -> 486er Pipelining kommt hinzu
486er -> 586er Superskalar (*tusch*), dh mehrere Befehle können parallel verarbeitet werden
586er -> 686er CISC/RISC-Decoder ist vorgeschaltet, der Kern verarbeitet x86-Ops nicht mehr direkt
686er -> 786er weiß der Geier, freie Auswahl ?-)

edit: nochmal
686er -> 786er Trace Cache

edit: *müve över to da prozforum*

PhoenixFG

2002-08-05, 22:54:34

Hi!

War der 486er nicht auch der erste mit integriertem Coprozessor (FPU) und L1-Cache (8KB)?

MfG

BlackBirdSR

2002-08-05, 22:59:32

ich würde gerade jetzt mit dem K8 endlich aufhören Intel und AMD Generationen zu vergleichen..

Der Pentium I war ein reinrassiges CISC Design, auch wenn es sich radikal vom 386 unterschied.

Dagegen ist der K5 ein RISC Modell das CISC Befehle decodiert.
Ebenso wie der K6, PPro K7 und P4.

Allerdings arbeiten K5 und der davon sehr! (k5 hatte sogar ne pipelined FPU) verschiedene K6 auf Befehlssatzbasis des P5.
Wären also in die 5te Geberation einzuorden.
Der P6 und Athlon gehören dann eindeutig in die 6te Generation.

Nun kommt das Problem K8 P4.
Der P4 mag 7te Generation sein, nach Intels Maßstäben geht der Hammer aber immernoch als 6th Generation CPU durch.
Er hat weder einen Trace Cache, noch eine extrem lange Pipeline, nutzt allenfals den selben SSE2 Befehlssatz.

Eben genau an diesem Punkt würde ich aufhören, und die Generationseinteilung den jeweiligen Firmen überlassen, sprich K5 = 5 K6 = 6; K7 = 7 etc.
Die Architekturen driften seit einiger Zeit soweit auseinander dass es unfair ist AMD CPUs in Intel Generationsklassen zu stecken.

BlackBirdSR

2002-08-05, 23:06:48

Originally posted by Xmas
Wenn ich mir den geradezu riesigen Unterschied (;)) zwischen 386 und 486 anschaue, weiß ich sowieso nicht an welchen Merkmalen ich da einen Generationssprung festmachen soll.

wie PheonixFG schon sagte,
der 486 hatte eine FPU on Chip und einen L1 Cache.

@Ganon: wie kann man den P2 in i586 stecken, aber den bis auf SSE völlig identischen P3 in i686?

Xmas

2002-08-05, 23:29:02

Das Problem ist aber, wenn man die FPU on Chip (die ja immerhin bei einem Teil der Chips abgeschaltet, also praktisch nicht vorhanden war) für den Generationssprung zählt, so muss man praktisch auch an den SIMD-Einheiten einen Generationssprung festmachen.
Aber ich würde sowieso sagen, ab Pentium/K5 kann man AMD/Intel-Generationen nur noch getrennt betrachten.

Vedek Bareil

2002-08-05, 23:46:38

Originally posted by Ganon
Ich würde sagen ab PentiumMMX bis Pentium 2 sind alles i586 und alles ab den Pentium3 sind i686! also das stimmt so aber definitiv nicht. Der P2 ist schon ne andere Generation als der P1 MMX, zu erkennen an der fast doppelten Pro-MHz-Leistung. Der P3 wiederum ist dem P2 sehr ähnlich, er unterscheidet sich von ihm lediglich durch den ISSE-Befehlssatz, etwa so wie der P1 MMX vom P1 classic, sonst ist alles gleich (zumindest beim Katmai, bei Cumine waren dann schon ein paar mehr Dinge anders, aber auch nicht viel). Um es mal so zu formulieren: die korrektere Bezeichnung für den P3 wäre P2 MMX2 ;)

Muh-sagt-die-Kuh

2002-08-06, 00:04:40

Originally posted by Xmas
Das Problem ist aber, wenn man die FPU on Chip (die ja immerhin bei einem Teil der Chips abgeschaltet, also praktisch nicht vorhanden war) für den Generationssprung zählt, so muss man praktisch auch an den SIMD-Einheiten einen Generationssprung festmachen.
Aber ich würde sowieso sagen, ab Pentium/K5 kann man AMD/Intel-Generationen nur noch getrennt betrachten. Sieh es mal so, SSE ist eine Erweiterung, die man für normale mathematische Berechnungen nicht braucht. Eine FPU in Hardware machte es dagegen erstmals möglich, in akzeptabler Geschwindigkeit mit IEEE floating-point zahlen auf der x86 Architektur zu rechnen. Ab dem 486DX ist diese dann in jeder CPU vorhanden (SX mal ausgenommen)....das ist meiner Meinung nach schon einen Generationssprung wert, der on-die L1 Cache ebenfalls, da er die Geschwindigkeit doch dramatisch steigert.

Die Technologieänderungen im 486 hatten einen deutlich höheren Einfluss als eine SIMD Einheit.

BlackBirdSR

2002-08-06, 00:12:18

Originally posted by Muh-sagt-die-Kuh
Sieh es mal so, SSE ist eine Erweiterung, die man für normale mathematische Berechnungen nicht braucht. Eine FPU in Hardware machte es dagegen erstmals möglich, in akzeptabler Geschwindigkeit mit IEEE floating-point zahlen auf der x86 Architektur zu rechnen. Ab dem 486DX ist diese dann in jeder CPU vorhanden (SX mal ausgenommen)....das ist meiner Meinung nach schon einen Generationssprung wert, der on-die L1 Cache ebenfalls, da er die Geschwindigkeit doch dramatisch steigert.

Die Technologieänderungen im 486 hatten einen deutlich höheren Einfluss als eine SIMD Einheit.

das mit dem SSE - FPU zeugs stimmt schon..
natürlich hatten die 468DX und sogar SX ne FPU (die war nur deaktiviert), aber es sieht so aus als wäre der 486 wirklich keine 4te Generation.

der Vergleich SIMD Einheit und FPU -> neue Generation hinkt aber meiner Meinung, schließlich steckt den Pentium MMX auch keiner in ne neue Generation, obwohl er mehr L1 Cache hat und MMX.

der P2 ist auch 6te Generation obwohl im gegensatz zum PPro MMX hat, der P3 trotz SSE.
Der K6-2 ist keine Generation weiter etc.

Ich würde einfach das ganze globale Generationsgescheisse lassen.
klappt doch eh nicht, weil das Marketing dazwischenpfuscht.

Dumme Frage: macht ein größerer Cache, PNI Befehle, und ein paar Optimierungen am Design aus einem Prescott 8te Generation?

Muh-sagt-die-Kuh

2002-08-06, 00:29:13

Originally posted by BlackBirdSR

der Vergleich SIMD Einheit und FPU -> neue Generation hinkt aber meiner Meinung, schließlich steckt den Pentium MMX auch keiner in ne neue Generation, obwohl er mehr L1 Cache hat und MMX.

Ich würde einfach das ganze globale Generationsgescheisse lassen.
klappt doch eh nicht, weil das Marketing dazwischenpfuscht.

Dumme Frage: macht ein größerer Cache, PNI Befehle, und ein paar Optimierungen am Design aus einem Prescott 8te Generation? Der 486 hatte als erstes Intel design einen on-die cache, zudem ist eine FPU seitdem standard....für mich sind das entscheidende Fortschritte, aber egal.... ;)

BlackBirdSR

2002-08-06, 00:35:54

Originally posted by Muh-sagt-die-Kuh
Der 486 hatte als erstes Intel design einen on-die cache, zudem ist eine FPU seitdem standard....für mich sind das entscheidende Fortschritte, aber egal.... ;)

ja, aber würde dem Celeron als erste CPU mit Ondie L2 Cache auch keine neuer Klasse zuordnen.
Oder dem K6-3.

es klappt so einfach nicht.. man müsste sich auf einen Nenner einigen.
z.B der Befehlssatz

Muh-sagt-die-Kuh

2002-08-06, 00:39:20

Originally posted by BlackBirdSR

ja, aber würde dem Celeron als erste CPU mit Ondie L2 Cache auch keine neuer Klasse zuordnen.
Oder dem K6-3.

es klappt so einfach nicht.. man müsste sich auf einen Nenner einigen.
z.B der Befehlssatz Das wird dann wohl wirklich nicht klappen, so müsste man den P4 in eine Generation mit dem P3 stecken (erweiterungen marke MMX und SSE mal ausgenommen), da sich der x86 Befehlssatz nicht geändert hat.....in anderen Worten: Eine sinnlose Diskussion hier :D

BlackBirdSR

2002-08-06, 00:40:55

Originally posted by Muh-sagt-die-Kuh
in anderen Worten: Eine sinnlose Diskussion hier :D

ist doch ok, ich kenne Topics da braucht man 7 Seiten bis man das erkennt :D

Muh-sagt-die-Kuh

2002-08-06, 00:45:49

Originally posted by BlackBirdSR

ist doch ok, ich kenne Topics da braucht man 7 Seiten bis man das erkennt :D Was, so wenige? ;) :D

GloomY

2002-08-06, 05:41:04

Originally posted by zeckensack
586er -> 686er CISC/RISC-Decoder ist vorgeschaltet, der Kern verarbeitet x86-Ops nicht mehr direkt
Da hab' ich noch was anzufügen:

Out-of-Order Execution

Das bringt eine deutlich bessere Auslastung der einzelnen Pipelines mit sich.

Originally posted by BlackBirdSR
@Ganon: wie kann man den P2 in i586 stecken, aber den bis auf SSE völlig identischen P3 in i686?
Das ist nur beim Deschutes -> Katmai Core so gewesen.

Der "echte" Sprung von P2 auf P3 kam ja quasie heimlich mit der Einführung des Coppermine-Cores, an dem intern eine Menge geändert wurde.

BlackBirdSR

2002-08-06, 10:10:57

Originally posted by GloomY

Da hab' ich noch was anzufügen:

Out-of-Order Execution

Das bringt eine deutlich bessere Auslastung der einzelnen Pipelines mit sich.

Das ist nur beim Deschutes -> Katmai Core so gewesen.

Der "echte" Sprung von P2 auf P3 kam ja quasie heimlich mit der Einführung des Coppermine-Cores, an dem intern eine Menge geändert wurde.

die Architektur ist trotzdem die selbe..
ob ich jetzt den Cache und das Chip Layout verändere oder nicht.

mehr hat sich beim Coppermine auch nicht getan.

GloomY

2002-08-06, 10:51:21

Originally posted by BlackBirdSR
die Architektur ist trotzdem die selbe..
ob ich jetzt den Cache und das Chip Layout verändere oder nicht.

mehr hat sich beim Coppermine auch nicht getan.
Hmmmmm, na gut =) Überzeugt ;)

zeckensack

2002-08-06, 10:54:22

Originally posted by GloomY

Da hab' ich noch was anzufügen:

Out-of-Order Execution

Das bringt eine deutlich bessere Auslastung der einzelnen Pipelines mit sich.Aber natürlich :D
*handvordiestirnklatsch*

Gretchenfrage: Ist der K5 eigentlich noch 'in order' oder schon 'out of order'???

BlackBirdSR

2002-08-06, 11:20:08

Originally posted by zeckensack
Aber natürlich :D
*handvordiestirnklatsch*

Gretchenfrage: Ist der K5 eigentlich noch 'in order' oder schon 'out of order'???

Sollte schon Out of Order sein, etwas das Cyrix/IDT/Via heute noch nicht geschafft hat :D

Frank

2002-08-06, 11:56:50

Originally posted by BlackBirdSR
ja, aber würde dem Celeron als erste CPU mit Ondie L2 Cache auch keine neuer Klasse zuordnen.
Oder dem K6-3.

Ich glaub eher, das war der M-Pentium2 PE mit 266Mhz aufwärts.

Und zu dem 486:
auch wenn in manch Augen bei dem nicht viel geändert wurde, spricht der Performancesprung aber doch schon Bände. Und ein 486SX25 ist nunmal häufig schneller gewesen als ein 386DX40. Und selbst wenn gleichschnell... 40 % Weniger Takt - selbe Performance. Wann gabs das das letzte mal?

2002-08-06, 12:13:51

Frank

Das liegt auschliesslich am pipelining und dem integrierte L1 cache des 486.

Die 486er pipe hat 5 Stufen und damit ist der 486 schon etwa 5x scneller als ein gleichgetakteter 386.

Muh-sagt-die-Kuh

2002-08-06, 12:26:14

Originally posted by ow
Frank

Die 486er pipe hat 5 Stufen und damit ist der 486 schon etwa 5x scneller als ein gleichgetakteter 386. Ohne CISC -> RISC umwandlung ist eine Pipe lange nicht so effektiv wie sie es sein könnte....zudem bräuchtest du dazu eine 0% Cache-Miss Rate und eine 100% zutreffende Sprungvorhersage ;)

Anzahl Pipe Stufen bedeutet mitnichten x-mal mehr leistung als ohne Pipe, mehr Pipe Stufen bedeuten auch nicht mehr geschwindigkeit bei gleichem Takt.

2002-08-06, 12:38:50

5 pipes : 1 ergebnis pro Takt, 5 ergebnisse in 5 Takten

keine Pipe: 1 ergebnis in 5 Takten.

Die 486er pipe hat 5 Stufen und damit ist der 486 schon etwa 5x schneller als ein gleichgetakteter 386.

Muh-sagt-die-Kuh

2002-08-06, 12:51:20

Originally posted by ow
5 pipes : 1 ergebnis pro Takt, 5 ergebnisse in 5 Takten

keine Pipe: 1 ergebnis in 5 Takten.

Du meinst wohl eine 5-stufige pipe ;)

Bei einer reinen RISC architektur mag das unter oben genannten vorraussetzungen (die NIE erfüllt sind) annährend stimmen, bei CISC aufgrund der unterschiedlich komplexen befehle nicht. Eine Pipe muss man zeitlich synchronisieren...bei einer CISC pipe ergeben sich hier ziemlich viele waits, man vergleiche das befehlsdecoding eines einfachen 1 byte befehls mit dem eines komplexen 17 byte Befehls.

2002-08-06, 12:59:38

Ja ich meinte eine 5-stufige Pipe:D

Das sollte ja auch nur als einfache Rechnung zur Anschauung dienen.
Das da noch wesentlich mehr zu beachten ist (zB. auch voneinander abhaengige Befehle ->pipeline lock,...) ist mir schon klar.

Lokadamus

2002-08-07, 13:08:05

mmm...

Was meldet eigentlich der CPUID klimbim zurück ???
8086 -> 80186 (Waschmaschine ?!?) -> 80286 mit 16 Bit -> 80386 mit 32 Bit -> 80486 1 Level Cache on Die -> Pentium ((586) schon in Risc?) + MMX / k5 -> Pentium Pro -> P2 + Celeron+ K6 + K7 Athlon + P3? + P 4 Neues Design, AMD XP...

StefanV

2002-08-07, 13:25:58

Originally posted by Lokadamus
mmm...

Was meldet eigentlich der CPUID klimbim zurück ???
8086 -> 80186 (Waschmaschine ?!?) -> 80286 mit 16 Bit -> 80386 mit 32 Bit -> 80486 1 Level Cache on Die -> Pentium ((586) schon in Risc?) + MMX / k5 -> Pentium Pro -> P2 + Celeron+ K6 + K7 Athlon + P3? + P 4 Neues Design, AMD XP...

Der Pentium war noch ein Natives Design, ein RISC Design hatte AMD mit dem K5 und Intel erst mit dem P6 Design.

BTW: hatte der 386 nicht auch einen L1 Cache von 1kb??

2002-08-07, 13:28:16

Originally posted by Stefan Payne

Der Pentium war noch ein Natives Design, ein RISC Design hatte AMD mit dem K5 und Intel erst mit dem P6 Design.

BTW: hatte der 386 nicht auch einen L1 Cache von 1kb??

btw. nein.

Es waren 'gemoddete' 386er Cores, die als 486SLC oder DLC(?) auf den Markt kamen und 1kb L1-Cache hatten.

[edit]Korrektur: es gibt auch vollwertige 486SLCs.

s.a. hier:

http://www.tarigon.de/tramp/cpulist.html

oder hier: http://einstein.et.tudelft.nl/~offerman/cl.contents2.html

StefanV

2002-08-07, 13:40:42

achso, waren diese Cyrix möchtegern 486 für 386 Sockel...

DAS war mal 'ne Verarsche, dagegen ist das, was NV mit GF4MX und GF4 TI macht ja fast noch harmlos...

PS: hab selbst auch einen Möchtegern 486, einen TI486DLX/40...

2002-08-07, 13:44:34

Originally posted by Stefan Payne
achso, waren diese Cyrix möchtegern 486 für 386 Sockel...

korrekt.

DAS war mal 'ne Verarsche, dagegen ist das, was NV mit GF4MX und GF4 TI macht ja fast noch harmlos...

mal wieder einer deiner unnoetigen Kommentare. btw. was ist denn mit der R9000?;)

PS: hab selbst auch einen Möchtegern 486, einen TI486DLX/40...

Sammelst du solchen Schrott?

StefanV

2002-08-07, 13:56:05

Originally posted by ow

mal wieder einer deiner unnoetigen Kommentare. btw. was ist denn mit der R9000?;)

Jaja, is ja schon gut :)
aber NV war zu erst da, deswegen bekommen sie auch die ganze Prügel ab, war schon immer so ;D

Originally posted by ow
Sammelst du solchen Schrott?

Naja, hab hier ingsesamt 2 386er Boards, 3 486er, 2 Pentium Boards und noch etwas Zubehör :)

ALso ich könnte mir noch locker 5 Rechner zusammenschrauben, nur fehlen mir ein paar Gehäuse *eg*

Achja, ein P2/266 mit Board liegt hier auch noch irgendwo rum...

Sir Integral Wingate Hellsing

2002-08-07, 18:29:47

Originally posted by Stefan Payne
achso, waren diese Cyrix möchtegern 486 für 386 Sockel...

DAS war mal 'ne Verarsche, dagegen ist das, was NV mit GF4MX und GF4 TI macht ja fast noch harmlos...

PS: hab selbst auch einen Möchtegern 486, einen TI486DLX/40...

Nix gegen den Cyrix 486 DLC 40 MHz 1 KB L1-Cache !

Damit konnte ich prima mein 386er Board aufrüsten!

Ausserdem lief da sogar Win95(B) druff:

Cyrix 486 DLC 40 MHz 1 KB L1-Cache
8 MB Simm-RAM
Unkown 386er-Board - no L2-Cache installed
S3 Trio 32 2MB VLB
213 MB Seagate HDD PIO 2
Unknown ISA-IDE-Controller
Crystal 16-Bit Soundkarte (Soundblaster-PRO kompatibel)
6x Mitsumi CD-ROM
1,44 MB & 1,2 MB FDD

:o :o :o

Darkstar

2002-08-07, 23:14:48

Originally posted by Vedek Bareil
Zu den 586ern zählen: Pentium Classic, Pentium MMX, Cyrix 5x86, 6x86, AMD K5, K6 (der unterscheidet sich ja vom K5 nur durch MMX), K6-2, K6-3
Zu den 686ern gehören: Pentium Pro, Pentium II (Klamath und Deschutes), Pentium III (Katmai und Coppermine), AMD Athlon (von Classic über T-Bird, Duron und Palomino bis T-bred)
Und die Klasse der 786er bilden schließlich Pentium IV und AMD K8 Hammer.Der Cyrix 6x86MX hat übrigens einen Befehlssatz, der in weiten Teilen mit dem des Pentium Pro übereinstimmt. So gesehen gehört er eigentlich auch zur 6. Generation.Originally posted by Muh-sagt-die-Kuh
Eine FPU in Hardware machte es dagegen erstmals möglich, in akzeptabler Geschwindigkeit mit IEEE floating-point zahlen auf der x86 Architektur zu rechnen. Ab dem 486DX ist diese dann in jeder CPU vorhanden (SX mal ausgenommen)...Ich bilde mir ein, daß es da mal Prozessoren der 5. Generation von NexGen gab, die ebenfalls keine integrierte FPU besaßen.Originally posted by Frank
Und ein 486SX25 ist nunmal häufig schneller gewesen als ein 386DX40.Originally posted by ow
Das liegt auschliesslich am pipelining und dem integrierte L1 cache des 486.

Die 486er pipe hat 5 Stufen und damit ist der 486 schon etwa 5x scneller als ein gleichgetakteter 386.Diese Aussage ist, falls sie allgemeingültig sein sollte, unwahr: Mein Intel 486SX20 ist nachweisbar langsamer als jeder 386DX mit mehr als 30 MHz – sofern man nicht Software verwendet, die auf den 8-KByte-L1-Cache des 486ers handoptimiert ist.

2002-08-08, 09:14:28

Originally posted by Darkstar
Diese Aussage ist, falls sie allgemeingültig sein sollte, unwahr: Mein Intel 486SX20 ist nachweisbar langsamer als jeder 386DX mit mehr als 30 MHz – sofern man nicht Software verwendet, die auf den 8-KByte-L1-Cache des 486ers handoptimiert ist.

Diese Aussage sollte nicht allgemeingueltig sein.

Aber da ist dein 486SX20 wohl fehlkonfiguriert. pipelining und L1 cache machen selbst den 486SX20 einem 386er ueberlegen.

Dazu kommt noch, dass auf 486er Board idR. mehr L2 cache sitzt als auf 386er Boards.

Frank

2002-08-08, 12:05:21

zudem sollte man sich auch über den prozentualen Unterschied zwischen SX20 uns SX25 klar sein. Sind die selben Prozente wie 2GHz uzu 2,5GHz. Das klingt schon ganz anders.

Darkstar

2002-08-08, 20:41:53

Originally posted by ow
Aber da ist dein 486SX20 wohl fehlkonfiguriert. pipelining und L1 cache machen selbst den 486SX20 einem 386er ueberlegen.Es könnte sein, daß das Board einen großen Anteil am schlechten Abschneiden des 486ers hat (UMC-Chipsatz, nur ISA-Steckplätze, extrem langsamer 64KB-L2-Cache – da war nicht viel zu tunen).Originally posted by Frank
zudem sollte man sich auch über den prozentualen Unterschied zwischen SX20 uns SX25 klar sein. Sind die selben Prozente wie 2GHz uzu 2,5GHz. Das klingt schon ganz anders. Und was ist mit dem Unterschied zwischen DX40 und DX30?

Frank: 486SX25 schneller als 386DX40
Darkstar: 486SX20 langsamer als/gleichschnell wie 386DX30

Macht auf 2,5GHz (100%) bezogen beim 386er genau 1,875GHz. Na, wie klingt das? :D

Pirx

2002-08-08, 21:40:26

Originally posted by 028

Nix gegen den Cyrix 486 DLC 40 MHz 1 KB L1-Cache !

Damit konnte ich prima mein 386er Board aufrüsten!

Ausserdem lief da sogar Win95(B) druff:

Cyrix 486 DLC 40 MHz 1 KB L1-Cache
8 MB Simm-RAM
Unkown 386er-Board - no L2-Cache installed
S3 Trio 32 2MB VLB
213 MB Seagate HDD PIO 2
Unknown ISA-IDE-Controller
Crystal 16-Bit Soundkarte (Soundblaster-PRO kompatibel)
6x Mitsumi CD-ROM
1,44 MB & 1,2 MB FDD

:o :o :o

OT: Den Prozi hatte ich auch mal:bier:
War, wenn man den Cache und irgendwelche anderen Tweaks eingeschaltet hatte genauso schnell wie 486 DX 40:)

StefanV

2002-08-08, 23:48:01

Originally posted by Pirx

OT: Den Prozi hatte ich auch mal:bier:
War, wenn man den Cache und irgendwelche anderen Tweaks eingeschaltet hatte genauso schnell wie 486 DX 40:)

Ahja, die Cyrix CPUs mit ihren ganzen 'Turboextras' :)

Wenn die cx-CPU richtig läuft, dann geht sie richtig ab, wenn nicht, dann is sie am schleichen...

Sir Integral Wingate Hellsing

2002-08-09, 10:24:24

Originally posted by Stefan Payne

Ahja, die Cyrix CPUs mit ihren ganzen 'Turboextras' :)

Wenn die cx-CPU richtig läuft, dann geht sie richtig ab, wenn nicht, dann is sie am schleichen...

Das is schon (fast) Spam...

1. hatte die Cx-Cpu keine "Turboextras"

2. is die zweite Aussage völlig Müll, denn wovon machst Du es abhängig ob sie gut läuft oder nicht? An der Cpu kann man nicht viele Änderungen machen...

Originally posted by Pirx

OT: Den Prozi hatte ich auch mal
War, wenn man den Cache und irgendwelche anderen Tweaks eingeschaltet hatte genauso schnell wie 486 DX 40

Sicherlich nicht, da der i486 DX40 ne bessere FPU und 8 mal mehr L1-Cache hatte...

StefanV

2002-08-09, 14:01:25

Originally posted by 028

Das is schon (fast) Spam...

1. hatte die Cx-Cpu keine "Turboextras"

2. is die zweite Aussage völlig Müll, denn wovon machst Du es abhängig ob sie gut läuft oder nicht? An der Cpu kann man nicht viele Änderungen machen...

1. aber Sicher hatten das Cyrix CPUs :)
Such mal nach dem 6x86 oder auch M1sc (5x86), die haben beide einige Features, die man per Software aktivieren kann.
Und wenn man das getan hat, dann kann man nochmal 'etwas' Performance gewinnen.

2. na, vom BIOS des Boards natürlich!
Einige Features der Cyrix CPUs kann man aber per Software aktivieren.
Durchwühl doch am besten mal das c't Archiv, da wirst du einige Tools für alte Cyrix CPUs finden...

Muh-sagt-die-Kuh

2002-08-09, 14:31:40

Originally posted by 028

Sicherlich nicht, da der i486 DX40 ne bessere FPU und 8 mal mehr L1-Cache hatte... Es gab von intel keinen 486DX-40....den gabs nur von AMD ;)

Muh-sagt-die-Kuh

2002-08-09, 14:33:47

Originally posted by Stefan Payne

1. aber Sicher hatten das Cyrix CPUs :)
Such mal nach dem 6x86 oder auch M1sc (5x86), die haben beide einige Features, die man per Software aktivieren kann.
Und wenn man das getan hat, dann kann man nochmal 'etwas' Performance gewinnen.

2. na, vom BIOS des Boards natürlich!
Einige Features der Cyrix CPUs kann man aber per Software aktivieren.
Durchwühl doch am besten mal das c't Archiv, da wirst du einige Tools für alte Cyrix CPUs finden... Ich hatte so ein schrottiges Teil auch mal.....die 133 mhz Version war im Integer Bereich schneller als ein gleichgetakteter Pentium.....aber wehe es kamen FPU Operationen ran, dann ist diese CPU fast auf das Niveau eines P-75 abgesunken.....

Die Software-"Tweaks" waren allesamt ziemlich wirkungslos....

StefanV

2002-08-09, 14:46:24

Ha, an ein Feature des 6x68 erinnere ich mich jetzt :)

Linear Burst!

Nachteil: wird von KEINEM Intel Chipsatz unterstützt und die VIA und ALIs der Zeit waren lahme Gurken...

Pirx

2002-08-10, 10:35:39

Originally posted by 028
Sicherlich nicht, da der i486 DX40 ne bessere FPU und 8 mal mehr L1-Cache hatte...

Auf die FPU kam es damals ja nicht weiter an, in der Integerleistung waren sie ungefähr gleich (wobei ich damals nicht wirklich umfangreich gebencht habe:))

Xmas

2002-08-12, 21:48:27

Also rein theoretisch war der 486er bei den meisten Instruktionen ca. 2 bis 3 mal schneller (sogar bei NOP ;D), mit Ausnahme von MUL und IMUL, wo der 486er sogar deutlich langsamer war. Und die Pentium-FPU ist dem 487er Meilen voraus.

Marcel

2002-08-15, 01:13:32

Originally posted by Muh-sagt-die-Kuh
Ich hatte so ein schrottiges Teil auch mal.....die 133 mhz Version war im Integer Bereich schneller als ein gleichgetakteter Pentium.....aber wehe es kamen FPU Operationen ran, dann ist diese CPU fast auf das Niveau eines P-75 abgesunken.....

Moment.
Den schnellsten 486er-Kern, auf die allgemeine Integer-Leistung bezogen, hatte damals definitiv Intel mit dem 486er. Der wurde nur übertroffen vom iDX4, welcher mehr Cache und ein paar Optimierungen mit sich brachte.
Der Penitum besitzt ein paar Ausführungseinheiten MEHR als der i486, so dass superskalar gearbeitet werden kann; zusätzlich wurden die Ausführungseinheiten gegenüber dem vier Jahre früher auf den Markt erschienenen i486 optimiert.
Geh mal auf den Bau. Links mauert ein Bauarbeiter, der normal werkelt. Rechts arbeiten zwei flinke Wiesel, wovon einer alle 20 Minuten mal austreten muss [1]. Und gemäß Deinem Posting brauchen die zwei flinken Wiesel länger.

Ah ja.

[1]
Der Pentium hate zwei Integer-Units, U und V genannt, und eine Floating Point-Unit, die "ein paar Ressourcen" mit einer der beiden Integer-Units teilt.
http://www.bdti.com/procsum/p5.htm

Marcel

2002-08-15, 01:15:23

Originally posted by Muh-sagt-die-Kuh
Es gab von intel keinen 486DX-40....den gabs nur von AMD ;)

Das war eine Frage des Lötgeschicks, 80MHz-Quarze gab's damals wohl. ;-)
Aber hast schon recht, offiziell gabs nur 33 oder 50 MHz, nix dazwischen.

Marcel

2002-08-15, 01:27:22

Originally posted by ow
5 pipes : 1 ergebnis pro Takt, 5 ergebnisse in 5 Takten

keine Pipe: 1 ergebnis in 5 Takten.

Moment,

Hauptziel einer Pipeline ist, die Befehlsabarbeitung in kleinere Häppchen zu zerlegen, damit man a) diese besser auf die Funktionseinheiten verteilen kann (Stichwort FDE), und b) den Takt hochziehen kann. Daraus ergibt sich dann die Parallelisierung, oder besser gesagt, die "überlappte Fertigung" (Abarbeitung).
Pure Parallelisierung macht man nicht über eine Pipeline, sondern über mehrere Execution Units.

Nach Deiner Rechnung müsste ein P4 mit seiner 20stufigen Pipeline den Athlon, welcher 9 oder 10 Stufen hat, bei gleichem Takt um den Faktor 2 abhängen.

Marcel

2002-08-15, 01:29:26

Originally posted by 028

Ausserdem lief da sogar Win95(B) druff:

Cyrix 486 DLC 40 MHz 1 KB L1-Cache
8 MB Simm-RAM
Unkown 386er-Board - no L2-Cache installed
S3 Trio 32 2MB VLB
213 MB Seagate HDD PIO 2
Unknown ISA-IDE-Controller
Crystal 16-Bit Soundkarte (Soundblaster-PRO kompatibel)
6x Mitsumi CD-ROM
1,44 MB & 1,2 MB FDD

:o :o :o

Würdest Du das "lief" bitte durch ein "kroch" ersetzen?

Danke.

;-)

zeckensack

2002-08-15, 10:51:16

Originally posted by Marcel
Nach Deiner Rechnung müsste ein P4 mit seiner 20stufigen Pipeline den Athlon, welcher 9 oder 10 Stufen hat, bei gleichem Takt um den Faktor 2 abhängen. Nein, der Athlon ist auch komplett pipelined. Er liefert also auch ein Ergebnis pro Takt pro ausgelasteter Funktionseinheit.

Das da oben war auf einen Chip ganz ohne Pipeline gemünzt.

Marcel

2002-08-15, 11:23:07

Originally posted by zeckensack
Nein, der Athlon ist auch komplett pipelined. Er liefert also auch ein Ergebnis pro Takt pro ausgelasteter Funktionseinheit.

Das da oben war auf einen Chip ganz ohne Pipeline gemünzt.

Die Rechnung "fünfstufige Pipeline bringt fünfmal mehr IPC als ohne Pipeline" funktioniert jedoch selbst im best case nicht, da bei dieser Rechnung die Architektur des Prozessors (Aufteilung und Anzahl in und an Prefetch-, Decode- und Execution Units) völig unberücksichtigt bleibt.

Und dann war da noch die Sache mit der Sprungvorhersage.

Gruß,
Marcel

Muh-sagt-die-Kuh

2002-08-15, 13:02:07

Originally posted by Marcel

Die Rechnung "fünfstufige Pipeline bringt fünfmal mehr IPC als ohne Pipeline" funktioniert jedoch selbst im best case nicht, da bei dieser Rechnung die Architektur des Prozessors (Aufteilung und Anzahl in und an Prefetch-, Decode- und Execution Units) völig unberücksichtigt bleibt.

Und dann war da noch die Sache mit der Sprungvorhersage.

Gruß,
Marcel Das hab ich ihm oben auch schon hingeschrieben ;)

Marcel

2002-08-15, 13:13:50

Originally posted by Muh-sagt-die-Kuh
Das hab ich ihm oben auch schon hingeschrieben ;)

"Ja, aber trotzdem." =)

Gruß,
Marcel

stickedy

2002-08-15, 15:42:56

Oh Gott...

ist das denn so schwierig?

5. Generation: Intel Pentium, Pentium MMX, AMD K5 (SSA5 und richtiger K5), Cyrix 5x86, Cyrix 6x86, IDT Centaur WinChip C6, Nexgen 586

6. Generation: Intel Penium Pro, Pentium II, Pentium III, Celeron, AMD K6, K6-2, K6-III, K6-2+, K6-3+, Cyrix 6x86MX, MII, IDT Centaur WinChip2, 2A, 3, Rise mP6, NexGen 686

7. Generation: Intel Pentium IV, Celeron (auf P4-Basis) AMD Athlon, Duron, VIA Cyrix III (Cyrix-Core), Cyrix III (Centaur-Core), C3

8. Generation: Intel Prsecott, AMD Hammer-Family, VIA Nehemia

CPU-Features sagen im großen und ganzen nicht sonderlich viel über die Generation aus! Wichtig ist der Vergelich zum direkten Vorgänger.
Bei der Gelegenheit möchte ich gleich noch einen Fehler im allerersten Posting ansprechen: Die K6-Reihe ist mitnichten der 5. Generation zuzurechnen. Die K6-Reihe unterscheidet sich vom K5 nämlich nicht nur durch MMX! Die gesamte Architektur ist grundlegend anders! Der K6 wurde auch nicht original von AMD designt sondern wurde von NexGen als Nx686 entwickelt und AMD hat die CPU nach der Übernahme von NexGen für den Socket7 umdesignt. Aber mit dem K5 hat er so gut wie nix gemeinsam!
Genauso wie der 6x86MX/MII zur 6. Generation gehört! Zum Beispiel besitzt er faßt den kompletten erweiterten Befehlsatz des PentiumPro/II welchen der 6x86 nicht besitzt.
Im übrigen wird bei Centaur bewußt auf out-of-order verzichtet, da es nicht ihrer Pilosophie entspricht (Ihre Pilosophie: eine möglichst einfache CPU zu entwickeln). Nicht umsonst hat der C6 z.B. kaum Bugs im Gegensatz zu Intel, AMD und Cyrix CPUs. Auch der Nehemia wird wohl nicht out-of-order sein.
Cyrix CPUs sind im übrigen seit dem 5x86 out-of-order. Insofern ist diese Aussage auch inkorrekt.

Kleines Statement: ich weiß wovon ich rede! ich habe mich lange genug mit CPUs beschäftigt und viele Tests etc. gemacht...

zeckensack

2002-08-15, 15:51:03

stickedy,

Deine Mühen in Ehren, aber das ist die altbekannte Marketingeinteilung, die die meisten sowieso schon kennen dürften :)

Viel spannender finde ich im Nachhinein, wenn man nach den Eigenheiten der CPUs eine 'technische' Generationenteilung vornimmt. In diesem Sinne sind auch meine Beiträge hier zu verstehen, ich denke bei den anderen ist's ähnlich =)

mapel110

2002-08-15, 16:11:50

Originally posted by zeckensack
stickedy,

Deine Mühen in Ehren, aber das ist die altbekannte Marketingeinteilung, die die meisten sowieso schon kennen dürften :)

Viel spannender finde ich im Nachhinein, wenn man nach den Eigenheiten der CPUs eine 'technische' Generationenteilung vornimmt. In diesem Sinne sind auch meine Beiträge hier zu verstehen, ich denke bei den anderen ist's ähnlich =)

also gibt es garkeine offizielle unterteilung mit diesem schema mehr ?!

win-cpu-id spuckt doch noch sowas aus, oder ?

BlackBirdSR

2002-08-15, 16:29:38

Originally posted by stickedy
Oh Gott...

ist das denn so schwierig?

5. Generation: Intel Pentium, Pentium MMX, AMD K5 (SSA5 und richtiger K5), Cyrix 5x86, Cyrix 6x86, IDT Centaur WinChip C6, Nexgen 586

6. Generation: Intel Penium Pro, Pentium II, Pentium III, Celeron, AMD K6, K6-2, K6-III, K6-2+, K6-3+, Cyrix 6x86MX, MII, IDT Centaur WinChip2, 2A, 3, Rise mP6, NexGen 686

7. Generation: Intel Pentium IV, Celeron (auf P4-Basis) AMD Athlon, Duron, VIA Cyrix III (Cyrix-Core), Cyrix III (Centaur-Core), C3

8. Generation: Intel Prsecott, AMD Hammer-Family, VIA Nehemia

CPU-Features sagen im großen und ganzen nicht sonderlich viel über die Generation aus! Wichtig ist der Vergelich zum direkten Vorgänger.
Bei der Gelegenheit möchte ich gleich noch einen Fehler im allerersten Posting ansprechen: Die K6-Reihe ist mitnichten der 5. Generation zuzurechnen. Die K6-Reihe unterscheidet sich vom K5 nämlich nicht nur durch MMX! Die gesamte Architektur ist grundlegend anders! Der K6 wurde auch nicht original von AMD designt sondern wurde von NexGen als Nx686 entwickelt und AMD hat die CPU nach der Übernahme von NexGen für den Socket7 umdesignt. Aber mit dem K5 hat er so gut wie nix gemeinsam!
Genauso wie der 6x86MX/MII zur 6. Generation gehört! Zum Beispiel besitzt er faßt den kompletten erweiterten Befehlsatz des PentiumPro/II welchen der 6x86 nicht besitzt.
Im übrigen wird bei Centaur bewußt auf out-of-order verzichtet, da es nicht ihrer Pilosophie entspricht (Ihre Pilosophie: eine möglichst einfache CPU zu entwickeln). Nicht umsonst hat der C6 z.B. kaum Bugs im Gegensatz zu Intel, AMD und Cyrix CPUs. Auch der Nehemia wird wohl nicht out-of-order sein.
Cyrix CPUs sind im übrigen seit dem 5x86 out-of-order. Insofern ist diese Aussage auch inkorrekt.

Kleines Statement: ich weiß wovon ich rede! ich habe mich lange genug mit CPUs beschäftigt und viele Tests etc. gemacht...

Nein das ist nicht schwierig wie du es machst, allerdings folgt es fast genau den MarketingEinteilungen der Hersteller und ist durch nichts begründet.
Allerdings finde ich gibt eben genau die Architektur Aufschluss darüber in welcher Generation eine CPU steckt.
Wichtig hierbei ist natürlich auch der Befehlssatz.
Wenn man also die CPUs schon eine gemeinsame Einteilung steckt, dann sollte man das an gemeinsamen Nennern tun, wenn es ihn geben würde.

fangen wir mal an.
der P5 ist sicherlich das klassische Beispiel für die 5te Generation.
Es ist eine CISC CPU, wie auch alle Cyrix, Winchip und RISE CPUs
Desweiteren nutzt er eine InOrder Architektur.

Der Cyrix 5x86 ist ein aufgebohrter 486 den ich nicht in die 5te generation stecken würde.
Dazu gehört wohl auch der Winchip C6 (CISC InOrder, 1 Integer Pipeline).

Geht es jetzt nur nach der Architektur so stecken K5 und K6 nicht mehr in dieser Generation, bauen sie doch auf dem selben Prinzip auf wie der P6.
Den K6 und K5 innerhalb der Generationen zu trennen halte ich für sehr ungeschickt.
Nutzen sie doch die gleichen Merkmale (RISC, Out of Order, Cachedesign, Auführen von ROPs etc)

Da der [/B]Nexgen[/B] 6x86 praktisch ein K6 ist, liegt er folglich in der selben Klasse.

Winchip 2 und 3 bauen auf den selben Prinzipien auf wie der P5, und nutzen weder einen RISC Kern noch OutofOrder, sollten also nicht wirklich in die 6te Generation.

Selbiges gilt für den Cyrix III, Via C3
es sind parktisch P5 ähnliche CPUs, auf keinen Fall 7. Generation

Natürlich haben einge von den CPUs MMX, und andere SIMD Befehle.. allerdings würde ich einen Generationswechsel nicht an SIMD Befehlen festmachen.

der K7 ist ein vollstädnig P6 kompatibler Prozessor, der alle Merkmale der P6 Architektur hat, und diese gegebenfalls nur verbessert.
Eine CPU der 7. generation ist er weder nach Befehlsatz noch nach Architektur.

Was den Hammer und Prescott angeht, so hat der Hammer einen 6.Generations RISC Kern mit einigen bis dato ungesehen Features.
Prescott bleibt ein P7 Core, mit einigen veränderungen,
ob das für einen Generationssprung nach Intel reicht bleibt ungewiss.

Da es also völlig unnütz ist die CPUs in Intels Generationsklassen einzuteilen, noch einen Architekturnenner und Befehlssatznenner zu dinen bin ich dafür, Intels Generationsklassen für Intel CPUs zu lassen, und die anderen CPUs in ihre jeweiligen Generatione einzuteilen. Also AMD 8. generation etc.

Alles Andere klappt einfach nicht mehr zufriedenstellend.

Out of Order ist ein Merkmal das alle x86 CPUs heutzutage haben sollte, da die Software darauf angepasst wird.
Gibt es nur eine Architektur im Marktsegment, geht dagegen InOrder klar (Sun Sparc, Intel Itanium)

Die Cyrix und Winchip Designs sind noch heute InOrder weil sie immernoch auf den ersten Designs zu P5 Zeiten aufbauen, und die Firmen nicht die Zeit/Geld hatten ein neues Design zu entwickeln.
Das InOrder dabei ressourcenschonend ist, ist ein Effekt der vielleicht auch einige Versuche für neudesigns zurückgehalten hat.

naja.. Alles meine pers. Meinung natürlich, freue mich auf die weitere Diksussion

stickedy

2002-08-15, 17:09:37

Originally posted by BlackBirdSR
der P5 ist sicherlich das klassische Beispiel für die 5te Generation.
Es ist eine CISC CPU, wie auch alle Cyrix, Winchip und RISE CPUs
Desweiteren nutzt er eine InOrder Architektur.

Das ist nicht korrekt: Alle IDT/Centaur CPUs sind RISC-CPUs! Das sieht man alleine schon a der Effizienz. Schau dir mal die Blockdiagramme an und due wirst erkennen, dass meine Aussage wahr ist.
Beim rise mP6 weiß ich es jetzt ehrlich gesagt nicht ganz genau, aber ich denke auch dieser basiert auf einer RISC-Architektur.
Bei den Cyrix gebe ich dir Recht: Allesamt reine CISC!

Der Cyrix 5x86 ist ein aufgebohrter 486 den ich nicht in die 5te generation stecken würde.

Das stimmt nicht! Schau dir die Spezifikationen und Blockdiagramme an und du wirst erkennen, daß der 5x86 dem 6x86 sehr ähnlich ist, nur daß er für die 486er Board-Architektur angepaßt wurde.
Besser ist die Aussage: Der 5x86 ist ein abgespeckter 6x86, also sehr wohl 5. Generation
[/quote]

Dazu gehört wohl auch der Winchip C6 (CISC InOrder, 1 Integer Pipeline).

Siehe oben

Geht es jetzt nur nach der Architektur so stecken K5 und K6 nicht mehr in dieser Generation, bauen sie doch auf dem selben Prinzip auf wie der P6.
Den K6 und K5 innerhalb der Generationen zu trennen halte ich für sehr ungeschickt.
Nutzen sie doch die gleichen Merkmale (RISC, Out of Order, Cachedesign, Auführen von ROPs etc)

Ist es aber nicht! Wie gesagt, die Architektur des K6 unterscheidet sich grundlegend bom K5! Alleinen schon von der Leistung pro MHz: Der K5 schlägt hier einen K6 um längen! Auch hier gilt: Sie dir die Blockdiagramme an!

Da der [/B]Nexgen[/B] 6x86 praktisch ein K6 ist, liegt er folglich in der selben Klasse.

Das ist absolut richtig!

Winchip 2 und 3 bauen auf den selben Prinzipien auf wie der P5, und nutzen weder einen RISC Kern noch OutofOrder, sollten also nicht wirklich in die 6te Generation.

Das stimmt auch nicht: Wie oben geschrieben, haben Centaur CPUs sehr wohl einen RISC-Kern. Das sie kein out-of-order nutzen liegt lediglich in der Tatsache begrünet, daß Cnetaur darin nur Verschwendung von Transistoren sieht, die die Mehrleistung nicht rechtfertigen.

Selbiges gilt für den Cyrix III, Via C3
es sind parktisch P5 ähnliche CPUs, auf keinen Fall 7. Generation

hast du die Blockdiagramm des echten Cyrix III angesehen? Also das des Joshua? Du wirst sehen: 7. Generation.
Zum Centaur Cyrix III (Samuel) bzw. dem C3 ist zu sagen, daß er ein Streitfall ist: Die CPU basiert zum großen Teil auf dem alten WinChip-Design, allerdings ist dieses doch sehr modifiziert worden. Sagen wir Generation 6,5 :)

Natürlich haben einge von den CPUs MMX, und andere SIMD Befehle.. allerdings würde ich einen Generationswechsel nicht an SIMD Befehlen festmachen.

Stimmt!

der K7 ist ein vollstädnig P6 kompatibler Prozessor, der alle Merkmale der P6 Architektur hat, und diese gegebenfalls nur verbessert.
Eine CPU der 7. generation ist er weder nach Befehlsatz noch nach Architektur.

*g* Der Athlon unterschiedet sich in ziemlich allen Punkten vom P6... Den Athlon auf eine Stufe mit dem P6 zu stellen ist einfach unsinnig...

Was den Hammer und Prescott angeht, so hat der Hammer einen 6.Generations RISC Kern mit einigen bis dato ungesehen Features.
Prescott bleibt ein P7 Core, mit einigen veränderungen,
ob das für einen Generationssprung nach Intel reicht bleibt ungewiss.

Spar ich mir jetzt...

Da es also völlig unnütz ist die CPUs in Intels Generationsklassen einzuteilen, noch einen Architekturnenner und Befehlssatznenner zu dinen bin ich dafür, Intels Generationsklassen für Intel CPUs zu lassen, und die anderen CPUs in ihre jeweiligen Generatione einzuteilen. Also AMD 8. generation etc.

Alles Andere klappt einfach nicht mehr zufriedenstellend.

Warum soll man sich denn nach Intel richten? Trotz allem kann man ohne Probleme feststellen, welche CPUs zu welcher Generation gehören.

Out of Order ist ein Merkmal das alle x86 CPUs heutzutage haben sollte, da die Software darauf angepasst wird.
Gibt es nur eine Architektur im Marktsegment, geht dagegen InOrder klar (Sun Sparc, Intel Itanium)

Die Cyrix und Winchip Designs sind noch heute InOrder weil sie immernoch auf den ersten Designs zu P5 Zeiten aufbauen, und die Firmen nicht die Zeit/Geld hatten ein neues Design zu entwickeln.
Das InOrder dabei ressourcenschonend ist, ist ein Effekt der vielleicht auch einige Versuche für neudesigns zurückgehalten hat.

[b]Cyrix-CPUs[b] sind seit dem 5x86 alle out-of-order!!
Das mit in-order bei Centaur hab ich ja schon erläutert. Das out-of-order und in-order so gut wie keinen Unterschied macht, erkennt man leicht in dem man die Integer-Leitung des C3 mit anderen CPUs vergleicht.

naja.. Alles meine pers. Meinung natürlich, freue mich auf die weitere Diksussion
Gerne!

zeckensack

2002-08-15, 17:12:29

Originally posted by mapel110

also gibt es garkeine offizielle unterteilung mit diesem schema mehr ?!

win-cpu-id spuckt doch noch sowas aus, oder ? Sicher gibt's dazu was offizielles. Athlon ist laut AMD 7te Generation, Hammer 8te usw. Auch CPUID gibt sowas aus. Aber das ist nunmal wie bereits gesagt, die Einteilung, die die Hersteller ihren Babies mitgeben und diese Einschätzung brauche ich ja nicht zu teilen.
Einen echten Generationssprung sehe ich da, wo wirklich an der Kernarchitektur neue Dinge ausprobiert wurden. Features eben, so wie DX8 Grafikchips gegenüber DX7-Grafikchips eine neue Generation darstellen, weil sie die Dinge anders machen.
Performance spielt da für mich keine Rolle. Ein P3-1400 ist IMHO trotz anderer Fertigung, anderem Package und theretisch dreifacher Performance keine neue Generation gegenüber dem P3-450.

(btw MMX, SSE und 3DNow rechtfertigen IMO auch keinen Generationssprung. Ich stelle mir das wie einen 'integrierten Coprozessor' vor, nicht als radikale Neuerung)

Hugh, fertig und ack@BlackbirdSR :)

BlackBirdSR

2002-08-15, 18:19:41

Originally posted by stickedy

Das ist nicht korrekt: Alle IDT/Centaur CPUs sind RISC-CPUs! Das sieht man alleine schon a der Effizienz. Schau dir mal die Blockdiagramme an und due wirst erkennen, dass meine Aussage wahr ist.
Beim rise mP6 weiß ich es jetzt ehrlich gesagt nicht ganz genau, aber ich denke auch dieser basiert auf einer RISC-Architektur.
Bei den Cyrix gebe ich dir Recht: Allesamt reine CISC!

Das stimmt nicht! Schau dir die Spezifikationen und Blockdiagramme an und du wirst erkennen, daß der 5x86 dem 6x86 sehr ähnlich ist, nur daß er für die 486er Board-Architektur angepaßt wurde.
Besser ist die Aussage: Der 5x86 ist ein abgespeckter 6x86, also sehr wohl 5. Generation

Siehe oben

Ist es aber nicht! Wie gesagt, die Architektur des K6 unterscheidet sich grundlegend bom K5! Alleinen schon von der Leistung pro MHz: Der K5 schlägt hier einen K6 um längen! Auch hier gilt: Sie dir die Blockdiagramme an!

Das ist absolut richtig!

Das stimmt auch nicht: Wie oben geschrieben, haben Centaur CPUs sehr wohl einen RISC-Kern. Das sie kein out-of-order nutzen liegt lediglich in der Tatsache begrünet, daß Cnetaur darin nur Verschwendung von Transistoren sieht, die die Mehrleistung nicht rechtfertigen.

hast du die Blockdiagramm des echten Cyrix III angesehen? Also das des Joshua? Du wirst sehen: 7. Generation.
Zum Centaur Cyrix III (Samuel) bzw. dem C3 ist zu sagen, daß er ein Streitfall ist: Die CPU basiert zum großen Teil auf dem alten WinChip-Design, allerdings ist dieses doch sehr modifiziert worden. Sagen wir Generation 6,5 :)

Stimmt!

*g* Der Athlon unterschiedet sich in ziemlich allen Punkten vom P6... Den Athlon auf eine Stufe mit dem P6 zu stellen ist einfach unsinnig...

Spar ich mir jetzt...

Warum soll man sich denn nach Intel richten? Trotz allem kann man ohne Probleme feststellen, welche CPUs zu welcher Generation gehören.

[b]Cyrix-CPUs[b] sind seit dem 5x86 alle out-of-order!!
Das mit in-order bei Centaur hab ich ja schon erläutert. Das out-of-order und in-order so gut wie keinen Unterschied macht, erkennt man leicht in dem man die Integer-Leitung des C3 mit anderen CPUs vergleicht.

Gerne!

nagut, stimmt, hab meiner Quelle blind vertraut und die Winchips zu CISC CPUs gemacht, sorry..

Allerdings stimme ich mit deiner Einschätzung hinsichtlich des K5-K6 nicht überein.
Das Grundkonzept ist das selbe. Der AUfbau ist natürlich etwas anders, da es nicht die selbe CPU ist, allerdings reicht es nicht um den K5 und K5 in 2 Generationen zu stopfen.

Das der K5 bei einigen Angelegenheiten schneller war als der K6 lag an der Pipelined FPU und dem ganzen Design.
Allerdings nutzen beide einen X86 Decoder für ROPs,
haben 2 Alus 1 FPU, Load&Store etc.
Natürlich gibt es Unterschiede, aber ich wüsste keinen der den K6 eine Klasse höher stellen würde.

Was Athlon ggn P3 angeht, so ist natürlich auch hier viels Anders. aber das GrundDesign sowie die BasisMerkmale der Architektur sind doch die selben.
Fängt man allerdings an wegen jedem Register, oder größerem Puffer etc eine neue Generation anzufangen reicht 1 Stelle für die Generation wohl nicht mehr aus.

Unregistered

2002-08-19, 09:44:45

Kleine Anmerkung: Du "definierst" ja die 5. Generation durch die Architektur des Intel Pentium, richtig? Wieso machst du dann auch den K5 zur 5. Generation? Der K5 hat einen RISC-Kern, der Pentium ist CISC. Der K5 müßte also dann 6. Generation sein...

BlackBirdSR

2002-08-19, 10:02:44

Originally posted by Unregistered
Kleine Anmerkung: Du "definierst" ja die 5. Generation durch die Architektur des Intel Pentium, richtig? Wieso machst du dann auch den K5 zur 5. Generation? Der K5 hat einen RISC-Kern, der Pentium ist CISC. Der K5 müßte also dann 6. Generation sein...

wobei der K5 allerdings nicht kompatibel zum befehlesatz der 6ten Generation ist, sondern zu dem des P5.

Es funktioniert so einfach nicht, schmeisst dieses ganze Intel Generationssystem für AMD und andere CPUs bitte einfach weg,

HOT

2002-08-19, 10:11:44

Warum streitet ihr euch um Generationen? das ist blödsinnig! AMD hat andere Generationsmarken as intel und ordnet sie anders zu. Bei AMD ist der K5 5. generation, K6 6. usw. Eine Generation ist eine komplette Veränderung der Architektur. Bei Intel ists genau dasselbe. Intel brachte in der Vergangenheit einen Prozessortyp und AMD konterte. Intel brachte den Pentium, AMD den K5. Intel brachte den PII AMD kontertemit dem K6. Ab dem PIII unterscheidet sich das Feld jetzt. Der PIII ist Intels 6. Generation immernoch und AMD brachte schon seine 7., den Athlon. Der bleibt auch weiterhin Hauptkonkurrent für Intel P7 Architektur, der Hammer ist IMHO konkurrenzlos.
Wenn Intel keine neue Generation bringt, um es mit dem Hammer aufzunehmen, gewinnt AMD weiterhin Marrktanteile.
Ob der Prescott eine neue Generaion ist, bleibt abzuwarten.

Vedek Bareil

2002-08-19, 23:44:29

Originally posted by zeckensack
Einen echten Generationssprung sehe ich da, wo wirklich an der Kernarchitektur neue Dinge ausprobiert wurden. Features eben, so wie DX8 Grafikchips gegenüber DX7-Grafikchips eine neue Generation darstellen, weil sie die Dinge anders machen.
Performance spielt da für mich keine Rolle. Ein P3-1400 ist IMHO trotz anderer Fertigung, anderem Package und theretisch dreifacher Performance keine neue Generation gegenüber dem P3-450.
also ich denke, daß da Performance schon noch eine gewisse Rolle spielt, nämlich derart, daß die Pro-MHz-Performance bei einer neuen Generation höher sein sollte.
D.h. ein P3-1400 gehört nicht dadurch zu einer neuen Generation, daß er schneller ist als ein P3-450.
Wohl aber gehört ein P2-233 zu einer neuen Generation, weil er bei gleicher Taktfrequenz schneller ist als ein P1-233.

Originally posted by HOT
Intel brachte in der Vergangenheit einen Prozessortyp und AMD konterte. Intel brachte den Pentium, AMD den K5. Intel brachte den PII AMD kontertemit dem K6.
äh... der K6 war aber eigentlich was früher als der P2. Und er stellte auch gar keine Konkurrenz zum P2 dar, da er leistungsmäßig auf P1-Niveau lag, mit dem P2 also gar nicht mithalten konnte.
Auch mit dem K6-2 und seinem 3DNow-Befehlssatz, der erst 1 Jahr nach dem P2 auf den Markt kam, änderte sich daran kaum etwas.
Die erste ernstzunehmende P2-Konkurrenz von AMD-Seite war der Athlon, der dann auch zugleich den Part der P3-Konkurrenz übernahm.

HOT

2002-08-20, 03:22:12

Das ändert nichts an der Tatsache, dass der K6 AMDs 6. Generation war und der PII Intels.

Eusti

2002-08-20, 12:26:38

Originally posted by HOT Wenn Intel keine neue Generation bringt, um es mit dem Hammer aufzunehmen, gewinnt AMD weiterhin Marrktanteile. Ob der Prescott eine neue Generaion ist, bleibt abzuwarten. Dazu meine folgende Meinung:

1) AMD würde nicht weitere Marktanteile gewinnen, sondern müßte erst einmal die gewaltigen Marktanteilsverluste dieses Jahres wieder aufholen. Alleine mit dem Hammer klappt das "nicht mal so eben".

2) Wer sagt, das Intels aktuelle Generation nicht schnell genug ist, um es mit dem Hammer aufzunehmen? Wenn der Hammer erst zum Jahresende kommt, dann hat Intel auch mit der jetztigen Architektur schon einen gleichwertigen Prozessor. OK, der Intel muss über 1GHZ schneller laufen, um mitzuhalten. Aber so wie es aktuell aussieht, ist es für Intel leichter einen 3GHZ P4 zu bauen, als für AMD einen 2GHZ Hammer.

3) Presscott wird keine neue Architektur sein, nur ein Die-Shrink, mit den üblichen Verbesserungen im Cache und Feinschliff an der alten Architektur.

4) Was passiert wohl, wenn Intel die Sache mit dem intregierten Speichercontroller ähnlich sieht wie AMD und in der nächsten Generation diese Controller in den Chip einbaut (wie beim Hammer).

Sozusageb ein 4GHZ Prescott mit intregiertem Speichercontroller.

BlackBirdSR

2002-08-20, 13:26:24

Originally posted by Eusti
Dazu meine folgende Meinung:

3) Presscott wird keine neue Architektur sein, nur ein Die-Shrink, mit den üblichen Verbesserungen im Cache und Feinschliff an der alten Architektur.

4) Was passiert wohl, wenn Intel die Sache mit dem intregierten Speichercontroller ähnlich sieht wie AMD und in der nächsten Generation diese Controller in den Chip einbaut (wie beim Hammer).

Sozusageb ein 4GHZ Prescott mit intregiertem Speichercontroller.

hehe, nein Prescott wird keine neue Architektur sein, allerdings wiedersprechen sich nur Die-Shrink und die Änderungen an der CPU.. entweder es ist nur ein DIE-Shrink oder ein veränderter Core.
Und unter Die-Shrink stell ich mir anderes vor als 1MB L2 Cache und 100Mio Transistoren.

Was den Speichercontroller angeht so hindert Intel natürlich nichts daran den selben Weg zu gehen.
Ausser vielleicht das man als Martkführer damit zu unflexibel und abhängig wird.

HOT

2002-08-20, 15:59:45

Wenn der Hammer es schafft, annähernd die 1,7 bis 2 fache Leistung des P4 NW schafft, wie prognostiziert, hat Intel ein Problem. AMD will ja gleich mit über 2GHz starten. Das heisst, Intel bräuchte einen NW mit 3,3-4GHz um allein diesem ersten Hammer zu kontern. Der Prescott wird schneller als der NW, keine Frage. Aber damit wird man den Abstand zum Hammer vielleicht auf 1,5 senken können, das würde bedeuten, man brächte einen Prescott mit 3,0 GHz, nur um allein den Ur-Hammer zu kontern.
Das Problem was Intel jetzt hat wird deutlich, wenn AMD an der Taktschraube dreht. Nehmen wir mal an, AMD schafft es zum Erscheinungstermin des Prescott, den Hammer auf 2,5 GHz zu takten. Dann müsste der allererste Prescott mit 3,8Ghz erscheinen um mithalten zu können.

Meine Angaben hier sind zwar reine Spekulation, aber ich wollte die Verhältnisse aufzeigen, die sich durch den Hammer ergeben könnten, nach dem jetzigen Stand der Informationen. Intel wird es allein schon Performancetechnisch nicht einfach haben, dagegen klarzukommen.

Doch die Perfromance ist garnicht mehr das, was mir bezüglich Intel sorgen macht - es ist die geniale Infrastruktur des Hammer -> HT.
Und genau hier kommt die neue Generation ins Spiel. Intel sitzt immernoch auf dem North/Southbridgeflaschenhals fest (auch wenn sie es hochtrabend Hub architektur nennen, es ist im Prinzip immernoch dasselbe). Damit können sie gegen die Parallelisierbarkeit von Hammerprozessoren nicht anstinken. Wenn ein Hersteller ein Dualboard bauen will, kann er das schon mit allen Chipsätzen tun, die auf den Markt strömen. Der Hammer hat seinen eigenen Speicher und wird mit HT verbunden, der Chipsatz hat damit nix mehr zu tun. Es reicht die Verdrahtung vorzunehmen, einen Prozessor- und 2 DIMM-Sockel zu setzen und das Bios dafür zu programmieren. Da mit dem Hammer sowieso dank 64Bit nurnoch Dualprozessorfähige OS interessant sind, gibt es auch diesbezüglich keine Hindernisse mehr.
Damit wären wir gleich beim nächsten Punkt: Chipsätze und OSes. Es sind insgesamt Chipsätze von 6 Herstellern fast fertig (AMD, VIA, ALi, SIS, NV, ATI).Das interessante ist, dass sich diese Chipsätze nurnoch in einem Punkten voneinander unterscheiden: Qualität! Das ist ein grosser Pluspunkt für den Hammer, weil sie die Performance nicht mehr grossartig beeinflussen können. Damit rückt der Punkt Qualität (also Kompatibilität, Features und Stabilität) an allererste Stelle.
Desweiteren gab es nie soviel Support der Firmen für eine CPU wie es beim Hemmer der Fall ist. Das gilt auch für OSes: M$ hat WinXP, Linux unterstützt ihn schon jetzt und einige andere haben auch schon interesse gezeigt (Sun z.B.).

BlackBirdSR

2002-08-20, 16:31:30

Wir wäre eine Split? Hammer vs Prescott Grundsatzdiksussion? thx

Du hast im Prinzip ja recht HOT,

allerdings weiss man nicht wie hoch AMD den Hammer treiben kann, bzw muss wenn man ansieht was Intel wohl ohne weiteres mit dem 0.09µ Prescott erreichen könnte.
Also muss AMD es so langsam wie nur möglich angehen lassen und so lange so niedrig bleiben wie möglich.. man kann das Rennen auch mit dem Hammer nicht wirklich gewinnen.
Fordert AMD Intel da zu weit raus, wird Intel die MHZ hochdrehen was natülich beiden schadet, aber Intel durchstehen kann.

Desweiteren glaube ich nicht das man Prescott unterschätzen sollte.
Im P4 steckt extremes Potential das nur drauf wartet freigleassen zu werden.

Was die geniale Infrastruktur (hammer) angeht so ist es gleichzeitig auch dessen Handicap.
Sie muss sich erst im Markt etablieren und beweisen dass sie zuverlässig und sauber läuft (der K7 kämpft jetzt noch damit)
Es mag recht einfach sein, ein Dual Hammer system zu bauen, aber ab Ende dieses Jahres ist jede Intel CPU praktisch eine DualCPU.

Dies wird sich marketingtechnisch sehr gut verkaufen (und wohl zu beginn auch nur da was bringen), und sollte die Industrie anfangen dafür zu optimieren (SSE-3 = SSE2 +PNI?) dann dürfte SMT beim P4 auch etwas bringen, im Gegensatz zu vielen jetzigen benches bei normalen Anwendungen für dualCPUs.
Allerdings zeigt SSE/2 wie lahm die Industrie ist.
AMD hat vielleicht erst bei 0.09µ die Möglichkeit 2 CPUs pro Core unterzubringen, vielleicht auch später erst.

Ansonsten ist viel wahres dran, wenn ich auch noch ein paar Sachen hinzufügen will ;)
Der Hammer wird keine Allheillösung. Der Speichercontroller bringt zwar einiges, allerdings reagiert verschiedenste Software ganz anders auf verkürzte Latenzen.
Gerade FPU aufwendige Berechnungen sind für einen hohen Datendurchsatz dankbar , weniger für kurze Latenzzeiten.
Der Speihercontroller liefert höhere effektive Bandbreite für den Clawhammer, aber es ist vielleicht nicht genug um den Clawhammer bei FPU Code so richtig davonziehen zu lassen.
Ausserdem wissen wir nicht wie ein Clawhammer skalieren wird.
Er mag einen 1.6GHZ Willy bei 800MHZ ebenbürtig sein, aber im Gegensatz zum P4 hat sich beim Hammer der L2 Cache mit steigendem takt nicht verdoppelt, und die Speicherbandbreite bleibt fast exakt gleich.
Eine eher schlechte vorraussetzung für gutes scaling
Nochdazu da Q3 auf keinen fall repräsentativ für die meiste Software da draussen ist.

Der Hammer hat bessere Branchprediction, 2 zusätzliche Pipeline Stufen und was sonst noch, das hoffentlich eben dem Problem der leeren FPU einheiten beim K7 entgegenkommt.
Dagegen hat der Hammer wohl nur 256KB L2 Cache, eventuell auch nur wieder 64bit Anbindung.
Das ist sicherlich nicht mehr Zeitgemäß, und schon gar nicht bei einem Prescott mit 1MB L2 (ob der so im DesktopMarkt antritt?)
Es gibt genügend Software die mehr als 384KB Cache auszunutzen wissen.
Das alles gilt natürlich weniger für Sledgehammer, der mit 5.4GB/s Bandbreite und größerem Cache wohl besonders bei FPU Code nochmal drauflegen dürfte.. aber dementsprechend teuer wird.

Bei SSE2 sollte der Hammer dann wieder einen größeren Vorteil haben, nutzt er doch seine 2 FPU Einheiten für SSE2, wogegen der P4 nur mit einer dienen kann, die dazu auch noch für einige Sachen wie FDIV nonpipelined ist.

Im großen und ganzen denke ich trotzdem dass es fast unmöglich ist performance abschätzungen zu machen, gerade was den FPU Anteil angeht.
Über Prescott gibt es noch weniger, ausser dass er eventuell extrem zulegen kann, je nachdem was Intel beschließt zu tun.

Über 64Bit reden wir mal nicht, das spielt nun wirklich eine sehr kleine Rolle, und erst wenn Intel beginnt die Workstation CPUs aus der IA64 Reihe zu rekrutieren und sich Gerüchte verhärten P4 Tejas hat was mit IA64 am Hut wird interessant wer sich durchsetzen kann.
davor wird es wohl weder Spiele noch Heimanwendungen für 64Bit geben.
Linux ist nicht weitgenug verbreitet und spielt im komerziellen Bereich der Software auch keine so große Rolle wie Windows software..

etc etc ;)

HOT

2002-08-20, 17:22:05

Meiner Meinung nach ist Hyperthreading eine Totgebuhrt; die CPU kann nicht über ihr tatsächliches Leistungspotenzial hinaus sondern dies nur maximieren. Wenn du es aber maximierst, hast du mehr Verlustleistung, was die Taktraten wieder schmälert. AMD hat, so denke ich, niemals vorgehabt sowas wie Hyperthreading zu verbauen. Vielmehr setzen sie auf die Etablierung von gleich mehreren CPUs (was für AMD auch wirtschaftlich sinnvoll ist). Die HT Architektur macht das, denke ich, mehr als deutlich. Die Akzeptanz am Markt ist meiner Meinung nach schon jetzt gegeben, da nahezu jeder Hardwarehersteller schon Unterstützung angekündigt hat und das ist die beste Grundlage, die AMD sich wünschen kann. Bemerkenswert hierbei ist, dass AMD das geschafft hat, ohne Marktführer zu sein. Die Architektur des Hammer (und ggf. schon vorhandene praktische Leistungsdaten bei den Hardwareherstellern) sprechen offensichtlich für sich.

Ob SIMD Einheiten jemals wirklich genutzt werden ist und bleibt fraglich, aber die Wahrscheinlichkeit, dass Hersteller verstärkt darauf zurückgreifen steigt mit dem Hammer natürlich erheblich, da dieser ja genauso SSE2 bietet und einen einheitlichen SIMD standart einläutet.
Im Moment ist SSE2 uninteressant, da man a.) nach 3DNow! SSE und vor allem MMX von den entwicklern eher skeptisch betrachtet wird und b.) von mindestens 50% der CPUs auf dem Markt nicht unterstützt wird.
Hyperthreading hat übrigens genau das gleiche Problem wie SIMD: fehlende Akzeptanz. Es wird sich erst durchsetzen können, wenn Namhafte Hersteller es nutzen oder der Hammer sowas auch bekommt, sonst sieht es schlecht aus.

Im 64Bit Segment wird es Intel übrigens schwer haben, da hier die Fronten doch reichlich verkrustet sind und empfindliche Bereiche von Unternehmen betrifft. IA64 scheitert an der Starrköpfigkeit von Unternehmensvorständen, wie schon so viele gute Ideen. Das zeigt die Geschichte immer wieder. Bei IBM ist das schwief gegangen und bei RAMBUS auch. Einen Standart zu etablieren und dafür kassieren wollen klappt einfach nicht.
x86-64 hat dieses Problem nicht, da es kompatibel ist und somit nicht genutzt werden muss. Zudem ist es kostenlos. AMD kann es vermarkten - wenn es genutzt wird - gut, wenn nicht - dann nicht, die CPU funktioniert auch ohne schnell und gut. Über längere Zeit gesehen ist das wesentlich einfacher daraus einen Standart zu machen, als komplett alles umzukrämpeln. Menschen wollen einen gewissen Wiedererkennungswert haben und hat Vorurteile gegen alles komplett neue, das geht auch an Prozessoren nicht vorbei.

BlackBirdSR

2002-08-20, 18:14:04

Originally posted by HOT
Meiner Meinung nach ist Hyperthreading eine Totgebuhrt; die CPU kann nicht über ihr tatsächliches Leistungspotenzial hinaus sondern dies nur maximieren. Wenn du es aber maximierst, hast du mehr Verlustleistung, was die Taktraten wieder schmälert. AMD hat, so denke ich, niemals vorgehabt sowas wie Hyperthreading zu verbauen. Vielmehr setzen sie auf die Etablierung von gleich mehreren CPUs (was für AMD auch wirtschaftlich sinnvoll ist). Die HT Architektur macht das, denke ich, mehr als deutlich. Die Akzeptanz am Markt ist meiner Meinung nach schon jetzt gegeben, da nahezu jeder Hardwarehersteller schon Unterstützung angekündigt hat und das ist die beste Grundlage, die AMD sich wünschen kann. Bemerkenswert hierbei ist, dass AMD das geschafft hat, ohne Marktführer zu sein. Die Architektur des Hammer (und ggf. schon vorhandene praktische Leistungsdaten bei den Hardwareherstellern) sprechen offensichtlich für sich.

Ob SIMD Einheiten jemals wirklich genutzt werden ist und bleibt fraglich, aber die Wahrscheinlichkeit, dass Hersteller verstärkt darauf zurückgreifen steigt mit dem Hammer natürlich erheblich, da dieser ja genauso SSE2 bietet und einen einheitlichen SIMD standart einläutet.
Im Moment ist SSE2 uninteressant, da man a.) nach 3DNow! SSE und vor allem MMX von den entwicklern eher skeptisch betrachtet wird und b.) von mindestens 50% der CPUs auf dem Markt nicht unterstützt wird.
Hyperthreading hat übrigens genau das gleiche Problem wie SIMD: fehlende Akzeptanz. Es wird sich erst durchsetzen können, wenn Namhafte Hersteller es nutzen oder der Hammer sowas auch bekommt, sonst sieht es schlecht aus.

Im 64Bit Segment wird es Intel übrigens schwer haben, da hier die Fronten doch reichlich verkrustet sind und empfindliche Bereiche von Unternehmen betrifft. IA64 scheitert an der Starrköpfigkeit von Unternehmensvorständen, wie schon so viele gute Ideen. Das zeigt die Geschichte immer wieder. Bei IBM ist das schwief gegangen und bei RAMBUS auch. Einen Standart zu etablieren und dafür kassieren wollen klappt einfach nicht.
x86-64 hat dieses Problem nicht, da es kompatibel ist und somit nicht genutzt werden muss. Zudem ist es kostenlos. AMD kann es vermarkten - wenn es genutzt wird - gut, wenn nicht - dann nicht, die CPU funktioniert auch ohne schnell und gut. Über längere Zeit gesehen ist das wesentlich einfacher daraus einen Standart zu machen, als komplett alles umzukrämpeln. Menschen wollen einen gewissen Wiedererkennungswert haben und hat Vorurteile gegen alles komplett neue, das geht auch an Prozessoren nicht vorbei.

ich kann dir nicht wirklich widersprechen, nur in einigen Punkten etwas anderer Meinung sein.

Ich wollte nicht sagen dass AMD ebenfalls auf Hyperthreading abziehlt.
Erstens wiess ich nicht ob die CPU dafür überhaupt vorbereitet wäre, und zweitens favorisiert AMD anscheinend eh die Möglichkeit 2 CPUs auf einem Core unterzubringen, wobei sowas wie HyperThreading trotzdem gleichzeitig laufen könnte, IBM macht es ja auch so.

Dass HyperThreading die Verlustleistung erhöht stimmt, schließlich wird die CPU ja mehr ausgelastet, allerdings ist die Idee an sich grandios, und ob ich nun meinen Takt erhöhe, oder SMT nutze, mir geht es ja nur um die Performance.
Natürlich muss SMT entgegen einer höheren Taktzahl unterstützt werden.

Ob HyperThreading und IA64 eine totgeburt ist wird sich zeigen müssen, und ich denke das kann man jetzt nicht sagen.
Schließlich wurde für MMX, SSE, SSE2 und 3dnow auch rosige Zeiten versprochen, was aber nicht der Fall war/ist.

wenn wir schon bei 3dnow sind.
AMD mag für x86-64 einigen Support haben, aber das hatte 3dnow auch.
Was daraus geworden ist sieht man ja.
Man kann einfach nur abwarten und sehen was AMD und die Industrie tut.
Das gilt eben auch für IA64.

Ich wage es nicht zu sagen eines von beiden wäre jetzt schon tot.. denn es kommt einfach darauf an wie sich die Industrie entscheidet.
Der Funke war bei MMX, 3dnow, SSE und SSE2 da, gezündet hat die Sache nicht.
x64 kann es genauso ergehen.
oder auch nicht, das gilt auch für IA64.

Intel mag weit nicht mehr in der Position sein IA64 einfach in den Markt hineinzudrücken, aber sie können es schleichend machen.. immer ein stück mehr.
Server, Workstation, partielle kompatibilität bei den x86 CPUs oder andersherum.. bis der Umstieg irgendwann einmal klappt bzw einfach passiert.
Bestimmen können wir das nicht, sondern die Industrie und die Hartnäckigkeit von AMD und Intel.

mir wäre auch am liebsten wenn IA64 sich verabschiedet, aber man kann vielleicht nicht ewig auf dem x86 Zug reiten, zumal sich CPUs in absehbarer Zeit wohl ziemlich verändern werden.

Was natürlich nichts daran ändert das IA64 CPUs jetzt einfach nur unmöglich für den DesktopMarkt geeignet sind.
Was spätere inkarnationen bringen weiss man nicht.. der PPro hats gezeigt.

Muh-sagt-die-Kuh

2002-08-20, 18:20:51

Originally posted by HOT
Hyperthreading hat übrigens genau das gleiche Problem wie SIMD: fehlende Akzeptanz. Es wird sich erst durchsetzen können, wenn Namhafte Hersteller es nutzen oder der Hammer sowas auch bekommt, sonst sieht es schlecht aus.

x86-64 hat dieses Problem nicht, da es kompatibel ist und somit nicht genutzt werden muss. Zudem ist es kostenlos. AMD kann es vermarkten - wenn es genutzt wird - gut, wenn nicht - dann nicht, die CPU funktioniert auch ohne schnell und gut. Über längere Zeit gesehen ist das wesentlich einfacher daraus einen Standart zu machen, als komplett alles umzukrämpeln. Menschen wollen einen gewissen Wiedererkennungswert haben und hat Vorurteile gegen alles komplett neue, das geht auch an Prozessoren nicht vorbei.
Damit Hyperthreading gut funktioniert, braucht es eigentlich nur eine gut angepasste HAL und multithreading fähige Anwendungen mit einstellbarer Thread Anzahl.....multithreading fähige Anwendungen gibt es im professionellen Bereich genügend, man muss diese für Hyperthreading auch nicht anpassen. Wer es nicht nutzen will, kann es ebenfalls im BIOS deaktivieren.

Damit x86-64 richtig rund läuft, müsste alles in 64-bit code vorliegen, also OS, Treiber und Anwendungen....ob es überhaupt so weit kommt ist hier die Frage, nicht jeder Softwarehersteller wird sich die Mühe machen, verschiedene Binaries auszuliefern.

Eusti

2002-08-20, 18:27:30

Originally posted by HOT Meiner Meinung nach ist Hyperthreading eine Totgebuhrt.Meiner Meinung nach überhaupt nicht.

Mit minimalstem Mehraufwand bekommt die CPU ein wirklich gutes Feature. Die Zeit wird zeigen was das wirklich bringt, aber ich denke, daß:

a) CPU´s in Spiele- und Office-Benchmarks heute schon schneller sind, als realistisch heute (und in 1 Jahr) notwendig ist.

b) CPU-kritische Anwendungen wie Photo- & Videobearbeitung (z.B. DVD´s zu DivX umpacken) sehr schnell auf Hyperthreading angepasst werden.

Und ich bin überzeugt, das angepasste Software bis zu 30% aus der CPU rausholen. Um diese 30% aufzuholen müsste AMD bei einem 3400XP Raiting dann mal locker 1000 Punkte nachlegen.

Wie gesagt in den anderen Bereichen ist es momentan nicht wirklich wichtig. Ob Doom3 nun mit 85 oder 185 Frames läuft ist nicht wirklich wichtig (da steckste dein Geld besser in eine Graka, welche die 85 Frames auch bei 1600x1200 mit 6xAA und 16xAF schafft). Wichtig ist, das man eine DVD anstatt in 2 Stunden in 1 Stunde umwandeln kann. Und da wird Hyperthreading seine Muskeln spielen lassen. Zudem werden die Betriebssysteme daran angepasst werden.

Um dich ein bisschen zu erfreuen: Ja, der Weg von AMD mit dem Speichercontroller, erscheint mir als der bessere. Damit werden alle Anendungen auf einen Schlag 30% schneller und nicht nur die CPU-kritischen.

Aber um dich wieder "runter" zu bringen: Ich glaube nicht das diese 30% bei AMD ausreichen, um Intel in absehbarer Zukunft zu übertrumpfen.

Stimmt es eigendlich, das der schnellste lauffähige Hammer ein 800MHZ ist? Und ich dachte Roadmaps gesehen zu haben, wo es den Hammer eigendlich schon längst geben sollte? Nur, wo isser?

Eusti

2002-08-20, 18:32:15

Originally posted by BlackBirdSR Mir wäre auch am liebsten wenn IA64 sich verabschiedet, aber man kann vielleicht nicht ewig auf dem x86 Zug reiten, zumal sich CPUs in absehbarer Zeit wohl ziemlich verändern werden.Ich würd auch nicht auf 64 gehen. Wenn ich mir so angucke, was bei den Graka´s und Konsolen alles so geht, dann sollte man vielleicht direkt auf 128-256bit gehen.

Offensichtlich schein ja jeder Umstieg ein Jahrzehnt zu dauern.

BlackBirdSR

2002-08-20, 18:41:24

die 800MHZ Hammer sind nur Samples die ausgeliefert werden.

es kann verschiedene Gründe geben.
Man will den Fertigungsprozess noch ändern und bekommt nicht mehr als 800MHZ raus, oder man will einfach nicht preisgeben wieviel die CPUs wirklich schaffen.
Schließlich sollte das Intel wenn möglich nicht wissen.

Was Hyperthreading angeht, so ist es einfach ein Problem das es genausoschwer anzupassen ist wie auf SIMD.

ein sehr großer Teil der programme unterstützt einfach nur einen Thread, und das lässt sich nicht per patch ändern.
Für Spiele und die meisten Anwendungen wird es wohl zu beginn genausowenig bringen wie x86-64 zu beginn.

Ausserdem ist selbst bei Anpassung je nach Situation Hyperthreading einfach langsamer (besonders bei FPU Code, aufgrund der FPU des P4)
mal sehen ob Intel da beim Prescott nachbessert.

Eusti:
64Bit reichen wirklich aus, wir brauchen nicht jedes Atom im Universum zu addresieren, also kein Grund auf 128Bit umzusteigen ;)

Bei Grafikkarten geht es um Datenbreite und damit Übertragungsrate, bei CPUs geht es hauptsächlich um Adressierung von Speicher.
Als nebeneffekt kann man hier gleich ein paar Sachen verändern, z.B SSE2, mher Register und ein paar extra Befehle).

Die Konsolen z.B sind auch nur 128Bit Vektorprozessoren, das sind SSE2 Einheiten aber auch.

Demirug

2002-08-20, 18:44:40

Originally posted by Eusti
Ich würd auch nicht auf 64 gehen. Wenn ich mir so angucke, was bei den Graka´s und Konsolen alles so geht, dann sollte man vielleicht direkt auf 128-256bit gehen.

Offensichtlich schein ja jeder Umstieg ein Jahrzehnt zu dauern.

Der Schritt zu den 64 bit wird langsam erforderlich weil die 4 GB addressraum eng werden. Für den rest würden 32 bit noch ohne Probleme reichen. Deswegen wären 128 Bit für eine CPU ein Overkill. Die Bitangabe bei den Konsolen/Grafikkarten geben in der Regel den breitesten Bus im Gesamtsystem an.

Eusti

2002-08-20, 18:54:20

Originally posted by Demirug Deswegen wären 128 Bit für eine CPU ein Overkill.Hmmm, Overkill.....

Weshalb eigendlich?

256bit Ram-Anbindung bei Grafikkarten sind auch ein Overkill (hat mal eine große Chipfirma behauptet). Werden aber trotzdem von jedem Hersteller verbaut, weil Overkills halt auch killermäßige Performance liefern.

BlackBirdSR

2002-08-20, 19:07:29

Originally posted by Eusti
Hmmm, Overkill.....

Weshalb eigendlich?

256bit Ram-Anbindung bei Grafikkarten sind auch ein Overkill (hat mal eine große Chipfirma behauptet). Werden aber trotzdem von jedem Hersteller verbaut, weil Overkills halt auch killermäßige Performance liefern.

64Bit bei CPUs macht die CPUs nicht schneller.
In den Registern können 64Bit Daten gespeichert werden, und es können 64Bit Werte in einem Stück ausgelesen werden... aber das ist kein Grund einfach noch höhere Bitwerte zu wählen, da es kein wirkliches 128Bit Datenformat gibt und es sich daher schon agr nicht lohnen würde. es sei denn man will viel Speicher und Geld verschwenden.
bei CPUs ist viel wichtiger wiebreit die Adressleitungen sind, da darüber der Speicher angesprochen wird.
bei 32Bit sind eben nur 2^32bit Speicher ansprechbar (4GB)

Deshalb haben 64Bit CPUs breitere Adressleitungen
Der Hammer z.B hat wohl sogar nur 40Bit breite Adressleitungen, was aber völlig ausreicht.

Höher als 64Bit Adressierung ist wohl völlig sinnlos.
Mit 128Bit könnte man sogar jedes Atom des Universums adressieren.. so große Speicher wollen wir doch nicht :D

Bei Grafikkarten und Bandbreiten Anbindungen allgemein sieht das ganz anders aus.
Diese 64-128-256 Bit beziehen sich allerdings nur auf die Breite der Datenbusse und hat nichts mit der 32 oder 64Bit CPU selbst zu tun
ein 64Bit Bus z.B bei CPU Caches hat bei 1.2GHZ 9.6GB/s Bandbreite
bei 256Bit sind es dagegen schon 38,4GB/s

bei 310MHZ DDR Speicher hat die Grafikkarte mit 128Bit Speicheranbindung 9.9Gb/s Bandbreite
bei 256Bit schon 19.8GB/s
dort ist es also wirklich gewinnbringend.

Eusti

2002-08-20, 19:12:47

Originally posted by BlackBirdSR Mit 128Bit könnte man sogar jedes Atom des Universums adressieren.. so große Speicher wollen wir doch nicht :DJa, und 640k sind für immer genug ;)

Zum Rest des Artikels: Dann ist der Weg von Intel mit Hyperthreading doch eigendlich richtig, oder. Das müsste mit angepasser Software doch ähnlich funktionieren wie die Textureinheiten der Graka´s.

Wenn ein Hersteller nun Hyperthreading in deiner Software freischaltet, und eine CPU 8 virtuelle CPU´s hat, so müßte das doch gewaltig was bringen???

GloomY

2002-08-20, 19:19:21

BlackBirdSR

2002-08-20, 19:21:08

Originally posted by Eusti
Ja, und 640k sind für immer genug ;)

Zum Rest des Artikels: Dann ist der Weg von Intel mit Hyperthreading doch eigendlich richtig, oder. Das müsste mit angepasser Software doch ähnlich funktionieren wie die Textureinheiten der Graka´s.

Wenn ein Hersteller nun Hyperthreading in deiner Software freischaltet, und eine CPU 8 virtuelle CPU´s hat, so müßte das doch gewaltig was bringen???

Man kann viele Sachen nicht unendlich parallelisieren, und Hyperthreading erzeugt auch nur 2 logische CPUs.
mehr ist aufgrund von Staus und gemeinsamer Nutzung von Resourcen beim P4 momentan nicht möglich

bringen tut es natürlich was da es quais die Zeit auszunutzen versucht in der der P4 warten muss, was bei heutigen CPUs leider immernoch sehr viel Zeit in anspruch nimmt).

Das Problem ist einzig und alleine die Anpassung.. schließlich hat das bei SIMD trotz den teils möglichen gewinnen nicht geklappt.
Und selbst wenn, wird es lange Zeit dauern bis sich die Sache durchsetzt.