Shared Cache?

[Gast]

Was bedeutet bei den ganzen Bescheibungen Shared Cache
zum beispiel:

Intel Core 2 Duo E6600 Sockel-775 boxed, 2x 2.40GHz, 266MHz FSB, 4MB shared Cache (BX80557E6600)

http://www.geizhals.at/deutschland/a200142.html

[AnarchX]

Beide Kerne haben Zugriff auf einen L2-Cache und nehmen sich soviel wie sie brauchen.

[Gast]

Das der Cache von allen verbauten Kernen gleichzeitig genutzt werden kann und sich so der Auslastung angepasst wird.

Statt 2x2 MB wie bei vorherigen Prozessor, 1x4 MB auf den beide Kerne zur gleichen Zeit zugreifen können.
Hat viele Vorteile, u.a. das ein Kern bis zu 4 MB nutzen kann oder das die Cachegröße dem Bedarf angepasst werden kann.

[Gast]

Und wenn eine Kern sehr viel Cache benötigt ist für den anderen Kern nichts mehr übrig oder ?

[Gast]

Dann wird für den zweiten Kern so viel freigemacht, das er auch schnell arbeiten kann.

Ohne Cache wird wohl keiner auskommen müssen, das wäre viel zu langsam.

[Coda]

Gast[/POST]']Und wenn eine Kern sehr viel Cache benötigt ist für den anderen Kern nichts mehr übrig oder ?
Quark. Es gibt natürlich entsprechendes Load-Balancing.

[Gast]

Was ist den jetzt schon wieder ein Load-Balancing ?

[StefanV]

Dumm/einfach gesagt:
Das Teil balanciert die Loads so, dass beide gleich behandelt/ausgelastet werden.

[Gast]

Also wird der Cache so verteilt das wenn noch wenig übrig bleibt beide was abbekommen ?

[Spasstiger]

Sprich, wenn beide Kerne jeweils mehr als 2 MB Cache bräuchten, bekommen beide 2 MB zugewiesen. Hat ein Kern nichts zu tun, kann der andere Kern die vollen 4 MB verwenden.

[Gast]

Ah danke Spasstiger endlich mal keintechniker !

[BlackBirdSR]

StefanV[/POST]']Dumm/einfach gesagt:
Das Teil balanciert die Loads so, dass beide gleich behandelt/ausgelastet werden.

Wei "load" hier nicht für "loads" im Sinne von Ladezugriffen steht, sondern der Belastung.

[Zool]

Wie sieht es mit dem gemeisamen Zugriff auf Daten aus? Kann Core2 auf Daten von Core1 direkt im 2nd-Level zugreigen ohne Umweg über den FSB. Wie sind die Latenzen beim gemeinsamen Zugriff auf die Daten?

[SentinelBorg]

Zool[/POST]']Wie sieht es mit dem gemeisamen Zugriff auf Daten aus? Kann Core2 auf Daten von Core1 direkt im 2nd-Level zugreigen ohne Umweg über den FSB. Wie sind die Latenzen beim gemeinsamen Zugriff auf die Daten?
Ja, jeder Core kann auf alles im L2-Cache zugreifen, auch auf die Daten vom anderen Core. Wenn beide Cores z.B. die gleichen Daten zum Lesen benötigen, sind die dann auch nur einmal im ganzen L2-Cache vorhanden. Durch diesen shared Cache umgeht Intel beim Core (2) Duo dann auch die Koheränz-Probleme der P4, die ja noch über den normalen FSB ihr L2-Caches synchronisieren müssen. Bei AMD ist dieses Problem ja dank der internen HT-Links so nicht vorhanden und darum wird man wohl dort noch länger auf zwei getrennte L2-Caches setzen.

Sentinel

[BlackBirdSR]

Ich weiß leider nicht genau in welchem Ausmaß, aber bei Core2 gibt es auch eine Verbindung zwischen den beiden L1-Cachesystemen.

[Bokill]

SentinelBorg[/POST]'] ... Bei AMD ist dieses Problem ja dank der internen HT-Links so nicht vorhanden ... Nein, das liegt an der SRQ (http://www.orthy.de/index.php?option=com_glossary&Itemid=55&func=view&id=53)*/SRI , nicht an HyperTransport (http://www.orthy.de/index.php?option=com_glossary&Itemid=55&func=view&id=269)*.

MFG Bobo(2006)

* = Orthy.de