Archiv verlassen und diese Seite im Standarddesign anzeigen : Intel - Frage zu L3 Cache
Hallo!
Ich frage mich ab und zu, ob es möglich wäre auf dem CPU package (die keine Platine, wo das Die drauf ist - ich hoffe, es heißt so) zusätzlich einen schnellen graka Ram zu verbauen, ev. 128MB oder mehr, denn so teuer ist er ja auch nicht.
Ich denke mir, das bei multicores auf Grund des beschränkten FSBs ein zusätzlicher Bus Vorteile bringen könnte. Ok ich verstehe schon, dass die eine oder andere Anwendung auf heutigen CPUs nicht so stark von einem höheren FSB profitiert, aber was wäre, wenn man eine Architektur hätte, die von mit einem schnellen und großen L3 arbeiten würde. Vielleicht ist L3 Cache für diese Idee nicht das richtige Wort, aber ihr versteht was ich meine.
Ist das technisch möglich, oder scheitert es daran, dass es keinen Platz für zusätzliche Signalleitungen auf dem package gibt. Gäbe es Temperaturprobleme? Wäre es zu teuer, oder gäbe es einfach keinen Bedarf dazu.
Ich habe mich das einmal so selbst gefragt, als Laie davon ausgehend, dass ein großer Speicher mit einer hohen Bandbreite Vorteile bringen könnte. Ich hoffe, ihr könnt mir das verständlich erklären.
Grüße,
Gast
AnarchX
2007-09-27, 14:45:19
Hallo!
Ich frage mich ab und zu, ob es möglich wäre auf dem CPU package (die keine Platine, wo das Die drauf ist - ich hoffe, es heißt so) zusätzlich einen schnellen graka Ram zu verbauen, ev. 128MB oder mehr, denn so teuer ist er ja auch nicht.
Das wird in Zukunft kommen -> "Fast DRAM":
http://img222.imageshack.us/img222/9606/larrabeespecsma9.png
(Gesher wurde mittlerweile in Sandy Bridge umbenannt)
Soll das Inteli'sche FastDram "OnDie" sein - oder extra im CPU Gehäuse verbaut sein :confused:
Larabee und Co sind CPU/GPU-Prozis, also mal wieder ein neues Konzept ala MediaGX. Das die schnellen Speicher brauchen ist klar.
Das FSB-Problem bei Intel wird demnächst sowieso durch den integrierten Speicherkontroller bei Nehalem ad acta gelegt werden.
Das Problem mit den aktuellen CPUs wäre vor allem: Wie und woran soll man diesen L3 anbinden?
Hvoralek
2007-10-04, 14:37:26
War nicht im Rahmen von Polaris mal die Rede von Überlegungen, ein Speichermodul direkt auf den CPU- Die zu setzen?
RavenTS
2007-10-13, 15:20:24
Äh du wirfst hier aber irgendwie einige Begriffe durcheinander! Zusätzlicher GraKaRAM (Embeded) oder Cache der CPU?!
Ersteres wär auf der CPU wohl etwas fehl am Platz und sollte dann doch bitte auf die GraKa.
Zweites: Cache ist doch jetzt schon viel da, AMD hat beim K10 doch jetzt auch nen L3 für alle Kerne.?! Was genau möchtest du denn da, soviel daß ein eigenes kleines OS reinpasst oder wie.?! Das wäre nämlich nicht direkt die Idee von Cache, dafür könnte man Flash-Speicher auf dem MoBo verbauen...
Ich habe mich das einmal so selbst gefragt, als Laie davon ausgehend, dass ein großer Speicher mit einer hohen Bandbreite Vorteile bringen könnte. Ich hoffe, ihr könnt mir das verständlich erklären.
Einen großen Speicher mit hoher Bandbreite gibt es schon, nennt sich Hauptspeicher.
Caches sind nur durch die geringere Zugriffszeit sinnvoll und die bekommt man bei Grafikspeicher nicht.
@ Trap: Ich meinte neben dem L2 Cache und dem Ram einen wirklich schnellen (>> 50GB/s) mit einem GB Speicher oder so (Faktor 500 zur L2 Menge).
Ich habe es mir eingangs so vorgestellt, dass der schnellere Ram nicht monolitisch mit dem CPU Die verbunden ist, sondern ev. Platz auf dem CPU package finden könnte. Ich fragte, ob das was bringen könnte und ob es technisch möglich ist.
Hvoralek
2007-10-13, 23:48:41
Äh du wirfst hier aber irgendwie einige Begriffe durcheinander! Zusätzlicher GraKaRAM (Embeded) oder Cache der CPU?!
Ersteres wär auf der CPU wohl etwas fehl am Platz und sollte dann doch bitte auf die GraKa.
Zweites: Cache ist doch jetzt schon viel da, AMD hat beim K10 doch jetzt auch nen L3 für alle Kerne.?! Was genau möchtest du denn da, soviel daß ein eigenes kleines OS reinpasst oder wie.?! Das wäre nämlich nicht direkt die Idee von Cache, dafür könnte man Flash-Speicher auf dem MoBo verbauen...Ich meinte einem "auf den CPU- Die gesetzten Speichermodul" nicht einfach Speicher, der mit auf den CPU- Die geätzt wird (das wäre ja konventioneller Cache), sondern einen zusätzlichen Speicherchip, der physisch auf den CPU- Die liegt (das hier (http://www.computerbase.de/news/hardware/prozessoren/intel/2007/april/idf_polaris_2_ia_larrabee_ia/)).
RavenTS
2007-10-14, 00:33:23
Ich meinte einem "auf den CPU- Die gesetzten Speichermodul" nicht einfach Speicher, der mit auf den CPU- Die geätzt wird (das wäre ja konventioneller Cache), sondern einen zusätzlichen Speicherchip, der physisch auf den CPU- Die liegt (das hier (http://www.computerbase.de/news/hardware/prozessoren/intel/2007/april/idf_polaris_2_ia_larrabee_ia/)).
Hm, ja, meinte ja nicht dich, sondern den Gast ;)
Du meinst also quasi "festverlöteter" und daher deutlich schnellerer RAM-Speicher auf der CPU.?! Gut der wär vielleicht schneller, dann wird jedoch die RAM-Verwaltung kompliziert, schließlich hat man dann zwei verschieden schnelle Speicher, zusätzlich muss das Package größer werden, da man mehr Pins rausführen muss, was jetzt schon problematisch sein kann, bei sehr kleinen DIEs mit komplexen BUS-Anbindungen etc...
Hvoralek
2007-10-14, 00:58:29
Hm, ja, meinte ja nicht dich, sondern den GastWenn Du Dich nicht auf den Beitrag unmittelbar vor Deinem beziehst, solltest Du den betreffenden lieber zitieren oder zumindest ein "@Nick/ Gast#xyz" davorsetzen :wink:
Du meinst also quasi "festverlöteter" und daher deutlich schnellerer RAM-Speicher auf der CPU.?! Gut der wär vielleicht schneller, dann wird jedoch die RAM-Verwaltung kompliziert, schließlich hat man dann zwei verschieden schnelle Speicher, zusätzlich muss das Package größer werden, da man mehr Pins rausführen muss, was jetzt schon problematisch sein kann, bei sehr kleinen DIEs mit komplexen BUS-Anbindungen etc...Das scheint als weitere Zwischenstufe zwischen CPU- Cache und RAM gedacht zu sein. Afair spricht Intel von Bandbreiten im TB/s- Bereich; aber auch die Zugriffszeiten sollten erheblich besser sein als bei RAM. Es wird wirklich interessant, wie die Anbindung gelöst wird. Angedacht ist anscheinend, dass jeder einzelne Prozessorkern einen eigenen Controller für jeweils den Speicherteil, der genau an ihm liegt, erhält.
Ich bin auch mal gespannt, wie das im Ergebnis aussieht (und was das kostet ^^). Aber bis die ersten serienreifen Polarisergebnisse erscheinen, wird es ja noch ein bisschen dauern und es ist auch keineswegs gesagt (und mMn eher unwahrscheinlich), dass schon die ersten mit dem Kram ankommen. Ich würde nicht darauf wetten, dass sich das überhaupt lohnt, aber zumindest die Idee ist interessant. Das kann sicher schon günstiger sein als Unmengen an Cache auf den CPU- Die zu klatschen.
Der Hauptspeicher hat genug Bandbreite, dass die CPU dadurch so gut wie nicht gebremst wird.
Grafikspeicher auf dem Package ist eine Lösung für ein nicht existierendes Problem.
@ schon wieder Trap: Formuliere ich mich so undeutlich ... ?
Ich fragte eingangs, ob man eine Prozessorarchitektur so verändern könnte, dass sie von diesem schnelleren Ram profitiert. Wenn ja, was könnte man in der CPU verändern.
Ich fragte eingangs, ob man eine Prozessorarchitektur so verändern könnte, dass sie von diesem schnelleren Ram profitiert. Wenn ja, was könnte man in der CPU verändern.
Der Bandbreitenbedarf hängt von der verarbeiteten Software und der Verarbeitungsgeschwindigkeit ab.
Eine andere Prozessorachitektur würde an am Bandbreitenbedarf nur etwas ändern wenn man andere Software drauf laufen lässt oder sie viel schneller ist (oder man L1 und L2 Cache weglässt, aber das ist ja kontraproduktiv).
Hvoralek
2007-10-14, 12:11:59
Und für was für Aufgaben scheinen Polaris- CPUs à la Larrabee gedacht zu sein? :wink:
Wieso sprichst Du eigentlich von "Grafikspeicher"? Meinst Du damit diesen stacked memory oder wirklich GDDR?
²Thom
2007-10-17, 13:30:33
Der Bandbreitenbedarf hängt von der verarbeiteten Software und der Verarbeitungsgeschwindigkeit ab.
Eine andere Prozessorachitektur würde an am Bandbreitenbedarf nur etwas ändern wenn man andere Software drauf laufen lässt oder sie viel schneller ist (oder man L1 und L2 Cache weglässt, aber das ist ja kontraproduktiv).
Gundsätzlich hast Du ja recht, aber es gibt Architekturen wie die des P4, die stärker von viel Cache profitieren als der Athlon64.
Bei den IBM Power-Prozessoren ist Speicher außerhalb des Prozessor-Die aber auf dem gleichen Träger. Soweit ich mich erinnere sind auf einem Prozessormodul 4 Kerne und 8 Speicher-Dice.
vBulletin®, Copyright ©2000-2024, Jelsoft Enterprises Ltd.