Wissenschaftliche Arbeit - Informationen über SLI gesucht

[TheLord]

Hallo Jungs (und Mädels),
ich bin Schüler in der 12. Klasse. Wir schreiben da eine umfassende wissenschaftliche Ausarbeitung, eine sogenannte "besondere Lernleistung". Im Zuge meiner BeLL beschäftige ich mich mit Moore's Law und dessen Gültigkeit in Zukunft, mit besonderem Augenmerk auf Parallelisierung als "Ausweg" aus der nahenden Performancefalle. Dazu möchte ich gern mehrere Technologien vergleichen, die Parallelisierung im PC auf unterschiedlichen Ebenen durchführen, nämlich SingleCore vs. DualCore und Single Grafikkarte vs. Zwei Grafikkarten. Für zweiteres habe ich mir SLI rausgesucht, weil ich das selber machen kann (GF7950GX2) und suche als Gegenstück derzeit noch ein CrossFire-System.
However, um SLI in so einer Arbeit richtig zu thematisieren, muss ich selbstverständlich das dahinter stehende System richtig erklären. Und an dem Punkt kommt ihr ins Spiel. ;)
Wenn also einer von euch, von den Gurus oder "Normalos" hier, technische Informationen zur Funktionalität von SLI hat oder weiß, wo ich welche herbekomme (Kontakt zu nVidia habe ich bereits, aber die halten sich eher bedeckt), dann postet bitte hier. PMs sind auch okay. Bitte aber nicht das übliche Pressematerial à la Folien mit "2x the performance with SLI technology" oder sowas, das hat wenig Gehalt.

Ich zähle auf euch!

gruß
TheLord

[Coda]

Moore's Law sagt nichts über die Performance aus.

SLI und Crossfire funktionieren beide eigentlich gleich. Such mal nach "Alternate Frame Rendering" und "Split Frame Rendering". Das Problem ist dass du die Probleme der Techniken eigentlich nur erklären kannst wenn du auch verstehst wie eine GPU funktioniert.

[TheLord]

Soviel versteh ich schon, also AFR und SFR zu erklären ist nicht grundsätzlich ein Problem. Ich dachte eher an Erklärungen, wie AFR und SFR technisch realisiert werden (Treiber, SLI-Bridge?). Das Grundprinzip ist mir schon bekannt.
Ob ich verstehe, wie eine GPU funktioniert? Nun, in groben Zügen ja - ich hab zumindest alle Artikel hier und auf b3d gelesen und verstanden. Es ist nicht so, dass ich diese Arbeit "aus der Kalten" schreiben möchte; da wär ich vermutlich nichtmal auf das Thema gekommen.

Gruß

edit: Ich hab den Eindruck, du kennst dich ein bisschen mit Moore's Law aus? Hast du irgendwelche Tips für mich, woher ich Material zu physikalischen und chemischen Grenzen dieses Gesetzes finden kann? Ich arbeite schon eine Weile, insofern kann ich mit "google Moore's Law" nicht viel anfangen, aber falls du was Gutes kennst - immer her damit.

[Coda]

Hast du irgendwelche genaueren Fragen? Das ist alles zu allgemein für meinen Geschmack. Ich seh's irgendwie nicht ein dir die Arbeit abzunehmen, antworte aber gern auf Punkte die du nicht verstehst.

[BlackBirdSR]

edit: Ich hab den Eindruck, du kennst dich ein bisschen mit Moore's Law aus? Hast du irgendwelche Tips für mich, woher ich Material zu physikalischen und chemischen Grenzen dieses Gesetzes finden kann? Ich arbeite schon eine Weile, insofern kann ich mit "google Moore's Law" nicht viel anfangen, aber falls du was Gutes kennst - immer her damit.

Die Trick an dem Ganzen ist, dass Moore's Law kein "Gesetz" ist. Es ist eine Art Gesetzmäßigkeit, die damals ihre Gültigkeit bewiesen hat. Eine Theorie wie die Sache ablaufen wird. Wenn du willst eine Ausgleichsgerade, ein Gradient den man einfach weiter zieht.

Über die Jahre hinweg hat die Sache ein Eigenleben entwickelt. Die Entiwcklung bei Intel und einigen andern hat sich weniger dem Gesetz gemäß verhalten, als dass Intel und Co versucht haben sich daran zu halten.
Es ist schon richtig, dass es ungefähr seine Gültigkeit hat. Aber es ist genau so richtig, dass man ein Interesse daran hat/hatte, das Gesetzt halbwegs gültig zu halten.

Es gibt da draußen genug AISCs und ICs, die dem Gesetz schon lange nicht mehr wirklich folgen. Würde man es darauf anlegen, könnte man dem ganz schnell entfliehen und in ein paar Jahren stark absacken.
Es ergibt sich nunmal, dass 18 Monate ein sehr guter Zeitraum sind, Marketing/Forschung/Produktion und Entwicklung in Einklang zu bringen.

Physikalisch/Chemische Grenzen haben nichts mit Moore's Law zu tun. Entweder man sieht es als Leitfaden, dem man folgen kann, oder man kocht seine eigene Suppe. Wann, wie und warum die Skalierung eines Tages ihr Ende findet, wirst du nicht bei Moore finden.

Solltest du dich bei deinem Thema nicht eher mit "Amdahls Gesetz" befassen?

[PCGH_Carsten]

Nvidia, AMD, AMD und Intel werden – mit Bezug auf die aktuelle Software – Amdahl sicherlich verfluchen. Den Namen sollte er nicht erwähnen bei seinem Kontakt zu Nvidia. ;)

[Stone2001]

Moore's Law ist eine "Self-fulfilling prophecy"! Und ich denke, Intel wird alles daran setzten, dass das "Gesetz" auch noch weiterhin seine Gültigkeit behält. Die Frage ist nur bis wann... bisher hat die Glaskugel immer versagt. ;)

Amdahl's Law, naja, wenn man alles noch ein bischen schönreden will, kann man ja immer noch Gustafson's Law heranziehen. Bei genügend großen Datenmengen ist auch der Speed-Up besser. ;)

[StefanV]

Nvidia, AMD, AMD und Intel werden – mit Bezug auf die aktuelle Software – Amdahl sicherlich verfluchen. Den Namen sollte er nicht erwähnen bei seinem Kontakt zu Nvidia. ;)
Amdahl war doch der mit der Skalierung, meinst nicht eher den Herren Moor?

[=Floi=]

denk doch mal drüber nach, amdahl wirkt wesentlich negativer bei der kommenden chipgeneration, da alles immer "breiter" wird

[TheLord]

Also soviel, mir ist natürlich klar, dass Moore's Law kein Gesetz ist, sondern nur eine Feststellung aufgrund von Beobachtungen. Mir ist auch bewusst, dass Moore selbst zB eigtl. um 1975 schon das Ende dieser Gesetzmäßigkeit gesehen hat.
Mit physikalische und chemische Grenzen sind lediglich Grundsätze gemeint, die verhindern, dass diese Entwicklung irgendwann weitergeht. Dass die großen Chiphersteller daran Interesse haben, diese Grenzen so weit wie möglich rauszuschieben, ist nichts neues. Moore: "No exponential is forever ... but 'not forever' can be delayed."
Wenn man so will, suche ich also nach allem, was die Integration von immer mehr und mehr Transistoren verhindert. Und da muss es in Physik und Chemie jede Menge Gründe geben. Um ökonomische Betrachtungen seitens der Produzenten geht es mir nicht, auch wenn das vermutlich der Hauptgrund sein wird, warum "Moore's Law" irgendwann versackt.
@Blackbird: Danke! Amdahl kannte ich noch nicht.
@Coda: Würde SLI auch ohne die Bridge funktionieren können, rein theoretisch? Wofür genau ist sie da, was wird verbunden/ausgetauscht? Interessieren würde mich auch der Aufbau des Treibers, leider kann ich hier nicht präziser nachfragen, weil ich selbst zu wenig über den Aufbau von Grafiktreibern allgemein weiß. Wenn du mir sagen kannst, wo ich dazu Informationen finde, hole ich das gern nach. ;)

Gruß

[Coda]

SLI würde auch ohne Bridge gehen (tut es sogar), dann wird aber das berechnete Bild von der sekundären Karte über PCIe übertragen und alle anderen Daten die getauscht werden müssen auch. Das ist deutlich langsamer.

"Aufbau des Treibers" ist viel zu generell. Ich wüsste nicht wo ich da anfangen soll.

Amdahl's Law trifft bei GPUs übrigens kaum zu. Das ist fast beliebig parallelisierbar.

[PCGH_Carsten]

Amdahl war doch der mit der Skalierung, meinst nicht eher den Herren Moor?
Nein, wieso?

Amdahl's Law trifft bei GPUs übrigens kaum zu. Das ist fast beliebig parallelisierbar.
Deswegen schrieb ich auch "mit Bezug auf aktuelle Software" und nannte Intel und AMD (doppelt). Daten-Level-Parallelismus für klassische Anwendungen ist offenbar noch kaum verbreitet und anstatt es gleich richtig zu machen, wurschteln die Programmierer jetzt mit Dual-Core-Optimierungen rum und bohren die zu Quad-Core-Optimierungen auf.

[Gauron Kampeck]

Es ist zwar sehr technisch, aber unter http://www.itrs.net/Links/2006Update/2006UpdateFinal.htm findet sich eine Roadmap der Halbleiterindustrie, welche technischen Daten in den nächsten 10 Jahren angestrebt werden. Unter "Executive Summary" findest du eine realtiv grobe Zusammenfassung (z.B. Transistoranzahl oder - die m.E. sehr optimistische - Taktfrequenz) der einzelnen Daten während die anderen Links sehr ins Detail gehen und uch darstellen, für welche Probleme noch technische Lösungen gefunden werden müssen (Stand 2006).

[Spasstiger]

Mehrere CPU-Kerne sind kein Ausweg aus dem Abflauen von Moore's Law, sondern die moderne Form der Erfüllung dieser Vorhersage.
Mit Moore's Law ist gemeint, wie stark sich die Komplexität von integrierten Schaltungen bei gleichbleibender Wirtschaftlichkeit steigern lässt. Als Indikator dafür eignet sich vor allem die Integrationsdichte.

Natürlich sind der Integrationsdichte auch Grenzen gesetzt. Wenn ein MOSFET nur noch aus einer Hand voll Atomen besteht, stößt man definitiv an eine Grenze, die sich mit heutiger Technologie nicht überwinden lässt. Dann werden mehr Kerne auch mehr Platz und damit mehr Kosten bedeuten. Moore's Law hat dann keine Gültigkeit mehr.

Auf jeden Fall sollte man im Hinterkopf behalten, dass Parallelisierung kein Ausweg aus dem Abebben von Moore's Law darstellt.
Parallelisierung ist ein aktuelles Thema, weil man den Takt nicht mehr ohne Weiteres steigern kann (wieder unter wirtschaftlichen Gesichtspunkten). Eine bessere Performance wird deshalb heute unter anderem durch Parallelisierung erreicht.

[TheLord]

@coda: Wie gesagt, genauer fragen kann ich nicht, dazu müsste ich erstmal mehr wissen. Wenn du mir sagst, wo ich mich belesen kann, mache ich das gern. Ich finde leider nichts sinnvolles.
Zur Bridge: "Alle anderen Daten die getauscht werden" -> Welche denn?
@Spasstiger: Beinahe genauso, wie du es geschrieben hast, sieht auch meine (vorzeitig geschriebene) Schlussfolgerung aus. :)
@Gauron: Danke für den Link, ich seh es durch.

Danke erstmal für eure Hilfe bis hierher.

[=Floi=]

dafür spielen an der technischen grenze andere faktoren wieder eine größere rolle. Die prozesse werden dann besser und die anlagen sind schon abbezahlt, so lassen sich wohl auch nochmal 5-7 jahre überbrücken bei gleicher struckturbreite aber max 3 fach größerem DIE

[Bedman]

Das Problem mit Moore's Law ist zur Zeit weniger die Hardwarebasis mehr die Entwicklungstools und die qualifizierten Ingeneure, die die Hardware ausnutzen können.

D.h. dass man zur Zeit nicht schnell genug Tools entwickeln kann, die die Komplexität von Soc oder MPSoc noch gut handlebar machen. Außerdem fehlen extrem gut ausgebildete Elektrotechniker und Informatiker die das Fehlen der Tools durch Erfahrung ausgleichen können. Die Requirements für APiC und ASiC werden immer höher (Energieeffizienz, Leistung, Thermische Eigenschaften, Flexibilität...) aber es ist schwierig diese Eigenschaften optimal mit einander zu verknüpfen.

Also es gibt einen Gap zwischen der Moore's Law Prediction und der softwaretechnischen Seite der Hardwareentwicklung.

Bedman

[Gast]

Habe zwar irgednwo mal gelesen, dass bei Leiterbahnen mit 2 Atomlagen endgültig Ende ist, aber finde den Artikel nicht mehr.

Stattdessen kann ich aber diesen vorweisen http://www.heise.de/ct/05/18/048/

1-Atomlagiger Transistor das dürfte bei der konventionellen Halbleitertechnik dann das Ende sein.

Bin mir aber sicher das es auf Subatomarer-Ebene (Quanten) dann weitergeht.

[TheLord]

Ja, quantenmechanische Effekte werden bei wenigen Atomlagen Dicke des Gateoxids zum Hauptproblem. Vor allem ist dann schluss mit Isolation, weil Elektronen so dünne Schichten durchtunneln können. Das war so ziemlich der einzige Fakt zur Quantenproblematik, den ich bereits habe. Trotzdem danke.

Weiter! ;)

[T4ch0n4d3l]

Also um Parallelarbeit wissenschaftlich zu betrachten, würde ich ganz andere Themen bearbeiten (Ausschnitt aus meiner Parallelverarbeitungsvorlesung):

Klassifizierung von Parallelarbeit

u.a. Flyn'sche Klassifikation:
SIMD (Single Instruction, Multiple Data)
SISD (Single Instruction, Single Data)
MISD (Multiple Instruction, Single Data)
MIMD (Multiple Instruction, Multiple Data)

Methoden der Parallelarbeit

Pipelining (ESSENZIELL!)
Kannte schon der 386, ohne Pipelining wäre jeder Prozessor nur ein Bruchteil so schnell. Ein Prozessor besteht im Prinzip aus einer Kette von Verarbeitungseinheiten, welche nacheinander den Befehl aus dem Speicher/Cache laden, dekodieren, die Operanden laden, ausführen und das Ergebnis zurückschreiben. Ohne Pipelining würde nur ein Befehl gleichzeitig bearbeitet und braucht soviele Takte wie nötig sind, die Pipeline zu passieren. Mit Pipelining wird im Idealfall bei jedem Takt ein neuer Befehl in die Pipeline hineingeschoben mit dem Ziel, dass jede Einheit etwas zu tun hat. Dann kann man noch von den Problemen, wie Datenflussabhängigkeiten und Steuerflussabgängigkeiten und Lösungen der Sprungvorhersage etc. erzählen. Im Idealfall wird ein System mit Pipeline ohne Sprünge und Datenabhängigkeiten (das Ergebnis der einen Operation ist ein Operand einer anderen) soviel schneller, wie die Pipeline lang ist.
weiter: Superskalare Systeme

Vektorrechner
Im Prinzip führen viele Prozessoren den gleichen Befehl auf einem Vektor von Daten aus.

Feldrechner

selbstverständlich Multicoresysteme

Einfach bei Google nach "Parallelverarbeitung" suchen.

[Coda]

Naja. Pipelining hat mit SLI jetzt direkt nichts zu tun.

[T4ch0n4d3l]

Hab ich auch nie behauptet: Im Zuge meiner BeLL beschäftige ich mich mit Moore's Law und dessen Gültigkeit in Zukunft, mit besonderem Augenmerk auf Parallelisierung als "Ausweg" aus der nahenden Performancefalle.

[TheLord]

Danke, gute Anregung. ;) Wie gesagt: Jegliche Informationen über SLI benötige ich lediglich für meinen eigenen Vergleich. Schließlich kann man nicht über etwas schreiben, was man nicht vorher klassifiziert hat.