Archiv verlassen und diese Seite im Standarddesign anzeigen : Welche Aussagekraft haben die Anzahl der Pins bei einer CPU?
Die Frage beschäftigt mich schon länger:
Wie bestimmen AMD oder Intel die Anzahl der Pins bei einer CPU? Wonach bemisst sich das? Warum genau 775 oder 940 und nicht einen mehr oder weniger!? Warum haben manche CPUs deutlich mehr und manche weniger? z.B. Sockel 478 > Sockel 775. Dabei waren die CPUs kaum unterschiedlich in den technischen Details.
Wofür werden die alle genutzt?
Würfeln die das jedes mal aus oder gibt es dafür eine technische Begründung? :D
Scream
2007-12-07, 23:11:07
jop au jeden fall
hängt sicher mit den verschiedenen features zusammen
ich lass mich auch aufklären, die frage habe ich mir auch schon oft gestellt ;)
Ich fang mal an: Viiiiele Pins sind einfach Spannungsversorgungs und Massekontakte um die hohen Ströme zu bewältigen. Andere sind Daten I/O Pins und dann kenn ich noch Steuerungsleitungen für bestimmte CPU-Zustände. Bei AMD ist die NB für den Speicher noch angekoppelt.
Anyone better? Tollen Link anyone?
Die meisten Pins an so einem Prozessor dienen der Stromversorgung. Davon abgesehen kommt's nur noch darauf an, wie die CPU mit dem Rest der Komponenten verbunden ist und wieviele Pins dafür benötigt werden.
Die Anzahl der Pins ist also auch eine technische Notwendigkeit, man kann allerdings i.a. nicht von der Anzahl der Pins auf irgendwelche Features oder andere Eigenschaften schließen.
-huha
Die meisten Pins an so einem Prozessor dienen der Stromversorgung. Davon abgesehen kommt's nur noch darauf an, wie die CPU mit dem Rest der Komponenten verbunden ist und wieviele Pins dafür benötigt werden.
Die Anzahl der Pins ist also auch eine technische Notwendigkeit, man kann allerdings i.a. nicht von der Anzahl der Pins auf irgendwelche Features oder andere Eigenschaften schließen.
-huha
Hehe, Huha, 23sek.! ;)
anddill
2007-12-07, 23:23:52
Das geht natürlich erst mal nach den rausgeführten Bussen, die belegen ja schon mal etliche Verbindungen. Aber nur, je nach Prozessor, so um die 200. Dann gibts noch etliche Steuersignale, Spannungscodierung etc, hoch gerechnet vielleicht noch 100 Pins. Der Rest sind schlicht Masse, I/O-Spannung und Core-Spannung. Immerhin nimmt eine CPU ja Ströme bis rund 100A auf. Den kann man natürlich nicht über einen Pin jagen. Da gibt es dann z.B. die Vorgabe, 324 Massepins, 97 x I/O-Spannung und 218 x Corespannung vorzusehen. Und dann wird einfach großzügig aufgerundet, bis der Sockel sinnvoll ausgenutzt ist.
Okay, also noch eine Frage zum Kopfzerbrechen hinterher: Die Chips selbst werden mit jedem Shrink kleiner. Wie ist es dann trotzdem noch möglich, immer mehr Pins herauszuführen?
Soweit ich weiß wird der Nehalem die 1000er Marke weit überschreiten. Aber größer wird der gesamte Chip doch damit nicht, oder?
64bit z.B.. Es sind seit Sockel 775 übrigens Pads und nicht Pins. ;)
anddill
2007-12-07, 23:30:32
LOL, die Pins werden ja nicht direkt ins Silizium gerammt. Das wird mit feinen Drähtchen gebondet oder per Flipchip-Verfahren auf den Anschlußträger geklebt.
http://de.wikipedia.org/wiki/Flip_Chip
http://de.wikipedia.org/wiki/Drahtbonden
Warum haben manche CPUs deutlich mehr und manche weniger?
weil manche mehr und manche weniger brauchen?
in erster linie stellst sich natürlich die frage wieviele pins man für die datenübertragungen braucht. das hängt natürlich von der busbreite (siehe unterschiedliche speicherinterfaces beim A64) und natürlich auch vom verwendeten protokoll ab.
ein großteil der pins ist allerdings für die stromversorgung zuständig, weshalb eine cpu auch mit dem einen oder anderen abgebrochenen pin noch einwandfrei funktioniert (falls es sich dabei um einen massepin handelt)
z.B. Sockel 478 > Sockel 775. Dabei waren die CPUs kaum unterschiedlich in den technischen Details.
wahrscheinlich wollte man einerseits die signalstabilität erhöhen um einen höheren FSB zu ermöglichen und andererseits die spannungversorgung insbesondere für den stromfressenden prescott verbessern. mit meheren pins hat man in erster linie mehrer massepins zur stromversorgung. durch den wechsel von PGA auf LGA und den damit möglichen hohen anpressdruck verbessert sich die signalstabilität wahrscheinlich weiter.
die mobilprozessoren benutzen beispielsweise immer noch den Sockel 479 (dessen zusätzlicher pin sicher nur vorhanden ist um künstlich eine inkompatibilität zum S478 zu schaffen)
Wofür werden die alle genutzt?
ein großer teil sind wie gesagt massepins, einige pins sind dafür zuständig dem mainboard die gewünschte spannung zu übermitteln, andere wieder um temperaturdioden etc. auszulesen.
du kanns ja mal bei intel nach dem datenblatt suchen, da ist jeder einzelne pin genau beschrieben.
Die Chips selbst werden mit jedem Shrink kleiner.
Nur begrenzt, bis zu einer Grenze.
Intel zb. quetscht einfach mehr Cache rauf und schon bleibt die Größe normal.
Also man bemüht sich zb. über 100m² zu bleiben und schon sieht es leichter aus. :)
Wie ist es dann trotzdem noch möglich, immer mehr Pins herauszuführen?
Das wird schon schwieriger.
Die Pins werden zum einen auch kleiner, aber unendlich weiter kann man das nicht treiben.
Das wird mit feinen Drähtchen gebondet oder per Flipchip-Verfahren auf den Anschlußträger geklebt.
So habe ich mir das auch vorgestellt.
Nur das Problem was ich dabei sehe: Die Dinger werden doch immer kleiner, also viel empfindler, oder nicht?
Ist das dann kein Rückschritt, technologisch gesehen?
wahrscheinlich wollte man einerseits die signalstabilität erhöhen um einen höheren FSB zu ermöglichen und andererseits die spannungversorgung insbesondere für den stromfressenden prescott verbessern. mit meheren pins hat man in erster linie mehrer massepins zur stromversorgung. durch den wechsel von PGA auf LGA und den damit möglichen hohen anpressdruck verbessert sich die signalstabilität wahrscheinlich weiter.
Ja mit S478 wären wir nie in den Genuss eines Dual Prescott gekommen. :)
Also man bemüht sich zb. über 100m² zu bleiben und schon sieht es leichter aus. :)
Quadratmeter wäre ein kleines bisschen zu groß :D
Man kann also fast sagen, das eine komplexe CPU so wie es die jetzigen Desktop-CPUs sind, nur schwierig auf einer noch kleineren Fläche unterzubringen sind?
Mal extrem ausgedrückt: In Uhren oder Taschenrechnern oder sowas. ;)
Ich hatte mal einen Pentium M in der Hand und bei dem musste ich schon tierisch aufpassen, da nix kaputt zu machen, so klein und unhandlich wie er war.
intel arbeitet an einer neuen technik bei der viele signale statt parallel dann über highspeed seriell übertragen werden, genau wegen dem pinproblem.
Spasstiger
2007-12-08, 00:55:49
intel arbeitet an einer neuen technik bei der viele signale statt parallel dann über highspeed seriell übertragen werden, genau wegen dem pinproblem.
AMD setzt mit Hypertransport schon lange auf schnelle, serielle Datenübertragung. Der Phenom ist dank HT3.0 schon mit 1800 MHz ans System angebunden, bei Intel taktet der FSB bekanntermaßen derzeit mit max. 400 MHz.
Um die Pins für die Versorgungsspannungen und Masse kommst trotzdem nicht drumrum und die machen eben den Großteil an Pins aus.
Das kann man gut am 386 SX und 386 DX Prozessor erklären.
Der 386 DX hatte volle 32 Bit Adressleitungen nach Außen, d.h. auch die Komponenten konnten mit 32 Bit Adressiert werden.
Beim 386 SX waren es dagegen aber nur 24 Bit Addressleitungen nach Außen,
aber intern war der 386 SX immer noch eine 32 Bit CPU.
D.h. mit dem 386 SX konnte man maximal nur 16 MiB Speicher adressieren,
da die Adressleitungen nach Außen zum Speicher dafür nicht mehr hergaben.
Die Datenleitungen waren darüberhinaus auch nur auf 16 Bit begrenzt.
Beim echten 386 DX war das anders, der konnte dank seine 32 Bit Adressleitungen nach Außen auch gleich 4 GB RAM Adressieren.
Und heute haben wir bei den 64 Bit CPUs ähnliche Fälle.
Eine AMD64 CPU könnte z.B. theoretisch gesehen 2^64 Bit adressieren,
da die Adressleitung aber momentan nur 40 Bit beträgt, können
in der Praxis momentan auch nur 1 TiB Speicher adressiert werden.
Für den Desktop Rechner reicht das heute völlig aus, aber Server CPUs könnten bald schon mehr brauchen und die kriegen dann daher auch mehr Pins.
Deswegen gibt es auch unterschiedliche Sockel mit unterschiedlicher Pin Anzahl.
Eine AMD64-CPU könnte maximal 48 Bit adressieren, mehr gibt der virtuelle Adressraum nicht her.
Eine AMD64-CPU könnte maximal 48 Bit adressieren, mehr gibt der virtuelle Adressraum nicht her.
Das ist Ausbaufähig, das eigentliche Problem liegt aber an den 40 Bit Adressleitungen.
http://de.wikipedia.org/wiki/AMD64
Das ist Ausbaufähig, das eigentliche Problem liegt aber an den 40 Bit Adressleitungen.
Nach der derzeitigen Architektur nicht. Es ist bloß ein 48 bittiger virtueller Adressraum in x86-64 spezifiziert. Die hohen 16 Bits werden automatisch auf 0 gesetzt.
Die Adresspins sind im Gegenteil das viel kleinere Problem. Für einen größeren virtuellen Adressraum müsste man weiter Page-Lookups einbauen (derzeit 4 stufig) und auch den TLB vergrößern etc.
Ergänzung: Gut, du hast insofern recht, dass man mit mehreren Tasks auch mehr als 2^48 Byte Speicher verwenden könnte.
StefanV
2007-12-08, 02:10:36
Das dürft wohl Kostengründe haben, das der Adressraum momentan nur auf 40/48bit beschrängt ist, das sollt aber dennoch für ein paar Wochen reichen.
Es ist allerdings vorgesehen, das das recht problemlos auf die maximalen 64bit erweitert werden kann, schmutzige Tricks mit nicht benutzten Adresspins (A20 Gate :rolleyes: ) sind auch nicht möglich, daran hat man gleich gedacht...
Es sind auch ganz einfach Performancegründe.
Es ist allerdings vorgesehen, das das recht problemlos auf die maximalen 64bit erweitert werden kann, schmutzige Tricks mit nicht benutzten Adresspins (A20 Gate :rolleyes: ) sind auch nicht möglich, daran hat man gleich gedacht...
Was hat ein physikalischer Adresspin mit einer virtuellen Adresse zu tun? Und doch ja, A20 funktioniert auch im 64-Bit-Modus weiterhin.
Das dürft wohl Kostengründe haben, das der Adressraum momentan nur auf 40/48bit beschrängt ist, das sollt aber dennoch für ein paar Wochen reichen.
Es ist allerdings vorgesehen, das das recht problemlos auf die maximalen 64bit erweitert werden kann, schmutzige Tricks mit nicht benutzten Adresspins (A20 Gate :rolleyes: ) sind auch nicht möglich, daran hat man gleich gedacht...
rofl...X-D
reunion
2007-12-08, 08:31:12
Das ist Ausbaufähig, das eigentliche Problem liegt aber an den 40 Bit Adressleitungen.
http://de.wikipedia.org/wiki/AMD64
Das ist immerhin ein Terabyte. Alle aktuellen Intel-CPUs haben nur eine 36bit Adressleitung und können damit max. 64GB adressieren.
StefanV
2007-12-08, 10:22:01
Was hat ein physikalischer Adresspin mit einer virtuellen Adresse zu tun? Und doch ja, A20 funktioniert auch im 64-Bit-Modus weiterhin.
Das A20 Gate wurde doch eingeführt, weil irgendein Programmierer in den Anfangstagen des PCs aufgrund von 'innovativer Programmierung' einen Bug der Adressierung des 808x ausgenutzt hat...
RavenTS
2007-12-09, 19:17:32
Das wird schon schwieriger.
Die Pins werden zum einen auch kleiner, aber unendlich weiter kann man das nicht treiben.
Werden Sie das denn wirklich? Hatte zuletzt nen AM2 in der Hand, dessen Pins mir beispielsweise nur minimal dünner und kürzer vorkamen als beispielsweise die eines SS7...
Desti
2007-12-10, 10:53:43
Das ist immerhin ein Terabyte. Alle aktuellen Intel-CPUs haben nur eine 36bit Adressleitung und können damit max. 64GB adressieren.
Der Itanium 2 hat einen 50 Bit Addressbus.
Desti
2007-12-10, 10:55:48
Werden Sie das denn wirklich? Hatte zuletzt nen AM2 in der Hand, dessen Pins mir beispielsweise nur minimal dünner und kürzer vorkamen als beispielsweise die eines SS7...
Er meinte wohl die Balls zwischen Die und Package. Die Pins am Package verändern sich nur minimal, da sie aufgrund der mechanischen Belastung im Sockel eine bestimmte mindest Stärke haben müssen.
vBulletin®, Copyright ©2000-2025, Jelsoft Enterprises Ltd.