Archiv verlassen und diese Seite im Standarddesign anzeigen : Frage zu DDRAM4 und DDR5 - Warum kosten übertragene 0en elektrische Leistung
Ich dachte bisher immer 1 steht für Strom an und 0 für Strom aus.
Wie kann es also sein, daß eine 0 elektrische Leistung kostet, wenn da gar kein Strom fließt?
Und durch die Data Bus Inversion (DBI) bei DDR5 werden ja jetzt viel mehr 1sen übertragen und die brauchen doch elektrische Energie.
Der Strom fliesst nur beim Umschalten von 1 zu 0 oder 0 zu 1.
Ich dachte bisher immer 1 steht für Strom an und 0 für Strom aus.gaaaanz so einfach ist es nicht ;)
1 und 0 codiert man eher durch Spannungssignale als durch Stromsignale. Bei DRAM ist's die Ladung eines Kondensators, bei SRAM die Spannung an einem der Ausgaenge eines Flipflops. Bei der Datenuebertragung schliesslich die Spannung zwischen den beiden Draeten der Leitung, oder zwischem einem Draht und der Masseleitung.
Wie der andere Gast schon sagte, gibt es einen Stromfluss immer nur dann, wenn zwischen 0 und 1 umgeschaltet wird. Bei DRAM wird dann der Kondensator umgeladen, beim Flipflop des SRAM schalten kurzzeitig beide Transistoren durch, und auf der Uebertragungsleitung gibt es eine Flanke zwischen dem 1er und 0er Spannungsniveau, die von einem kurzen Strompuls begleitet ist.
Die Einsparpotentiale der verschiedenen Speichertechniken liegen im Absenken der Betriebspannung 0.8V bei DDR5 bzw. im möglichen Absenken der realen Taktfrequenz durch das Übertragen von mehr Signalen pro Takt. 8 Signale pro Takt bei DDR5 (4 bei steigender Flanke, 4 bei fallender Flanke).
Im Prinzip ist der maximale physikalische Takt seit DDR1 konstant bei etwa 200Mhz (abgesehen von OC-Modulen). Effektiv kommen dann aber 1.6Ghz und mehr raus.
Die Einsparpotentiale der verschiedenen Speichertechniken liegen im Absenken der Betriebspannung 0.8V bei DDR5 bzw. im möglichen Absenken der realen Taktfrequenz durch das Übertragen von mehr Signalen pro Takt. 8 Signale pro Takt bei DDR5 (4 bei steigender Flanke, 4 bei fallender Flanke).
Im Prinzip ist der maximale physikalische Takt seit DDR1 konstant bei etwa 200Mhz (abgesehen von OC-Modulen). Effektiv kommen dann aber 1.6Ghz und mehr raus.wieso heißt das dann immer noch DDR (Doble Data Rate)? Ist es vielleicht so, dass man unterscheiden muss zwischen dem realen Takt des Speicherbusses und dem realen Takt innerhalb des Speichermoduls? Dass also bei z.B. 1066 MHz DDR2 der reale Takt des Busses 533 MHz (1/2) ist, der modulinterne Takt aber nur 266 MHz (1/4)? Auf
http://de.wikipedia.org/wiki/DDR_(EDV)#Weiterentwicklungen:_DDR2_und_DDR3
ist von einem 4x-Prefetch bei DDR2 und 8x-Prefetch bei DDR3 die Rede, das deutet ja auf so was hin.
Der Unterschied zu QDR bzw. ODR (Octal Data Rate) wäre demnach, dass bei denen auch der reale Bustakt statt halbiert geviertelt oder geachtelt werden muss.
wieso heißt das dann immer noch DDR (Doble Data Rate)?
das ganze heißt double.
Ist es vielleicht so, dass man unterscheiden muss zwischen dem realen Takt des Speicherbusses und dem realen Takt innerhalb des Speichermoduls? Dass also bei z.B. 1066 MHz DDR2 der reale Takt des Busses 533 MHz (1/2) ist, der modulinterne Takt aber nur 266 MHz (1/4)?
richtig. angegeben wird üblicherweise der bustakt (oft auch mit verdopplung aufgrund von DDR)
das verhältnis von bustakt zum takt im speichermodul ist allerdings bei:
DDR1: 1
DDR2 (GDDR2/3): 1/2
DDR3 (GDDR4/5): 1/4
Spasstiger
2008-11-14, 13:44:14
das ganze heißt double.
richtig. angegeben wird üblicherweise der bustakt (oft auch mit verdopplung aufgrund von DDR)
das verhältnis von bustakt zum takt im speichermodul ist allerdings bei:
DDR1: 1
DDR2 (GDDR2/3): 1/2
DDR3 (GDDR4/5): 1/4
Kleine Korrektur:
DDR1 (GDDR1/2)
DDR2 (GDDR3/4)
DDR3 (GDDR5)
Wobei sich GDDR5 in Teilaspekten doch erheblich von DDR3 unterscheidet. Es gibt z.B. bei GDDR5 zwei verschiedene Taktsignale, einen Write Clock und einen Command Clock.
Mehr Infos zu GDDR5: http://www.qimonda-news.com/download/Qimonda_GDDR5_whitepaper.pdf
vBulletin®, Copyright ©2000-2024, Jelsoft Enterprises Ltd.