USB-Implementierung in den Chipsätzen?

[Gast]

Wie ist USB in Chipsätzen (z.B. aktuelle Intel oder Nvidia-Chipsätze) implementiert.
Das Mobo vom PC oder Laptop hat direkt auf der Platine mehrere USB-Anschlüsse. Hat jeder dieser Anschlüsse die volle Bandbreite für sich zur Verfügung oder läuft das ab wie bei einem Hub, dass die einzelnen Anschlüsse sich die Bandbreite teilen müssen?

[DerRob]

läuft wie bei einem hub, für usb 1.1 sind jeweils 2 buchsen zusammen gefasst an einem hub, im usb 2.0 "modus" hängen alle anschlüsse an einem gemeinsamen hub (jedenfalls ist das im gerätemanager so aufgelistet).
bei mainboards mit 10-12 usb-anschlüssen sind die dann meist auf 2 hubs aufgeteilt.

edit: siehe z.b. auch dieses blockschaltbild der ICH9-southbridge (http://img.tomshardware.com/de/2007/05/21/intel-chipsatz-p35-ddr3/intel_chipsatz_p35.gif), die 12 usb-anschlüsse sind über 2 kanäle mit je 480mbit verbunden.

[Zool]

Die Bandbreite wird dabei dynamisch vom Controller auf die Ports verteilt. Aber mehr als ingesamt 2x 480MBit/s (halbduplex) sind aber nicht möglich. AMD, Nvidia, Intel sind da alle ähnlich, wobei erst bei den ganz aktellen Southbridges der Leistungseinbruch von AMD gegenüber den anderen verschwunden ist.

[schimmi]

Da moderne Notebooks auch jeweils einen USB2.0-Port an die MiniPCIe-Steckplätze/ExpressCard-Slots abstellen, sind diese meist an einen Hub, die extern verfügbaren an den anderen gekoppelt. Ist jedenfalls bei meinem Lenovo so.

Ein Umkopieren zweier per USB2.0 angeschlossenen Festplatten wurde dadurch eine quälend lahme Angelegenheit.