Hammer-Test in C't

[GloomY]

Wie ich gerade gesehen habe, ist in Ausgabe 26 ein Test mit einem Clawhammer mit 1,2 GHz und 1 MB L2 Cache drin. An sich ließt sich der Artikel ganz gut, wenn da nicht eine Sache wäre, die mir etwas - naja ich sag' mal - komisch vorkommt. Und zwar heißt es:

"Die Basismessungen am Athlon 64 zeigen schnell die Unterschiede, aber eben auch die Gemeinsamkeiten mit dem Athlon XP. Der in den Prozessor verlagerte Memory Controller sorgt für deutlich kürzere Latenzen beim Zugriff auf den Speicher. Auch die Bandbreite und damit der Durchsatz profitieren von dieser Architekturänderung. Der mit 1 MByte große L2-Cache tut ein Übriges, damit Anwendungen flot arbeiten können. Die interne Architektur des Prozessorkerns selbst entspricht - soweit es den 32-Bit-Part anbelangt - der des Athlon XP. Große Performancesprünge bei 32 Bit Anwendungen, die Vornehmlich Rechenleistung fordern, sind damit nicht zu erwarten."

Ich weiß nicht, wie man die zusätzlichen zwei Pipelinestufen (http://www.chip-architect.com/news/2002_06_24_Hammers_Two_Extra_PipelineStages.html) der ALUs einfach so unter den Tisch kehren kann.

Wie man an der obigen URL sehen kann, sorgen die beiden zusätzlichen "Packstufen" dafür, die Auslastung und damit die IPC-Rate des Hammers gegenüber dem AthlonXP zu steigern.

An sich stellt sich der Athlon XP nämlich relativ dumm an, was die Verteilung der µOps in die zur Pipeline gehörenden Schelduer angeht.

Naja, und dann wären dann natürlich noch die stark vergrößerten und verbesserten TLBs, die auch noch zusätzlich den einen oder anderen Hauptspeicherzugriff einsparen...

Interessant sind auch noch die Speichertests in denen der Clawhammer den 1 GHz schneller getakteten P4 um bis zu 20 Prozent abhängen kann (C't Memspec Rating). Die C't schreibt von einer sehr guten Anbindung von L1 und L2 Cache. Letzterer soll "offenbar mindestens 256 Bit interne Busbreite haben".

[Muh-sagt-die-Kuh]

Originally posted by GloomY
"Die Basismessungen am Athlon 64 zeigen schnell die Unterschiede, aber eben auch die Gemeinsamkeiten mit dem Athlon XP. Der in den Prozessor verlagerte Memory Controller sorgt für deutlich kürzere Latenzen beim Zugriff auf den Speicher. Auch die Bandbreite und damit der Durchsatz profitieren von dieser Architekturänderung. Der mit 1 MByte große L2-Cache tut ein Übriges, damit Anwendungen flot arbeiten können. Die interne Architektur des Prozessorkerns selbst entspricht - soweit es den 32-Bit-Part anbelangt - der des Athlon XP. Große Performancesprünge bei 32 Bit Anwendungen, die Vornehmlich Rechenleistung fordern, sind damit nicht zu erwarten."

Ich weiß nicht, wie man die zusätzlichen zwei Pipelinestufen (http://www.chip-architect.com/news/2002_06_24_Hammers_Two_Extra_PipelineStages.html) der ALUs einfach so unter den Tisch kehren kann.Übersehen habe sie die zwei weiteren Stufen nicht, hier ein Zitat aus Ausgabe 13/03:

"Tatsächlich unterscheidet sich der eigentliche Kern des Hammer-Prozessors auf dem ersten Blick nur unwesentlich vom Athlon. Hier wie dort verteilen drei Dekoder die Arbeit `out of order´ auf insgesamt neun Funktionseinheiten, und zwei L1-Caches von je 64 KByte Größe speichern getrennt die Daten und Instruktionen zwischen. Die Sprungvorhersage wurde allerdings um einiges verbessert. [...] So verlängerten sie die Core-Pipeline von zehn auf zwölf Takte, was unter anderem mehr Spielraum für höhere Taktfrequenzen ermöglicht. Und schließlich unterstützt der Hammer nicht nur breitere Register, sondern auch mehr, nämlich sechzehn statt wie bislang acht."
Wie man an der obigen URL sehen kann, sorgen die beiden zusätzlichen "Packstufen" dafür, die Auslastung und damit die IPC-Rate des Hammers gegenüber dem AthlonXP zu steigern.

An sich stellt sich der Athlon XP nämlich relativ dumm an, was die Verteilung der µOps in die zur Pipeline gehörenden Schelduer angeht.Sehe ich auch so, da wurde bisher etwas Leistung verschenkt.Naja, und dann wären dann natürlich noch die stark vergrößerten und verbesserten TLBs, die auch noch zusätzlich den einen oder anderen Hauptspeicherzugriff einsparen...Siehe oben ;)Interessant sind auch noch die Speichertests in denen der Clawhammer den 1 GHz schneller getakteten P4 um bis zu 20 Prozent abhängen kann (C't Memspec Rating). Die C't schreibt von einer sehr guten Anbindung von L1 und L2 Cache. Letzterer soll "offenbar mindestens 256 Bit interne Busbreite haben".Doppelt grosser L2 Cache, ein integrierter Speichercontroller und schnellerer Speicher....dafür ist der Wert nicht gerade beeindruckend. Mich würde übrigens mal die L2 Latenz des A64 interessieren....

[GloomY]

Originally posted by Muh-sagt-die-Kuh
Übersehen habe sie die zwei weiteren Stufen nicht, hier ein Zitat aus Ausgabe 13/03: "[...]"Hmm, ob das auch der gleiche Typ (Abkürzung: gs) ist, der diesen Artikel geschrieben hat !?
Originally posted by Muh-sagt-die-Kuh
Doppelt grosser L2 Cache, ein integrierter Speichercontroller und schnellerer Speicher....dafür ist der Wert nicht gerade beeindruckend.Naja, die Steigerung gegenüber dem Athlon XP schon eher ;) (775 zu 438 Punkten - das sind 76% mehr)
Originally posted by Muh-sagt-die-Kuh
Mich würde übrigens mal die L2 Latenz des A64 interessieren.... *will auch wissen* =)

[BlackBirdSR]

Bei Aceshardware und realworldtech ist man sich ziemlich sicher, dass die beiden extra Pipeleine Stufen im Frontend nichts zur Takterhöhung beitragen (können)

Sie dienen wie gesagt primär zur besseren Auslastung des Kerns, und sind keine weitere Arbeitsstufe für den Kern.

Ansonsten stimmt deine Kritik Gloomy, aber du hast noch etwas vergessen ;)
Im 32bit Modus ist die IMUL des Hammers schneller als beim K7 ;)

[Muh-sagt-die-Kuh]

Originally posted by GloomY
Hmm, ob das auch der gleiche Typ (Abkürzung: gs) ist, der diesen Artikel geschrieben hat !?Nein, der erste Artikel ist vom eigentlichen CPU Experten der c´t, namentlich Andeas Stiller, Kürzel asNaja, die Steigerung gegenüber dem Athlon XP schon eher ;) (775 zu 438 Punkten - das sind 76% mehr)Das schon, ich schätze mal das eher schwache Prefetching des Athlon XP spielt hier auch eine Rolle. ;)

[Muh-sagt-die-Kuh]

Originally posted by BlackBirdSR
Bei Aceshardware und realworldtech ist man sich ziemlich sicher, dass die beiden extra Pipeleine Stufen im Frontend nichts zur Takterhöhung beitragen (können)

Sie dienen wie gesagt primär zur besseren Auslastung des Kerns, und sind keine weitere Arbeitsstufe für den Kern.
Da hast du eigentlich recht, schliesslich erledigt der Kern in diesen 2 Stufen auch zusätzliche Arbeit und nicht wie bei einer normal gestreckten Pipeline die gleiche Arbeit in mehr Stufen.....ganz sicher sein kann man sich da allerdings nicht ;)

[GloomY]

Originally posted by BlackBirdSR
Ansonsten stimmt deine Kritik Gloomy, aber du hast noch etwas vergessen ;)
Im 32bit Modus ist die IMUL des Hammers schneller als beim K7 ;) Vergessen? Ich hab's schlicht weg nicht gewusst.
Alle Details kenn' ich nun auch nicht auswendig.
Originally posted by Muh-sagt-die-Kuh
Nein, der erste Artikel ist vom eigentlichen CPU Experten der c´t, namentlich Andeas Stiller, Kürzel asAch ja, der Guru der C't ;)
Originally posted by Muh-sagt-die-Kuh
Das schon, ich schätze mal das eher schwache Prefetching des Athlon XP spielt hier auch eine Rolle. ;) Ja, das ist sicher auch ein Grund.
Originally posted by Muh-sagt-die-Kuh
Da hast du eigentlich recht, schliesslich erledigt der Kern in diesen 2 Stufen auch zusätzliche Arbeit und nicht wie bei einer normal gestreckten Pipeline die gleiche Arbeit in mehr Stufen.....ganz sicher sein kann man sich da allerdings nicht ;) Hmm, ich denke schon. An sich werden die Instructions nur umsortiert, mehr passiert da nicht.

Das hat also weder Auswirkungen auf die Anzahl der folgenden Stufen noch auf die Arbeit, die in jeder Stufe gemacht wird (und damit die Ausführungszeit, die letzlich die Taktfrequenz limitiert).

[BlackBirdSR]

Originally posted by GloomY
Vergessen? Ich hab's schlicht weg nicht gewusst.


ich hab bis vor ein paar wochen auch noch gedacht es wäre FMUL ;)

[harkpabst_meliantrop]

gs ist übrigens Georg Schnurrer, eigentlich eher so für allgemeine PC-Themen zuständig.

Naja, wenn's hilft ...

[GloomY]

Originally posted by BlackBirdSR
ich hab bis vor ein paar wochen auch noch gedacht es wäre FMUL ;) *neugierig sei* ;)

Wo hast du denn das mit der IMUL her?

[BlackBirdSR]

Originally posted by GloomY
*neugierig sei* ;)

Wo hast du denn das mit der IMUL her?

http://www.amd.com/us-en/assets/content_type/DownloadableAssets/Optimization_-_Tim_Wilkens.pdf

Seite 19

[Unregistered]

Schade, wenn ich das richtg gesehen hab war kein einziger der Tests mit SSE2. Das währe auch mal interresant gewesen.

[askibo]

in der c't 01/03 sind neue Benches, diesmal mit SSE2 Unterstützung.


Athlon 64 1,2 Ghz P4 2,2 Ghz

specfp_base : 719 677
specint_base: 755 774

[Unregistered]

nett, den p4 in seiner Paradedisziplien "zersägt".

@askibo netter avatar, DotT Rulez :)