PDA

Archiv verlassen und diese Seite im Standarddesign anzeigen : nVidia - Patent - Efficient Multi-Chip GPU


AnarchX
2010-01-11, 21:03:05
http://www.freepatentsonline.com/7616206.pdf

Patent vom November 2009, was beschreibt wie ein Teil des Speicherinterfaces für einen High-Speed-Interconnect zwischen zwei GPU genutzt werden kann. Dadurch sollte wohl dann besser skalierendes SFR möglich sein.

Das erinnert doch etwas an den Crossfire-Sideport des RV770 (http://www.forum-3dcenter.org/vbulletin/showpost.php?p=6656470&postcount=1), dessen Bandbreite mit 5GB/s bi-direktional deutlich zu gering war.

Nimmt man nun eine 384-Bit GPU an, die in der Dual-GPU-Konfiguration 128-Bit für den HS-IC nutzt, hat man hier bei einem Speichertakt von 2GHz schon 64GB/s.

Bleibt nun die Frage, ob man sich diesen Ansatz einfach nur sichern wollte oder ob er schon in kommenden GPUs (nächsten 2 Jahre) angewandt wird.

Interessante Auszüge:
Although the performance of the private bus compares favorably to that of a PCIE bus, 25 GB/s may still be somewhat limiting for certain graphics applications such as video games or animation programs. Therefore, several features have been added to the invention which further improve the effective bandwidth of the private bus or reduce the memory traffic between the two GPUs to increase the overall performance of the two GPU system. These features include render target interleaving; render-to-texture data duplication; data compression; variable length packet protocol; using non-data signals for transmitting data; storing all vertex data, geometry data and geometry-related push buffer commands in the frame buffer of each GPU; and utilizing each GPU to perform all geometry processing. The invention and each of these features are described in the following paragraphs.

One advantage of the disclosed graphics system 200 is that its cost may be approximately 87.5% of the cost of the graphics system 100 , due to the smaller frame buffers 202 , 204 relative to the frame buffers 104 , 108 , while its performance may be between 135% and 150% of the performance of the graphics system 100 , based on the aforementioned features of the graphics system 200 . Thus, the cost-performance ratio of graphics system 200 may be much more favorable than that of similar multi-GPU SLI systems, such as graphics system 100 . Another advantage of the disclosed graphics system 200 is that it is more scalable that an SLI system because the graphics bandwidth through the PCIE bus has been greatly reduced through use of private bus communications between pairs of GPUs. This architecture enables two GPUs to behave as one faster GPU, allowing the use of split-frame rendering and its problems to be avoided.

reunion
2010-01-11, 21:06:26
Das .PDF geht bei mir nicht.

y33H@
2010-01-11, 21:07:39
Bei mir schon ;) Im FF und offline.

AnarchX
2010-01-11, 21:08:57
Das .PDF geht bei mir nicht.
Textversion: http://www.freepatentsonline.com/7616206.html PDF-Link: http://www.freepatentsonline.com/pdf_collections_server1/uspt/patent_pdf/7616/US7616206/pdf/US7616206.pdf?k=9fa8912cb646f51c2424f490e303a8cb

AnarchX
2010-01-11, 21:45:54
Laut Seite 11 des PDFs:
87,5% der Kosten eines AFR-SLI-Systems, durch die Reduzierung der Framebuffer pro Karte auf 75%. Demgegenüber prognostiziert man 35-50% mehr Leistung gegenüber einem AFR-SLI-System.

Vielleicht auch eine Andeutung, dass man mit dem Fermi-Refresh auf eine AMD ähnliche Strategie umschwenkt.

Coda
2010-01-12, 02:28:24
Ich hab das Ding jetzt mal überflogen und irgendwie ist da auch nichts sonderlich innovatives.

Imho sogar alles Prior Art. Aber man kann ja vieles als Patent anmelden...

OBrian
2010-01-16, 11:31:04
Das interessante ist imho, daß man die SPEICHERanbindung zweckentfremden kann und für Chip-Interconnets nutzt. Bisher geht das nicht, da wird entweder ein PCIe-Interface genutzt oder (wenn man mal Richtung CPUs schaut) sowas wie coherent Hypertransport, was AMD längerfristig vielleicht auch auf GPUs adaptieren kann. Bedeutet aber immer, daß man Chipfläche opfert, um diesen Verbindungs-Controller einzubauen, den man in der großen Masse der 1-Chip-Karten überhaupt nicht nutzen kann, und man beschneidet sich unnötigerweise die Margen im Brot- und Buttermarkt, um bei einer Handvoll High-End-Karten ein paar FPS mehr zu erreichen.

Das Ziel ist aber doch, möglichst kostengünstig eine Karte aus mehreren unveränderten kleinen Chips zu bauen, die für sich genommen auch möglichst kostengünstig sind. Wenn man nun einfach einen Teil des Speicherinterfaces nutzen kann, hätte man zwei Fliegen mit einer Klappe geschlagen. Es mag technisch gesehen vielleicht bessere Methoden geben, um Chips zu verbinden (immerhin opfert man dabei einen Teil der lokalen Speicherbandbreite), aber aus wirtschaftlicher Sicht hört sich das sehr interessant an.

Gast
2010-01-16, 11:37:28
Das interessante ist imho, daß man die SPEICHERanbindung zweckentfremden kann und für Chip-Interconnets nutzt. Bisher geht das nicht, da wird entweder ein PCIe-Interface genutzt oder (wenn man mal Richtung CPUs schaut) sowas wie coherent Hypertransport, was AMD längerfristig vielleicht auch auf GPUs adaptieren kann. Bedeutet aber immer, daß man Chipfläche opfert, um diesen Verbindungs-Controller einzubauen, den man in der großen Masse der 1-Chip-Karten überhaupt nicht nutzen kann, und man beschneidet sich unnötigerweise die Margen im Brot- und Buttermarkt, um bei einer Handvoll High-End-Karten ein paar FPS mehr zu erreichen.

Das Ziel ist aber doch, möglichst kostengünstig eine Karte aus mehreren unveränderten kleinen Chips zu bauen, die für sich genommen auch möglichst kostengünstig sind. Wenn man nun einfach einen Teil des Speicherinterfaces nutzen kann, hätte man zwei Fliegen mit einer Klappe geschlagen. Es mag technisch gesehen vielleicht bessere Methoden geben, um Chips zu verbinden (immerhin opfert man dabei einen Teil der lokalen Speicherbandbreite), aber aus wirtschaftlicher Sicht hört sich das sehr interessant an.

Was macht das im Endeffekt für einen Unterschied ob ich zusätzliche Memcontroller + Lanes brauche oder HT-controller + Lanes oder PCIE+controller + Lanes?

OBrian
2010-01-16, 11:49:59
Naja, die "zusätzlichen" Memorylanes kann man bei 1-Chip-Karten wenigstens nutzen, um die Leistung zu steigern, oder um langsameren und damit billigeren RAM zu verbauen. Ein Chip-Interconnect läge völlig brach.

Knuddelbearli
2010-01-16, 12:11:41
trotzdem wird sobald man das tut die gpu dann langsamer sobald man 2 benutzt

Armaq
2010-01-16, 12:20:29
Ich hab das Ding jetzt mal überflogen und irgendwie ist da auch nichts sonderlich innovatives.

Imho sogar alles Prior Art. Aber man kann ja vieles als Patent anmelden...
In den USA. Bei uns würde so ein Patent scheitern.

IVN
2010-01-16, 12:53:01
In den USA. Bei uns würde so ein Patent scheitern.
Der "Kontext des Verfahrens"* ist neu, und somit könnte so ein Patent auch in D durchgehen.

*Denk dabei an nen Haartrockner und einen Trockner, der auf dem gleichen Prinzip basiert, aber in einem anderen Kontext benutzt wird (http://www.jcwhitney.com/jcwhitney/product/images/large/G_22955G_CL_1.jpg).

pXe
2010-01-16, 12:57:22
Für Fermi kommt das zu spät, sieht man dann vielleicht in der übernächsten GPU Generation.
Kampf den Mikrorucklern!

pXe

AnarchX
2010-01-16, 13:02:43
Das Patent wurde jetzt veröffentlicht, eingereicht wurde es aber schon 2006.
Ähnlich war es auch damals bei den G80-Patenten.

pXe
2010-01-16, 13:06:05
Das Patent wurde jetzt veröffentlicht, eingereicht wurde es aber schon 2006.
Ähnlich war es auch damals bei den G80-Patenten.

Ups, nicht gesehen. Heißt dass es dauert 3 Jahre bis ein Patent genehmigt/zugewiesen wird?


pXe

Simon Moon
2010-01-19, 05:29:44
Ups, nicht gesehen. Heißt dass es dauert 3 Jahre bis ein Patent genehmigt/zugewiesen wird?


Diese Zeitspanne ist durchaus normal, es wird ja schliesslich auch vom Patentamt vergeben... ;)

Gast
2010-01-19, 09:47:09
Das interessante ist imho, daß man die SPEICHERanbindung zweckentfremden kann und für Chip-Interconnets nutzt. Bisher geht das nicht, da wird entweder ein PCIe-Interface genutzt oder (wenn man mal Richtung CPUs schaut) sowas wie coherent Hypertransport, was AMD längerfristig vielleicht auch auf GPUs adaptieren kann. Es gibt sowas schon etwas laenger, die Idee dahinter ist nicht wirklich neu. Technisch gesehen ist die Speicheranbindung auch nur ein Datenbus.

AnarchX
2010-01-19, 11:38:32
Im Bezug auf GF100 und Weiterentwicklungen dürfte die doppelte Berechnung der Geometrie, die das Patent vorschlägt um Bandbreite zu sparen, nicht soviel ausmachen.