Clawhammer in 64 bit 50 % SCHNELLER!!

[Unregistered]

Der Clawhammer ist im kompilieren einer Datenbank im 64 Bit modie 50% schneller und Knickt ein dual mp2000 weg

[Method Man]

und wan kommt er den raus ???

[Luke007]

Originally posted by Unregistered
Der Clawhammer ist im kompilieren einer Datenbank im 64 Bit modie 50% schneller und Knickt ein dual mp2000 weg
Könntsest du bitte mal eine Quelle angeben !



luke

[Unregistered]

Ja hartware planet3dnow tecchannel ahh
ne reicht oder

[GloomY]

Die Quelle ist wahrscheinlich diese Meldung von Planet3Dnow (http://www.planet3dnow.de/cgi-bin/newspub/viewnews.cgi?category=1&id=1043749846).

Allerdings steht dort nur was von "bis zu 50%", nicht gerenell 50% schneller.

[Unregistered]

Ja aber unoptiemiert :)

[GloomY]

Originally posted by Unregistered
Ja aber unoptiemiert :) Hä? Wie meinst du das?

Du musst natürlich die ganzen Programme komplett neu kompilieren, sonst kannst du die zusätzlichen 64Bit GPRs nicht benutzen.

Also ohne, dass du etwas machst, wirst du keinerlei Performancegewinn erzielen.

[Unregistered]

Wie ich das meine nja hast du zufällig gelesen das Hypertransport version 1.05 glaube ich an den start geht 64 bit register erweiterung also war der hyt bei den test nur 40 bittig und nei das hat nichts mit der cpu erweiterung zutun also unoptiemiert:)

[zeckensack]

HT1.05 tut aber performancemäßig nix zur Sache :)

[GloomY]

Außerdem hat Hypertransport nichts mit der 64 Bit Fähigkeit des Hammers zu tun und hat somit auch keinen Einfluß darauf.

Noch mal was zur Performanceverbesserung:

An sich bringt die Maßnahme, die internen GPRs einer CPU zu vergrößern kaum Performancevorteile (edit: sogar eher Nachteile). Das hat man beim Übergang von 16 Bit Prozessoren (286) zu 32 Bit Prozessoren (386) schon gesehen. 32 Bit Code läuft grundsätzlich nicht schneller als 16 Bit Code, automatisch schon gar nicht.

Das was beim Hammer "bis zu 50%" (bzw. ich gehe im Schnitt von 15 bis 20% aus) mehr Performance bringt, geht allein auf die Tatsache zurück, dass im 64 Bit Mode nun 8 neue GPRs zu den bisheringen 8 dazukommen (und auch noch 8 zusätzliche SSE Register). Daher kann der Compiler viele benötigte Daten in den GPRs ablegen, während er sonst gezwungen wäre, diese in den Speicher (bzw. Cache) zurückzuschreiben. Beim erneuten Zugriff auf diese Daten geht einiges an Zeit verloren, welche sich der Hammer sparen kann.

Ein maßgeblicher Anteil an der Leistung des Itaniums hat im Übrigen auch die Tatsache, dass dieser über 128 (!) GPRs verfügt...

[Unregistered]

Spezifikation für HyperTransport 1.05 verabschiedet

Das von AMD initiierte Übertragungsprotokoll "HyperTransport" geht in eine neue Runde.
Zu den unterstützenden Firmen dieser Technologie zählen Namen wie nVidia, Alliance
Semiconductor, Apple, Broadcom, Cisco Systems oder Sun Microsystems.
Und diese Firmen, die im HyperTransport-Konsortium zusammenarbeiten, haben sich
auf eine neue Spezifikation - 1.05 - geeinigt.
Wichtigste Neuerung ist eine integrierte 64-Bit-Adressierung (zuvor 40 Bit).
Daneben halten noch Features wie "Switching" und "PCI-X 2.0 Support" Einzug in
diese Technologie. Hardware-Entwicklern sollen völlig neue Möglichkeiten bei der
Entwicklung von Hardware an die Hand gegeben werden.
Gerade AMD hat im Umfeld der Markteinführung ihrer 64-Bit-Prozessoren ein
besonderes Interesse an der 64-Bit-Adressierung.

"Switching" soll helfen die Latenzzeiten zu verringern und die Datenübertragung
möglichst konstant bzw. hoch bleiben zu lassen.
Weil unterschiedlich breite Datenpfade eingesetzt werden dürfen, können Entwickler
auf ihren Bedarf zugeschnittene Hardware-Lösungen verwirklichen.

Ferner wurde bei der 1.05 Spezifikation die Verarbeitung von mehreren gleichzeitig
ablaufenden Anfragen verbessert. Anstatt wie bisher 32 können nun bis zu 128
dieser Anfragen auflaufen.
"HyperTransport Switches" heben die Beschränkungen bei der Verbindung von Geräten auf.
Theoretisch kann damit eine unbegrenzten Zahl von HyperTransport-Geräten zusammen-
geschlossen werden. Vorzustellen hat man sich diese "HyperTransport Switches" wie
einen Baum von PCI-kompatiblen Geräten und Bridges.
Ein Switch kann aber auch separate Baumstrukturen enthalten.
Ziel hierbei ist es, deutlich robustere Systeme auf Basis der HyperTransport-
Technologie zu ermöglichen.
Mehr dazu kann man in dieser Meldung nachlesen.
http://www.golem.de/0301/23704.html

[Crazytype]

du kannst aber schön kopieren

[Unregistered]

Genau deswegen ist ja auch ne url angegeben wo weg ne kopiert bei na ???

der mensch der in zwei threads zuhause iszt und sein neu erstandenes wissen dan zum pl3dnow weiterträgt