Diskussion zu: Erster Testbericht zu AMD Trinity Desktop-Prozessoren veröffentlicht

[Leonidas]

Link zur News:
http://www.3dcenter.org/news/erster-testbericht-zu-amd-trinity-desktop-prozessoren-veroeffentlicht

[Schaffe89]

Der bei Trinity zu beobachtende Performanceabschlag gegenüber den Vierkern-Modellen ist nach wie vor zu heftig, um diese Prozessoren – außer für einfachste Aufgaben – empfehlen zu können.

Was sind schon einfachste Aufgaben?
Notebook CPu´s sind deutlich langsamer, AMD A6 mit 2x 2,6ghz.´für die Notebooks.

Der Sprung zum den kleinen A4 mit 2x 2,7ghz bzw. 2x 3,0 ghz dürfte doch auch solide sein.

Ich finde die Vorstellung sehr überzeugend, wenn man sich AMD´s Möglichkeiten vor die Augen hält.

Scheinbar 15% gesteigerte IPC.
Wenn Pildriver noch ein paar Prozentpünkltchen mehr herausholt und noch 10% Takt hinzugewinnt, dann ist man multithreaded beim 2700k mit dabei und Singlethreaded wohl nur noch rund 20% zurück, statt 35%.

[Knuddelbearli]

frage ist auch was der L3 bringt

finde Trinity schon sehr überzeugend nur bei der gpu hätte ich mir mehr erhofft ( wenn auch nicht damit gerechnet )

[Ravenhearth]

Anscheinend geht AMD - ähnlich zu Llano - auf Nummer sicher, was die Spannungen anbelangt. Es wäre zu hoffen, dass Trinity ähnliche Undervolting-Reserven wie Llano aufweist. Das würde zwar für den OEM-Markt und den Großteil der Anwender keine Rolle spielen, informierte Nutzer könnten allerdings einen Vorteil daraus ziehen. Bliebe in dem Falle nur die Frage, warum AMD die Spannungen so hoch ansetzt.
Bei der Grafikperformance sollte man noch bedenken, dass die immer höhere Leistung immer stärker von der Speicherbandbreite gebremst wird. Gesetzt den Fall, dass sich die Benchmarks über die Auswirkung des Speichers auf die Performance auf andere Anwendungen(Spiele) übertragen lassen und dass Llano mit DDR3-1866 ggü. DDR-1600 nicht (viel) dazugewinnt, dürfte Trinity hier mit einem Plus von 30% herauskommen.
Warum ist die FPU der Bulldozer-Architektur eigentlich so schwach? Auf dem Papier hat man gegenüber den vier FPUs von Llano zwei mächtige Flex-FPUs, wobei ich die Einzelheiten nicht kenne. Ähnlich war es ja schon bei Bobcat, wo die FPU vergleichsweise klein und schwach war. Kann es nicht sein, dass AMD in Zukunft fest mit dem Einsatz von GPUs rechnet, welche die schwache FPU-Leistung des CPU-Teils (über-)kompensieren? Dies wäre - soweit ich weiß - ab 2015 der Fall, da man dann "HSA-compatible GPUs (GPU compute context switching)" besitzt.

[mczak]

Warum ist die FPU der Bulldozer-Architektur eigentlich so schwach? Auf dem Papier hat man gegenüber den vier FPUs von Llano zwei mächtige Flex-FPUs, wobei ich die Einzelheiten nicht kenne. Ähnlich war es ja schon bei Bobcat, wo die FPU vergleichsweise klein und schwach war
Also die SIMD-Einheit des Bobcat ist tatsächlich etwas schwach - insbesondere weil die physikalisch nur 64bit breit ist. K10 ist allerdings auf dem Papier je nach dem nicht so viel schwächer - prinzipiell hast du 3 Ausführungseinheiten (genannt fadd/fmul/fmisc), beim BD sind es 4, von denen 2 "normale" FPU-Operationen durchführen können. Im Gegensatz zum K10 können P0 wie auch P1 sowohl Additionen wie auch Multiplikationen durchführen wenn der Code aber gleiche Mengen davon hat bringt das erstmal nichts - der Chip kann ja sogar auch 2 FMA gleichzeitig ausführen aber das bringt nur mit FMA-optimiertem neuem Code etwas. Ausserdem ist BD trotz mehr Einheiten erstaunlicherweise auch auf dem Papier längst nicht bei jedem Instruktionsmix besser - K10 konnte z.B. die meisten shuffle/pack Instruktionen sowohl in der fadd wie auch fmul Einheit ausführen, bei BD ist das praktisch ausschliesslich nur in P1, also halber Durchsatz (bzw. auf's ganze Modul bezogen bloss ein Viertel). Die Latenzen sind ausserdem durchschnittlich auch eher schlechter geworden.
Dass also eine BD SIMD Einheit langsamer ist als 2 K10 Einheiten ist eigentlich zu erwarten (schon rein von den Ausführungseinheiten her sind das 4 gegen 2x3). Bei neuerem Code sollte es besser aussehen (wenn der sse 4.1, fma oder avx verwenden kann, wobei ein paar sse 4.1 Befehle bloss aus Kompatibilitsgründen und nicht wirklich sinnvoll implementiert sind ich denke da an das Dot-Produkt die Implementation ist eine ziemliche Katastrophe).
Wobei eigentlich single-Thread simd-Code ziemlich schnell sein müsste - scheint aber auch nicht so gut hinzuhauen, erstaunlicherweise scheint auch FPU-lastiger Code ziemlich gut mit mehr Threads zu skalieren. Da kann man wohl die relativ hohen Latenzen der FPU-Instruktionen viel besser kaschieren.

[Pirx]

War nicht die 6550D schon zwischen 5550 und 5570?
Da müsste doch die 7660D etwas schneller sein (ohne jetzt Benchmarks verglichen zu haben).

edit: ok die 5550 GDDR5 hat ja schon 57GB/s:O wow, hätte ich ja nicht gedacht

edit2: wobei die 7660 bei allem anderen deutlichst vorne liegt

[Leonidas]

Dachte ich anfänglich auch, aber nach Bewertung vieler Benchmark-Zahlen traf das dann nicht zu. Folgendes hat sich über die Zeit ergeben:

6550D + DDR3/1333 -> 100%
6550D + DDR3/1600 -> 113%
5550 + DDR3 -> 120%

[Schaffe89]

Es wäre vielleicht nicht schlecht dme Artikel noch ein Update anzuhängen und die Leistung mit DDR 3 1866 erneut in Relation zu Llano zu stellen.