Archiv verlassen und diese Seite im Standarddesign anzeigen : ARM - ARM und TSMC melden Tape Out von 16nm FinFET Cortex A57 SoC
Avalox
2013-04-02, 18:10:48
ARM hat zusammen mit TSMC gemeldet den ersten erfolgreichen tapeout eines Cortex A57 SoC im 16nm FinFET Prozess.
http://www.finanznachrichten.de/nachrichten-2013-04/26405654-arm-and-tsmc-tape-out-first-arm-cortex-a57-processor-on-tsmc-s-16nm-finfet-technology-008.htm
Spasstiger
2013-04-02, 18:18:14
Wow, das ging überraschend schnell. Aber von einer Massenfertigung wahrscheinlich noch weit entfernt, da TSMC 16 nm erst für 2014 auf der Roadmap hat.
Schade, dass es keine Infos zum Flächenbedarf gibt.
fondness
2013-04-02, 18:19:14
Man muss wohl froh sein wenn man 2014 20nm Chip sieht.
Ronny145
2013-04-02, 18:26:28
Die Fertigungsmeldungen von TSMC und GF werden immer lächerlicher in letzter Zeit. Sollen sie doch erstmal mit 20nm antanzen.
Spasstiger
2013-04-02, 18:28:57
Mit Arm-SoCs, die in einem 20-nm-Low-Power-Prozess gefertigt werden, rechne ich definitiv schon dieses Jahr.
Die Fertigungsmeldungen von TSMC und GF werden immer lächerlicher in letzter Zeit. Sollen sie doch erstmal mit 20nm antanzen.Das ist keine Fertigungsmeldung, nur ne Tape-Out-Meldung. Das heißt die Baupläne sind fertig und der Chip könnte nun in die Fab gehen ... wenn sie schon 16nm könnte.
Botcruscher
2013-04-02, 18:39:35
Alles wird gut. Es wird alles besser laufen wie bei 40 oder 28nm.:freak:
Ronny145
2013-04-02, 18:43:14
Das ist keine Fertigungsmeldung, nur ne Tape-Out-Meldung. Das heißt die Baupläne sind fertig und der Chip könnte nun in die Fab gehen ... wenn sie schon 16nm könnte.
16nm ist also keine Fertigung, aha.
Undertaker
2013-04-02, 18:43:51
Mit Arm-SoCs, die in einem 20-nm-Low-Power-Prozess gefertigt werden, rechne ich definitiv schon dieses Jahr.
Gab es vor dem MSM8260A im HTC One S schon nennenswerte Stückzahlen von 28nm-SoCs in Smartphones? Und das One S ist jetzt gerade einmal genau ein Jahr auf dem Markt... Ich hätte darum jetzt eher Q1/Q2 2014 als frühesten Termin für kaufbaren 20nm-SoCs getippt – eher mit (deutlicher) Tendenz nach hinten.
16nm ist also keine Fertigung, aha.
Nö es (=tapeout) ist ein Bauplan in diesem Falle für 16nm.
Ein Legobauplan für den Star-Wars Todesstern ist auch kein echter Todesstern (Edit: und auch kein Legotodesstern) :freak:
Undertaker
2013-04-02, 19:04:08
Also ich verstehe unter Tape-Out das erste Silizium, nicht nur den theoretischen Bauplan. Ändert aber nix daran, dass das mit Fertigungsreife noch nicht viel zu tun hat.
Ronny145
2013-04-02, 19:10:27
Nö es ist ein Bauplan für 16nm.
Dennoch ist es ein geplanter und zukünftig kommender Fertigungsschritt. Und die News dazu eine Fertigungsnews.
Also ich verstehe unter Tape-Out das erste Silizium, nicht nur den theoretischen Bauplan. Ändert aber nix daran, dass das mit Fertigungsreife noch nicht viel zu tun hat.
Auch daneben. :biggrin:
Es ist die erste Maske.
The term tapeout currently is used to describe the creation of the photomask itself from the final approved electronic CAD file.
Dennoch ist es ein geplanter und zukünftig kommender Fertigungsschritt. Und die News dazu eine Fertigungsnews.Nein die News ist eine Tapeoutnews, und Tapeout ist der Bauplan eines Chips für einen Prozess. Der Prozess ist deswegen aber nicht fix und fertig, deswegen braucht man sich über Tapeoutmeldungen nicht künstlich aufregen.
Wenn GF mal wieder nen 20nm Wafer oder so präsentieren würde, ohne bekanntzugeben, wenn das Zeugs denn endlich fertig ist und Produkte damit auf den Markt kommen, dann kannste Dich aufregen und ich stimm Dir dann auch zu :)
Aber bei ner Tapeoutmeldung ... nö, die Pläne sind sicherlich in Ordnung. Aber das sagt eben 0,nix über den zu verwendeten Prozess aus.
Edit:
@RLZ (http://www.forum-3dcenter.org/vbulletin/member.php?u=6725):
Naja .. "currently" kann viel sein. Es ist der Schritt zw. fertiger Planung und Bauausführungstart. Ob die jetzt gleich morgen mit der 16nm Maskenproduktion anfangen ist nicht sicher.
Bei Massenware für etablierte Prozesse trifft das sicherlich zu, aber 16nm ist ja noch nicht in trockenen Tüchern.
Ronny145
2013-04-02, 19:19:09
Nein die News ist eine Tapeoutnews
Zum Tapeout gehört der Fertigungsprozess, in diesem Fall 16nm.
Zum Tapeout gehört der Fertigungsprozess, in diesem Fall 16nm.
Ja, aber vom Fertigungsprozess hat noch keiner was gesagt, oder wurden irgendwo Testwafer oder gar lauffähige Chips präsentiert?
Deswegen fand ich es merkwürdig als Du Dich oben über die vielen "Fertigungsmeldungen" beschwert hast.
Es ist keine Fertigungsmeldung, es ist ne Tapeoutmeldung. Jetzt dürfen sich die Jungs in der Fab mit dem Zeugs herumärgern, die Schaltplandesigner haben Ihren Teil geliefert :)
fondness
2013-04-02, 20:11:20
Geht wohl womöglich doch schneller als erwartet:
Laut Medienberichten aus Asien wird der weltweit größte Auftragsfertiger für Halbleiterprodukte TSMC noch im April eine seiner Fabriken für die Herstellung erster Chips im 20-Nanometer-Prozess herrichten. Dies komme etwas überraschend, da das taiwanische Unternehmen damit rund zwei Monate vor dem eigenen Zeitplan liege.
Wie Focus Taiwan unter Berufung auf entsprechende Medienberichte schreibt, sollen am 20. April die Installationsarbeiten in der „Fab 14“ beginnen, die als erste Produktionsstätte des Konzerns SoCs mit 20 Nanometer Strukturbreite fertigen soll. Sofern es keine Verzögerungen gibt, könnte bereits zum Ende des zweiten Quartals die Massenproduktion anlaufen, sodass erste Produkte in der zweiten Jahreshälfte den Markt erreichen würden.
http://www.computerbase.de/news/2013-04/20-nm-produktion-bei-tsmc-offenbar-frueher-als-geplant/
Undertaker
2013-04-02, 20:55:01
Auch daneben. :biggrin:
Es ist die erste Maske.
Ich glaube das verwendet auch jeder anders. :freak:
http://www.fudzilla.com/home/item/30947-arm-and-tsmc-tape-out-first-cortex-a57-chip
"The all new chip was fabricated on TSMC’s equally new FinFET 16nm process."
Unsaubere Formulierung oder eben doch schon ein erstes Muster?
Avalox
2013-04-02, 21:10:00
Hier auch noch eine Meldung zum Thema
http://www.talkandroid.com/156798-arm-teams-up-with-tsmc-to-create-first-16nm-cortex-a57-processor/
Hab mal noch etwas gegoogelt wegen des "tape outs". Das ist mal wieder Englisch at its best ... das kann mittlerweile echt alles mögliche heißen. Mein persönlicher Brüller war die Formulierung, dass "TSMC den tape-out des 16nm Prozesses vorbereitet" ... das hat nun mit tape out überhaupt nichts zu tun, sie fahren den Prozess halt hoch und/oder bauen die Maschinen in der Fab ein. Keine Ahnung, was die Leute da mit "tape out" wollen.
Natürlich wirds dann auch im Sinne von "wafer out" verwendet, weils den Ausdruck "wafer out" halt leider nicht gibt. :hammer:
Im aktuellen Fall hats aber die ursprüngliche Bedeutung, die ARM Leute sind halt doch noch Profis, die wissen, was Begriffe ursprünglich mal bedeuteten ^^
Aus der Pressemitteilung:
The two companies cooperated in the implementation from RTL to tape-out in six months using ARM Artisan® physical IP, TSMC memory macros, and EDA technologies enabled by TSMC’s Open Innovation Platform® (OIP) design ecosystem. Mit den Sachen baut man keinen Siliziumwafer, sondern meint eindeutig das Design, genauer gesagt die "Implementierung" eines Designs für einen best. Prozess.
http://www.arm.com/about/newsroom/arm-and-tsmc-tape-out-first-arm-cortex-a57-processor.php
Nightspider
2013-04-03, 00:25:34
Hier auch noch eine Meldung zum Thema
http://www.talkandroid.com/156798-arm-teams-up-with-tsmc-to-create-first-16nm-cortex-a57-processor/
Was ist denn das für ein Diagramm? Zeigt das die Leistungsverbesserung im Vergleich zum Cortex A9?
Anders würden die Prozentangaben an der Y-Achse doch auch keinen Sinn ergeben oder? :confused:
Avalox
2013-04-03, 09:49:13
Was ist denn das für ein Diagramm? Zeigt das die Leistungsverbesserung im Vergleich zum Cortex A9?
Anders würden die Prozentangaben an der Y-Achse doch auch keinen Sinn ergeben oder? :confused:
Ich denke der A57 ist dort taktnormalisiert. Die Grafik stammt jedenfalls von ARM selbst, kann ich mich erinnern.
Knuddelbearli
2013-04-03, 12:53:35
ähm und was ist dort 100%
A15 ist 28% schneller als was? und der A57 48% schneller als was?
Avalox
2013-04-03, 15:06:54
ähm und was ist dort 100%
Na die Geschwindigkeit des A57 bei seinem Referenztakt. Um den A57 dann mit dem A15 vergleichen zu können, hat man den Takt des A57 dann eben auf A15 Referenztakt abgesenkt. Jedenfalls habe ich es so interpretiert.
Hier ist die ARM Seite zur Grafik.
http://www.arm.com/products/processors/cortex-a50/cortex-a57-processor.php
AnarchX
2013-04-03, 15:55:04
Wahrscheinlich ein Schreibfehler und dunkelblau ist der A57@28nm.
Wahrscheinlich ein Schreibfehler und dunkelblau ist der A57@28nm.
Die Grafik ist von hier:
http://www.arm.com/products/processors/cortex-a50/cortex-a57-processor.php?tab=Performance
Da gibts noch etwas Text dazu:
The Cortex-A57 processor delivers significantly more performance than Cortex-A15 processors, at a higher level of power efficiency. The performance increase on a range of integer and memory workloads is shown below, based on 32-bit code. Performance for floating point code is expected to increase even more, and general object oriented code is also expected to improve significantly when recompiled to AArch64 to fully take advantage of the architectural features of ARMv8. Da wird der A15 direkt erwähnt, also wirds wohl eher kein SChreibfehler sein. Recht viel schlauer wird man durch den Text dann aber auch nicht. Ich denke ein Vergleich zu nem unerwähnten A9 ist noch am Wahrscheinlichsten.
Undertaker
2013-04-03, 16:25:47
A9 macht wenig Sinn, dafür sind die Vorsprünge viel zu niedrig. Ich tippe auf die Version von AnarchX.
Ailuros
2013-04-03, 17:49:08
Hab mal noch etwas gegoogelt wegen des "tape outs". Das ist mal wieder Englisch at its best ... das kann mittlerweile echt alles mögliche heißen. Mein persönlicher Brüller war die Formulierung, dass "TSMC den tape-out des 16nm Prozesses vorbereitet" ... das hat nun mit tape out überhaupt nichts zu tun, sie fahren den Prozess halt hoch und/oder bauen die Maschinen in der Fab ein. Keine Ahnung, was die Leute da mit "tape out" wollen.
Natürlich wirds dann auch im Sinne von "wafer out" verwendet, weils den Ausdruck "wafer out" halt leider nicht gibt. :hammer:
Im aktuellen Fall hats aber die ursprüngliche Bedeutung, die ARM Leute sind halt doch noch Profis, die wissen, was Begriffe ursprünglich mal bedeuteten ^^
Aus der Pressemitteilung:
Mit den Sachen baut man keinen Siliziumwafer, sondern meint eindeutig das Design, genauer gesagt die "Implementierung" eines Designs für einen best. Prozess.
http://www.arm.com/about/newsroom/arm-and-tsmc-tape-out-first-arm-cortex-a57-processor.php
Aehnliches marketing Gewaesch nur anders formuliert: http://www.imgtec.com/News/Release/index.asp?NewsID=741
Man kann es auch Referenz designs nennen wie es im obrigen Link beschrieben wird.
mboeller
2013-04-03, 19:48:25
Wahrscheinlich ein Schreibfehler und dunkelblau ist der A57@28nm.
ich habs so interpretiert:
dunkelblau = Performanceverbesserung des A15 @ 20nm gegenüber A15 @ 28nm
hellblau = Performanceverbesserung des A57 @ 20nm gegenüber dem A15 @ 28nm
zumindest macht es so für mich Sinn. :)
Die_Allianz
2013-04-03, 20:16:47
ich habs so interpretiert:
dunkelblau = Performanceverbesserung des A15 @ 20nm gegenüber A15 @ 28nm
hellblau = Performanceverbesserung des A57 @ 20nm gegenüber dem A15 @ 28nm
zumindest macht es so für mich Sinn. :)
bei einem reinen shrink ändert sich die Performance nicht.
Ailuros
2013-04-03, 20:53:12
Ihr meint das hier?
http://www.arm.com/images/roadmap/Cortex-A57_Graph(1).jpg
http://www.arm.com/products/processors/cortex-a50/cortex-a57-processor.php?tab=Performance
Nein es ist A15@28nm vs. A57@20nm ergo fuer jeglichen Leistungs-vorteil wird der Vorteil durch einen kleineren Prozess mitberechnet. Nach ARM slides bei der A5x Vorstellung sollen die Dinger eine bessere perf/mW haben als A15/Eagle wird aber auch nirgends ausfuehrlicher erklaert. Auf off the record Anfrage bei ARM Angestellten bekam ich lediglich als Antwort die gleichen albernen slides, wobei man sich die Muehe gleich sparen kann sich damit weiterhin zu beschaeftigen.
Knuddelbearli
2013-04-04, 00:35:07
A15@28nm vs. A57@20nm
wenn das nur 2 chips sind ergibt die Tabelle aber keinen sinn
den was ist bei 0 bzw 100% ?
der A15 scheint ja zB bei Browsing 27% der leist6ung von irgendwas anderes zu erreichen
oder 27% Leistung mehr zu erreichen als irgendwas anderes
Nightspider
2013-04-04, 00:53:30
Oder es soll die Leistungsverbesserung pro Watt darstellen im Vergleich zum A9.
Das >könnte< Sinn ergeben.
Denn der reine Leistungszuwachs vom A15 zum A9 wäre höher. Aber auf einen gleichen Stromverbrauch normiert, könnte das hinkommen. Dann würde ich schätzen, das der A15 ca. 30-40% geringere Taktrate als der A9 hätte.
Allerdings wäre der A57 für 20nm zu schwach bei der ProWatt Leistung. Außer die Verbesserungen bei der Effizienz halten sich wirklich stark in Grenzen.
Aehnliches marketing Gewaesch nur anders formuliert: http://www.imgtec.com/News/Release/index.asp?NewsID=741
Man kann es auch Referenz designs nennen wie es im obrigen Link beschrieben wird.
Ist leider auch doppeldeutig. Wenn dann genauer "(Herstellungs)Prozess-Referenzdesign", ansonsten versteh ich ARMs Cortex-Designs als Referenzdesigns für die entsprechende ARM-Architekturen (ARMv8, v7, oder was es da so gibt).
Implementierung gefällt mir noch am besten. Ist doch auch ähnlich wie bei Software, wenn ich das ganze richtig verstehe. Da kann man auch erstmal ne Algorithmusbeschreibung in Pseudocode haben und den dann später in einer konkreten Programmiersprache implementieren. Von mir aus auch mehrere, dann gibts halt mehrere Implementierungen. Wer will kann ja auch nen Cortex A57 mit irgendeinen 40nm Prozess implementieren.
Damits dann brauchbar wird, muss man Programmiercode dann aber noch durch den Compiler jagen, vergleichbar mit der Chip-Implementierung, die muss noch durch die Fab.
Gäbs bei dem Vergleich irgendwelche Probleme?
Oder es soll die Leistungsverbesserung pro Watt darstellen im Vergleich zum A9.
Das >könnte< Sinn ergeben.
Denn der reine Leistungszuwachs vom A15 zum A9 wäre höher. Aber auf einen gleichen Stromverbrauch normiert, könnte das hinkommen. Dann würde ich schätzen, das der A15 ca. 30-40% geringere Taktrate als der A9 hätte.
Allerdings wäre der A57 für 20nm zu schwach bei der ProWatt Leistung. Außer die Verbesserungen bei der Effizienz halten sich wirklich stark in Grenzen.Jupp, das ist das Problem, mit was wird verglichen? TSMC sagte mal, dass das Scaling des 20nm Prozesses deutlich schlechter werden würde als bei den letzten Shrinks von z.B. 40 -> 28nm. Man kommt halt an die physikalischen Grenzen, für die Zukunft muss man dann mit FD-SOI oder Finfets weitermachen, die klassische Ära der Chipherstellung ist am Ende. Dazu kommt dann noch dass der A57 noch fetter wird und mehr Transistoren für 64bit mit herumschleppt. Die Benchmarks waren aber @32Bit, also wärs insgesamt nicht verwunderlich, wenn der A57@20nm nicht so toll abschneiden würde.
Berni
2013-04-07, 20:34:01
Die Frage bei nem neuen Fertigungsverfahren ist ja auch immer, wie hoch dann die Ausbeute in der Massenproduktion ist (und das wurde ja soweit ich das jetzt rauslesen würde bisher nicht gemacht)...muss man also wirklich erstmal sehen ob das dieses Jahr noch was wird mit Chips für den "Massenmarkt"...
Ailuros
2013-04-08, 11:35:09
Die Frage bei nem neuen Fertigungsverfahren ist ja auch immer, wie hoch dann die Ausbeute in der Massenproduktion ist (und das wurde ja soweit ich das jetzt rauslesen würde bisher nicht gemacht)...muss man also wirklich erstmal sehen ob das dieses Jahr noch was wird mit Chips für den "Massenmarkt"...
Mehr als A5x auf 20nm@TSMC wirst Du fuer 2014 nicht sehen.
=Floi=
2013-04-08, 19:55:55
wo soll denn der A5X noch verbau werden? den alte schiken will doch keiner mehr?!
wo soll denn der A5X noch verbau werden? den alte schiken will doch keiner mehr?!
Lol, ich glaub Ailuros meint eher die A50-Reihe, also A53/A57.
Ailuros
2013-04-08, 21:12:46
Lol, ich glaub Ailuros meint eher die A50-Reihe, also A53/A57.
Anhand des Themas vom thread selber sollte man sich es schon erraten koennen dass das kleine (und nicht grosse) "x" als Lueckenfueller fuer A53 bzw. A57 steht. Ergo nochmal im Klartext: mehr als A53 bzw. A57 unter 20nm TSMC werden wir durch 2014 nicht sehen und dabei bin ich mir nichtmal sicher ob es schon H1 werden koennte.
Knuddelbearli
2013-04-08, 22:40:20
wie sollen die sich eigentlich beim verbrauch einordnen?
A53 als Nachfolger des A7 und A57 als Nachfolger des A15?
Ailuros
2013-04-09, 10:59:13
wie sollen die sich eigentlich beim verbrauch einordnen?
A53 als Nachfolger des A7 und A57 als Nachfolger des A15?
Genau; damit big.LITTLE Sinn macht nach wie vor fuer N*A57 cores = N*A53 cores. Ausser ARM erzaehlt irgend etwas nicht sieht es lediglich nach einem Eagle (A15) refresh aus mit 64bit Zusatz.
Genau; damit big.LITTLE Sinn macht nach wie vor fuer N*A57 cores = N*A53 cores. Ausser ARM erzaehlt irgend etwas nicht sieht es lediglich nach einem Eagle (A15) refresh aus mit 64bit Zusatz.Kleine Veränderung, die mir erst letztens aufgefallen ist:
Der L1I-Cache wird auf 48kByte vergrößert.
Aber vermutlich ist das auch nur wg. 64bit-Code.
vBulletin®, Copyright ©2000-2024, Jelsoft Enterprises Ltd.