PDA

Archiv verlassen und diese Seite im Standarddesign anzeigen : Diskussion zu:AMD-Folien zu "Hawaii" zeigen Spezifikationsvergleich und Blockdiagramm

Leonidas
2013-10-11, 12:10:58
Link zur News:
http://www.3dcenter.org/news/amd-folien-zu-hawaii-zeigen-spezifikationsvergleich-und-blockdiagramm
M4xw0lf
2013-10-11, 12:42:39
(welcher gemäß weiteren Folien allerdings weiterhin nur 1 MB groß ist)
Bei Tahiti warens 768 kb.
S940
2013-10-11, 12:51:11
Bei Tahiti warens 768 kb.
Jupp der ist bei AMD fest an die Speicherkontroller gekoppelt. Deswegen gibts Dank des 512bit Interfaces jetzt auch 256kB mehr L2.
Gipsel
2013-10-11, 14:03:09
Jupp der ist bei AMD fest an die Speicherkontroller gekoppelt. Deswegen gibts Dank des 512bit Interfaces jetzt auch 256kB mehr L2.
Sie hätten auch pro Cache-Tile (es gibt eine pro 32bit Kanal) auch 128kB (wie bei CapeVerde) verbauen können statt 64kB. So oder so, es gibt jetzt 16 L2-CacheTiles, die jede 64Byte pro Takt liefern könen. 1024Byte/Takt L2 Bandbreite (endlich das Doppelte der seligen RV770 :freak:) mit einer fetten Crossbar zwischen diesen 16 Tiles auf der einen Seite und den 44 vL1-Caches, den 12 sL1 und den 12 L1-I-Caches, auch jeweils mit 64Byte pro Takt. Ist praktisch eine 68x16 Crossbar mit 512bit pro Port :freak:. Wird's mal wieder Zeit für einen Ringbus? Intel scheint den ja zu präferieren.