Unterschied von Doubbelsided und ....ram

[cereal]

was ist der unterschied von dem doubblesited ram (schreibt man das so ?) und dem nur 1 seitig beschichteten ram? möchte bitte auch genaue infos, aus welchem grund man das ganze macht und welche vorteile/nachteile aus welcher sache ergeben!


mfg


cereal

[Endorphine]

Du meinst sicher die Organisation von SDRAM-DIMMs für den PC :) Das musst du schon dazusagen.

Auf einem SDRAM-DIMM (gleich ob DDR- oder SDR-) können bis zu zwei externe Bänke Speicher sitzen, nicht zu verwechseln mit den internen Bänken und Speicherseiten.

doublesided Module -> zwei Bänke
singlesided Module -> eine Bank

Dabei gibt es auch Module, auf denen auf beiden physikalischen Seiten RAM-ICs sitzen, und diese trotzdem nur singlesided sind. Kommt auf die modulinterne Leiterbahnführung der ICs an.

[ow]

double-sided/single-sided:

Gibt an, aus wievielen logischen RAM-Modulen (sog. RAM-Bänke) ein physikalisches Modul besteht. Das sind entweder 1 (single) oder 2 (double) Bänke.

Die Anzahl der Bänke ergibt sich aus der Orgenisation des RAM-Moduls und der einzelnen RAM-Chips auf dem Modul.

Heutige CPUs (also alles seit Pentium 1:D) arbeiten mit einem 64Bit Datenbus, eine einzelne RAM-Bank hat also 64 Datenleitungen.

Um herauszufinden, ob ein RAM-Modul single-/double-sided ist, muss man die Anzahl der darauf verbauten RAM-Chips mit der Anzahl Datenleitungen pro RAM-Chip multiplizieren.

Kommt man dabei auf 64 Leitungen-> single-sided (1 RAM-Bank), bei 128 Leitungen-> double-sided (2 RAM-Bänke).

Es gibt keine Vor- und/oder Nachteile bei single-/double-sided Modulen.

Man muss aber darauf achten, wieviele Ram-Bänke ein Motherboard/Chipsatz verwalten kann.
Der Intel i815 zB. kann afaik nur 4 RAM-Bänke verwalten -> man kann 4 single-sided oder 2 double-sided Module bestücken.

[ow]

Originally posted by Endorphine


Dabei gibt es auch Module, auf denen auf beiden physikalischen Seiten RAM-ICs sitzen, und diese trotzdem nur singlesided sind.

Und umgekehrt, es gibt auch double-sided Module, auf denen nur 4 RAM-ICs einseitig bestückt sind, dann hat jeder einzelne RAM-IC 32 Datenleitungen. Ist aber eher selten.

[Endorphine]

Vorteile doublesided SDRAM-DIMMs:
• es können preiswerte RAM-ICs mit niedriger Kapazität verwendet werden
• ein entsprechend aufgebauter Speichercontroller kann durch Bank-Interleave bei bestimmten Zugriffsmustern die Zugriffslatenz senken
• bei gleicher Kapazität und gleichem Produktionsprozess thermisch unproblematischer als singlesided-DIMMs durch die niedrigere Integrationsdichte

Nachteile doublesided SDRAM-DIMMs:
• mehr RAM-ICs bilden auch eine höhere Last für den Speichercontroller. Mehr Stichleitungen durch mehr RAM-ICs senken die Signalqualität.
• evtl. höhere Kosten durch einen erhöhten Produktionsaufwand (mehr Chips)
• der Speichercontroller kann nicht unendlich viele Speicherbänke ansprechen. mit doublesided Modulen ist bei manchen Chipsätzen bei 2 DIMMs Schluss.

Vorteile singlesided DIMMs:
• weniger elektrische Last für die Treiber (geringe Anzahl von Stubleitungen), dadurch z.B. auch erhöhte Taktbarkeit

Nachteile singlesided DIMMs:
• für hohe Kapazitäten werden auch entsprechend teure grosse Speicher-ICs benötigt
• ältere Chipsätze unterstützen oft nur bestimmte Chipkapazitäten. Wenn dann eine neue Generation mit einer anderen Konfiguration (xxMBit * Breite) verfügbar wird und die Chipsätze darauf nicht vorbereitet sind können diese Module nur teilweise oder überhaupt nicht angesprochen werden.

Gibt sicher noch vieles mehr. Das fiel mir nur so ausm Stegreif ein ;)

[ow]

Originally posted by Endorphine
Vorteile doublesided SDRAM-DIMMs:
• es können preiswerte RAM-ICs mit niedriger Kapazität verwendet werden
• ein entsprechend aufgebauter Speichercontroller kann durch Bank-Interleave bei bestimmten Zugriffsmustern die Zugriffslatenz senken
• bei gleicher Kapazität und gleichem Produktionsprozess thermisch unproblematischer als singlesided-DIMMs durch die niedrigere Integrationsdichte

Nachteile doublesided SDRAM-DIMMs:
• mehr RAM-ICs bilden auch eine höhere Last für den Speichercontroller. Mehr Stichleitungen durch mehr RAM-ICs senken die Signalqualität.
• evtl. höhere Kosten durch einen erhöhten Produktionsaufwand (mehr Chips)
• der Speichercontroller kann nicht unendlich viele Speicherbänke ansprechen. mit doublesided Modulen ist bei manchen Chipsätzen bei 2 DIMMs Schluss.

Vorteile singlesided DIMMs:
• weniger elektrische Last für die Treiber (geringe Anzahl von Stubleitungen), dadurch z.B. auch erhöhte Taktbarkeit

Nachteile singlesided DIMMs:
• für hohe Kapazitäten werden auch entsprechend teure grosse Speicher-ICs benötigt
• ältere Chipsätze unterstützen oft nur bestimmte Chipkapazitäten. Wenn dann eine neue Generation mit einer anderen Konfiguration (xxMBit * Breite) verfügbar wird und die Chipsätze darauf nicht vorbereitet sind können diese Module nur teilweise oder überhaupt nicht angesprochen werden.

Gibt sicher noch vieles mehr. Das fiel mir nur so ausm Stegreif ein ;)


Streich den Punkt zwei von oben. Bank-Interleaving bezieht sich immer auf die internen Bänke eines RAM-ICs und das sind bei allen ICs >= 64MBit Kapazität 4 interne Bänke.

Der Rest ist ok, aber das mit der Treiberleistung des Chipsatzes/integrationsdichte des RAM sollte man nicht so eng sehen. (btw. bei VIA-Chipsätzen lässt sich da sogar die Stromstärke für jede Ram-Bank seperat einstellen).

[Endorphine]

Originally posted by ow
Streich den Punkt zwei von oben. Bank-Interleaving bezieht sich immer auf die internen Bänke eines RAM-ICs und das sind bei allen ICs >= 64MBit Kapazität 4 interne Bänke.
Da wäre ich mir nicht so sicher. Bei VIA-Chipsätzen ist das vielleicht so gelöst. Es gibt auch Interleavingverfahren auf anderen Ebenen IIRC.

Zum Beispiel beim Orion KX mit 8-fach Interleave.

[cereal]

ähm das habe ich nicht so ganz verstanden:


Um herauszufinden, ob ein RAM-Modul single-/double-sided ist, muss man die Anzahl der darauf verbauten RAM-Chips mit der Anzahl Datenleitungen pro RAM-Chip multiplizieren.

[x-dragon]

Originally posted by cereal
ähm das habe ich nicht so ganz verstanden:


Um herauszufinden, ob ein RAM-Modul single-/double-sided ist, muss man die Anzahl der darauf verbauten RAM-Chips mit der Anzahl Datenleitungen pro RAM-Chip multiplizieren. Gena und dabei sollten dann bei singlesided 64 rauskommen und bei doubesided 128 Datenleitungen :).

[ow]

Originally posted by Endorphine

Da wäre ich mir nicht so sicher. Bei VIA-Chipsätzen ist das vielleicht so gelöst. Es gibt auch Interleavingverfahren auf anderen Ebenen IIRC.

Zum Beispiel beim Orion KX mit 8-fach Interleave.


Ja es gibt auch andere Interleaving-Ebenen wie die des Orion-KX. Das ist aber eine seltene Ausnahme.

Wenn du in deinem BIOS was von Bank-Interleaving liest, dann bezieht sich das auf die internen Bänke eines RAM-ICs.

[Endorphine]

Originally posted by ow
Ja es gibt auch andere Interleaving-Ebenen wie die des Orion-KX. Das ist aber eine seltene Ausnahme.

Wenn du in deinem BIOS was von Bank-Interleaving liest, dann bezieht sich das auf die internen Bänke eines RAM-ICs.
Ich vermute Mal, du meinst jetzt das Interleaving mancher VIA-Chipsätze. Aus meiner Sicht ist das eher die Ausnahme und das Bankinterleaving wie vom Orion ist die Regel...

[ow]

Originally posted by Endorphine

Ich vermute Mal, du meinst jetzt das Interleaving mancher VIA-Chipsätze. Aus meiner Sicht ist das eher die Ausnahme und das Bankinterleaving wie vom Orion ist die Regel...


Wozu sind RAM-ICs denn aus 4 internen Bänken aufgebaut, wenn das die Ausnahme sein soll?;)


Zum Orion:
Hast du da weitergehende Infos? Ich vermute, dass hier einfach das normale 4-Bank Interleaving der RAM-ICs mit einem 2-fach Interleaving über 2 RAM-Bänke kombiniert wird.


btw. frag ich mich, was du die ganze Zeit mit VIA hast?
Interleaving können ALLE Chipsätze, und das konnten auch schon FPM-/EDO-RAMs.

[Crazytype]

War der Orion nicht der erste k7 im SLot?

[BlackBirdSR]

Originally posted by Crazytype
War der Orion nicht der erste k7 im SLot?

Krypton Argon? irgendsowas..

Orion war ein Intelchipsatz oder nicht?

[Endorphine]

Originally posted by BlackBirdSR
Orion war ein Intelchipsatz oder nicht?
Ja. Der FPM-DRAM Chipsatz mit Extrem-Interleaving für einen 1 WS-Burst für'n PPro. 440KX und 440GX IIRC. Der Vorgänger vom i440FX "Natoma".

Ich weiss aber ehrlich gesagt nicht mehr, wo man Infos zu dem rausfischen sollte. Bei Intel dürfte es nix mehr geben.

[ow]

Originally posted by Endorphine

Ja. Der FPM-DRAM Chipsatz mit Extrem-Interleaving für einen 1 WS-Burst für'n PPro. 440KX und 440GX IIRC. Der Vorgänger vom i440FX "Natoma".

Ich weiss aber ehrlich gesagt nicht mehr, wo man Infos zu dem rausfischen sollte. Bei Intel dürfte es nix mehr geben.


Doch, bei Intel gibt´s noch Dokus zum 450 GX/KX/NX....

[StefanV]

Originally posted by Endorphine

Da wäre ich mir nicht so sicher. Bei VIA-Chipsätzen ist das vielleicht so gelöst. Es gibt auch Interleavingverfahren auf anderen Ebenen IIRC.

Zum Beispiel beim Orion KX mit 8-fach Interleave.

Hast du auch Infos zu Compaq Triflex Boards ?? (sind die Bretter, die im Deskpro XE560 drin waren)

Hab eins dieser Teile hier liegen, soll ein EISA Chipsatz sein.

Dämlicherweise darf ich die FPMs in 4er 'Pärchen' reinsetzen...
Aber immerhin hat mein Compaq Board schon Sync SRAM...

[Endorphine]

Originally posted by Stefan Payne
Hast du auch Infos zu Compaq Triflex Boards ?? (sind die Bretter, die im Deskpro XE560 drin waren)

Hab eins dieser Teile hier liegen, soll ein EISA Chipsatz sein.

Dämlicherweise darf ich die FPMs in 4er 'Pärchen' reinsetzen...
Aber immerhin hat mein Compaq Board schon Sync SRAM... Falls der ganze Rechner eine white box von Intel mit Compaq-Logo sein sollte gibts hier (PDF) (ftp://download.intel.com/support/motherboards/server/ap450gx/28296602.pdf) auch noch ein paar Infos.

Ich nehme mal sehr stark an, dass Compaq nicht extra ein eigenes Board entwickelt hat, sondern das i450GX Board von Intel verbaut hatte. Informationen zum Intel AP450GX 4-Wege PPro MP-Board (http://developer.intel.com/support/motherboards/server/ap450gx/28296403.htm) Wenn du das Memorymodul mit den DIMMs hast, hast du sogar die Version erwischt, die bis zu 4 GB an Speicher untertstützt =) Dafür benötigst du dann aber 3,3 V (!) FPM-DRAM DIMMs, was ganz besonders exotisches.

1.9.4.1 DIMM Requirements
The 4GB memory module will only support a 128MB DIMM which meet JEDEC Standard No. 21-
C, Release 4. In addition the DIMM must utilize TSOP DRAMs and must not exceed 0.157” in
width. Two JDEC standard options with identical mechanical pinouts are listed below.
1. 16Mx72 Fast Page Mode DRAM DIMM with ECC, 8K refresh, 3.3 V, 16Mx4 DRAM based, 13
row addresses, 11 column addresses internally.
2. 16Mx72 Fast Page Mode DRAM DIMM with ECC, 4K refresh, 3.3 V, 8Mx8/9 DRAM based,
12 row addresses, 11 column addresses internally.
Dann natürlich noch das Königsdokument: Intel 450KX/GX Datasheet (http://developer.intel.com/design/chipsets/datashts/290523.htm) Dafür liebe ich Intel =) Ordentliche öffentlich zugängliche Informationen bis ins Detail. Leider ist das wohl schon zu lange her, so dass mich meine Erinnerung trübte. Der Chipsatz kann nur 4-fach Interleave. Und keiner hat mich berichtigt! :nono: ;)For the 450GX, three basic DRAM configurations are supported—4-way interleaved (4:1 interleaved), 2-way
interleaved, and non-interleaved. In the 4-way interleaved configuration, a row is made up of 8 36-bit SIMM
sides. In the 2-way interleaved and non-interleaved configurations, a row is made up of 4 SIMM sides and 2
SIMM sides respectively. There can be up to 4 Gbytes of DRAM for a 4-way interleaved configuration,
2Gbytes for a 2-way interleaved configuration, and 1Gbyte for a non-interleaved configuration.
Der 4-fach Interleave macht dann folgendes möglich:
CMD—COMMAND REGISTER
Address Offset: 4C–4Fh
Bits 2-0
Read Burst Delay. This field selects the number of delay cycles between data QWords in a read
burst.
For a 4-way interleaved configuration (450GX), the number of delay cycles must be set to 0 [!!!]
clocks.
Bits[2:0] Delay Cycles
000 0 (burst rate=1,1,1)• Read Access, Page Hit 8-1-1-1
(at 66 MHz, 60 ns DRAM)
• Read Access, Page Miss 11-1-1-1
(at 66 MHz, 60 ns DRAM)
• Read Access, Page Miss + Precharge
14-1-1-1 (at 66 MHz, 60 ns DRAM) Ist das nicht geil? Null Waitstates, heute gar nicht mehr denkbar.