DualChannel DDR beim K7 schneller..warum?

[robbitop]

also mein Kumpel hat einen NForce2 mit AthlonXP 2600+.
Er hat den Multi freigeschalten und fährt den PC mit 200Mhz FSB/Speicher.

Mit SingleChannelDDR braucht er ein ganzes stück länger als im DualChannel DDR Modus (1 Modul und 2 Mdule) um eine DVD zu rippen (same settings).

Da aber der Athlon nur über 2x64bit Kanäle verfügt, ist DualChannel DDR genau 100% zuviel und bleibt ungenutzt (GPU war aus, da GF4 drin).

Meine Theorie: Verschnitt im Speicherbus.
Dieser wird wie beim CBMC minimiert.

oder alles Kwatsch? ^^

[Crazytype]

ne richtig, ist ja nur ne maximal bandbreite und durch dual channel wird sie dann ganz ausgereizt.

[StefanV]

Originally posted by Crazytype
ne richtig, ist ja nur ne maximal bandbreite und durch dual channel wird sie dann ganz ausgereizt.

Kann man auch durch ein Async Speicherinterface wie es VIA hat...

[GloomY]

Originally posted by robbitop
also mein Kumpel hat einen NForce2 mit AthlonXP 2600+.
Er hat den Multi freigeschalten und fährt den PC mit 200Mhz FSB/Speicher.

Mit SingleChannelDDR braucht er ein ganzes stück länger als im DualChannel DDR Modus (1 Modul und 2 Mdule) um eine DVD zu rippen (same settings).

Da aber der Athlon nur über 2x64bit Kanäle verfügt, ist DualChannel DDR genau 100% zuviel und bleibt ungenutzt (GPU war aus, da GF4 drin).

Meine Theorie: Verschnitt im Speicherbus.
Dieser wird wie beim CBMC minimiert.

oder alles Kwatsch? ^^ *grübel*

Es ist mir auch nicht wirklich klar. Ich könnte da jetzt nur drüber spekulieren. Vielleicht hat der Chipsatz einen Buffer, mit dem er schon gewisse Daten spekulativ aus dem Speicher lesen kann. Wenn diese dann über den FSB angefordert werden, sind diese dann schon im Chipsatz Buffer, der eventuell aus SRAM besteht (*spekulier*) und deshalb vielleicht bessere Latenz hat als der DRAM Hauptspeicher...

[Ikon]

Originally posted by GloomY
*grübel*
Es ist mir auch nicht wirklich klar. Ich könnte da jetzt nur drüber spekulieren. Vielleicht hat der Chipsatz einen Buffer, mit dem er schon gewisse Daten spekulativ aus dem Speicher lesen kann. Wenn diese dann über den FSB angefordert werden, sind diese dann schon im Chipsatz Buffer, der eventuell aus SRAM besteht (*spekulier*) und deshalb vielleicht bessere Latenz hat als der DRAM Hauptspeicher...

DASP = Dynamic Adaptive Speculative Prefetch - Unit

[GloomY]

Originally posted by Ikon
DASP = Dynamic Adaptive Speculative Prefetch - Unit Ach, das Teil gibt's wirklich?

[Ikon]

Originally posted by GloomY
Ach, das Teil gibt's wirklich?

Wenn man NV glauben schenken darf :lol:

[Quasar]

Denke nicht, dass es das ist. Da der AXP schon eine Prefetch Unit eingebaut hat, dürfte sich das zusätzliche Prefetching des Chipsatzes nicht allzustark bemerkbar machen.

Als damals der Palo neu war, wurden dazu auch einige Vergleiche angestellt, IIRC war das Fazit, dass das nV-DASP für den T-Bird schon was brachte (und für alle anderen AMDs ohne Prefetch), aber der Palo eben nur minimal profitiert, da er schon HW-Prefetch hat.

[GloomY]

@Quasar: Wobei Prefetch ja nicht gleich Prefetch ist. Es kommt darauf an, welche Muster der Chipsatz oder die Prefetch Einheit im Prozzi "meint" zu erkennen. Es wäre auch möglich, dass diese sich sehr gut ergänzen.
Wenn allerdings Praxistests beim Palo parktisch keine Verbesserungen feststellen konnten, dann ist das natürlich ein Zeichen, dass hier ein ähnlicher Algorithmus zur Mustererkennung benutzt wird.

Nach einigem Nachdenken bin ich aber noch auf eine andere (mögliche) Erklärung für das oben aufgetretene Phänomen gekommen:

Wir betrachten hier allesamt die theoretischen Bandbreiten. Was wir aber messen, sind die praktische Werte. Z.B. kann PC2700 RAM in der Realität nie 2,7 GB/s an Daten liefern, weil Latenz, DRAM Refresh und Lese-/Schreib-Wechsel den Speicherbus immer wieder zum Stillstand bringen.
Beim FSB ist es ähnlich. Durch die DRAM Latenz oder beim Bus-Turnaround vergehen einige Takte ungenutzt, in denen Daten hätten übertragen werden können.

Die Frage ist jetzt, welcher der beiden Busse (bzw. sind ja eigentlich Punkt-zu-Punkt Verbindungen) nun in der Realität mehr von seiner theoretischen Bandbreite verschenkt. FSB oder Speicherbus?
So wie's aussieht ist beim RAM ein höherer Verschleiß zu vermuten. Wenn man allein schon mal den Refresh betrachtet, der alle 15,625 µs den RAM für ein paar Takte zum Stillstand verurteilt...

Dem entsprechend ist auf dem FSB noch etwas Kapazität frei, was dann mit einem Dual Channel Speicherinterface genutzt werden kann.

Durch die zwei Speicherkanäle haben jetzt AGP oder PCI Master noch Bandbreite zusätzlich, die sie sonst mit der CPU teilen müßten.

[Crazytype]

meine ja allgemein, dass wenn der speicher eine höhere bandbreite hat als der prozessor trotzdem mehr leistung erreicht wird da man so aus zum beispiel max 2.7Gb/s ,der jedoch nie erreicht wird sondern 5 % weniger 2.5 wegen Latenzen usw. dieser maximalwert durch eine höhere Bandbreite fast erreicht wird.