Diskussion zu: Zen-basiertes Vierkern-Modul ist ~10% kleiner als ein Intel Vierker...

[Leonidas]

Link zur News:
https://www.3dcenter.org/news/zen-basiertes-vierkern-modul-ist-10-kleiner-als-ein-intel-vierkern-modul

[Milchkanne]

Was mich ja besonders interessiert, wie schaffen die es mit gröberem Pitch mehr MB/mm2 in die Caches zu stopfen? Zumal die Sram Zellen ja sogar noch größer sind. Außerdem, ist das ein Druckfehler beim SRAM oder verstehe ich da was falsch? Bei der Größe gingen ja keine 200 Zellen in den Platz des L3 Caches. Wenn das μm wären, würden 24MB reingehen, wenn man dann Platz für Leitungen und so abzieht, könnte das hinkommen.

[OBrian]

...die nicht ganz so breite FPU-Einheit von Zen (4x 128 Bit, bei Intel ab Skylake 2x 256 Bit oder 1x 512 Bit) ...als Argument für diese Aussage ist die Erklärung in der Klammer aber nicht sonderlich schlagend, würde ich meinen...

[Gast]

als Argument für diese Aussage ist die Erklärung in der Klammer aber nicht sonderlich schlagend, würde ich meinen...
Die Vierkerner Zen werden wohl klar langsamer als gleichwertige Intelpedanten. Ich weiss nicht wo AMD sich da sieht.

[Gast]

Sieht nicht gut aus für AMD. Gar nicht gut. Der Flächenvorteil ist nicht groß genug, um den Performance-Vorteil der i7 auszugleichen.

[Eldoran]

Derzeit ist es meiner Meinung nach schwer abzuschätzen, aber an sich ist die genutzte Fläche ja nicht nutzlos, damit bedeutet weniger Fläche auch weniger Funktion, allerdings muss diese nicht bei typischen Usecases relevant sein (oder in der Aktuellen Form eine gute Performance/Fläche Relation haben.
Von eher offensichtlichen Fällen wie die Breite der FPU, zu ziemlich unspektakulären wie Transistoren, die für eine höhere Taklung notwendig sind, gibt es noch einen Haufen von möglichen Optimierungen die die effektive IPC beeinflussen. Das werden wir wohl frühestens zum Launch erfahren, oder selbst experimentell herausfinden müssen. intel ist ja seit skylake auch ein ziemlicher Geheimniskrämer bei den Architekturdetails.

[KHJ]

Erst mal wäre abzuklären, ob sich AMD hier auf das ganze Die bezieht oder nur die CPU Einheit.
Den bei Intel nimmt ja die Igpu mittlerweile ca. 50% des Die ein und somit wäre wenn das nur AMD`s marketinggeblubber ist Intel sogar eher 20% nochmals kleiner als AMD nur auf die CPU Einheit gerechnet.
Oder es wurde Broadwell herangezogen, der auch noch EDram mitschleppen muss .

Aber sind ja nur noch 3 Wochen die kann man auch noch abwarten dann wird man sehen wo AMD wirklich steht.

[Gast]

Was mich ja besonders interessiert, wie schaffen die es mit gröberem Pitch mehr MB/mm2 in die Caches zu stopfen?

Wenn ich mich richtig erinnere verwendet Intel schon seit einiger Zeit 6T-Zellen für SRAM. Ich vermute mal AMD verwendet 4T-Zellen.

Damit benötigt man pro bit 2 Transistoren weniger.

[Gipsel]

Wenn ich mich richtig erinnere verwendet Intel schon seit einiger Zeit 6T-Zellen für SRAM. Ich vermute mal AMD verwendet 4T-Zellen.

Damit benötigt man pro bit 2 Transistoren weniger.4T sind super ineffizient. 6T und 8T sind heutzutage üblich (letztere übernehmen, weil es vielfältige Vorteile bietet, insbesondere beim Betrieb mit geringen Spannungen).
Als Grund für geringere Cachefläche bietet sich noch die Bandbreite an. Intel hat eine höhere Bandbreite, was die Caches ebenfalls größer werden läßt. Im Übrigen müßte man noch mal checken, welche SRAM-Zellengröße da genau auf der Folie steht. Es gibt nämlich für jeden Prozeß mehrere (high density, high current [bedeutet high speed], dann noch diverse multiported Versionen), die alle unterschiedlich groß sind. Da kann man auch mal schnell Äpfel mit Birnen vergleichen.

[Gast]

Sieht nicht gut aus für AMD. Gar nicht gut.
Eigentlich schon, sieht sogar sehr sehr gut aus...

Der Flächenvorteil ist nicht groß genug, um den Performance-Vorteil der i7 auszugleichen.
Den Performance-Vorteil, den du dir einbildest?
Du weist wie wir alle nichts genaues!

[Gast]

Was mich ja besonders interessiert, wie schaffen die es mit gröberem Pitch mehr MB/mm2 in die Caches zu stopfen? Zumal die Sram Zellen ja sogar noch größer sind.
Wundert mich auch. Aber Cache besteht ja auch nicht nur aus Speicherzellen. Vielleicht
- Cachelines von 128 Byte
- viel kleinere Assoziativität
- schmallerer Bus, was mehr Latenz wäre
- besseres Packing (wobei das voll ausgeschömpft sein sollte)

[Gast]

Wenn Ryzen eine ähnliche Chipfläche für Quad Cores wie Intel benötigt, dann werden sie sich auch bei der Single Core Leistung mit Intel messen müssen. Die Strategie "wir sind langsamer aber haben mehr Kerne" wird dann nicht aufgehen zumindest vom wirtschaftlichen Standpunkt aus.