Ryzen Threadripper: HEDT, Zen-Basis, bis zu 16C (14nm, 2017), bis zu 32C (12nm, 2018)

[Tarkin]

http://tieba.baidu.com/p/5116196649

Ryzen 9 1998X: 16C/32T, 3.5-3.8Ghz, TDP 155W

Ryzen 9 1998: 16C/32T, 3.2-3.6GHz, TDP 155W

Ryzen 9 1997X: 14C/28T, 3.5-3.9GHz, TDP 155W

Ryzen 9 1977: 14C/28T, 3.2-3.4GHz, TDP 140W

Ryzen 9 1976X: 12C/24T, 3.6-4.0GHz, TDP 140W

Ryzen 9 1956:12C/24T, 3.0-3.7GHz, TDP 125W

Ryzen 9 1955X: 10C/20T, 3.6-3.9GHz, TDP ?

Ryzen 9 1955: 10C/20T, 3.1-3.7GHz, TDP 125W

[Leonidas]

Als wie realistisch/wahrheitsgemäß betrachten wir diese Angaben?

Jene scheinen auch noch irgendwo anders herzuzstammen, bei Baidu wird das ganze als Bild verbreitet:
http://tieba.baidu.com/photo/p?kw=amd&ie=utf-8&flux=1&tid=5116196649&pic_id=07076d224f4a20a40b60a9c29a529822720ed04e&pn=1&fp=2&see_lz=1

[Isen]

Wenn es danach geht, im Sweet Spot:

Dem Ryzen 9 1955X würde ich glatt 140W geben. Wenn man das ganze, ganz plump mitm r7 nachstellt @Takt und dann einfach verdoppelt für die 16 Kerner, passt das durchaus - was aber auch heißen könnte, dass es auch dort so gemacht wurde :D - aber plausibel isses schon.



http://i.imgur.com/8Rch6JF.png

[5CH4CHT3L]

Das namensschema erscheint sehr seltsam für mich, warum sind die letzten Stellen keine 0? wäre locker drin

Ist es sicher möglich auf den CCX verschieden viele Kerne aktiv zu haben?
10C - (2+2)+(3+3)
12C - (3+3)+(3+3)
14C - (3+3)+(4+4)
16C - (4+4)+(4+4)

Vorallem 10 Kerner erscheinen für mich relativ sinnlos weil der Aufpreis zum 1800X groß sein wird.

[reaperrr]

Vorallem 10 Kerner erscheinen für mich relativ sinnlos weil der Aufpreis zum 1800X groß sein wird.
Glaube ich nicht. Ich würde auf ~599$ tippen, womit AMD pro Die immer noch mehr verdienen würde als an einem 1600X, und halt quasi gleich zwei davon verkaufen würde.
Da Skylake X klare IPC-Vorteile hat, muss AMD mindestens 25% mehr Kerne pro $ bieten, und der 8C-SKLX dürfte im Bereich 550-650$ landen.

[Leonidas]

Ist es sicher möglich auf den CCX verschieden viele Kerne aktiv zu haben?


Sicher möglich: Ja.

Wahrscheinlich: Nein.

Ich denke ja, hier hat sich jemand was ausgedacht. AMD braucht nicht derart viele CPUs fürs Enthusiasten-Segment. Da reichen nominell ein 12C und ein 16C, wenn man will jeweils noch mit einer Taktraten-Abstufung. Ergibt insgesamt 4 Modelle - nicht gleich 8.

[Schaffe89]

Es könnte sein, dass AMD so dreist ist und ab 500 Euro bis 1000 Euro die restlichen Zen Prozessoren bringt(Die Margen wären immernoch hoch genug), aber die Namensgebung macht überhaupt keinen Sinn.

Ryzen 1850x/1880x/1900x/1950x/1980x oder so würde deutlich eingängiger sein als irgendwelche Geburtsjahre.

[PrivateCeralion]

Es könnte sein, dass AMD so dreist ist und ab 500 Euro bis 1000 Euro die restlichen Zen Prozessoren bringt(Die Margen wären immernoch hoch genug), aber die Namensgebung macht überhaupt keinen Sinn.

Ryzen 1850x/1880x/1900x/1950x/1980x oder so würde deutlich eingängiger sein als irgendwelche Geburtsjahre.


Warum dreist? Ich wäre dankbar.

[Nakai]

Ein 4000pin Socket? Ihr wisst schon was das heißt?

Das Ding hat genug Platz für eine GPU mit drauf.

€: Ahja, falls das stimmt. HF Intel! Ein ~4,0Ghz Ryzen mit 16 Kernen/32 Threads wäre ein ziemlicher Overkill. Im Preisbereich zwischen 500~1000€ wird diese Plattform ein ziemlich kranker Scheiß.

[StefanV]

Natürlich

AMD braucht ja 'nen Gegner für LGA2011 bzw kommend 2066 mit 32 Lanes und mehr.
Und hier packt man einfach 2 Dies auf ein Package - das, was Intel damals beim Core 2 Duo gemacht hat, macht AMD jetzt mit Ryzen...

[iuno]

Wenn es danach geht, im Sweet Spot:

Dem Ryzen 9 1955X würde ich glatt 140W geben. Wenn man das ganze, ganz plump mitm r7 nachstellt @Takt und dann einfach verdoppelt für die 16 Kerner, passt das durchaus - was aber auch heißen könnte, dass es auch dort so gemacht wurde :D - aber plausibel isses schon.



http://i.imgur.com/8Rch6JF.png

Passend dazu gibt es auch einen underclocking Test bei bitsandchips:
http://www.bitsandchips.it/recensioni/9-hardware/8127-approfondimento-ryzen-r7-1800x-prove-di-overclock-e-undervolt?start=2
AMD braucht nicht derart viele CPUs fürs Enthusiasten-Segment. Da reichen nominell ein 12C und ein 16C, wenn man will jeweils noch mit einer Taktraten-Abstufung. Ergibt insgesamt 4 Modelle - nicht gleich 8.
Bei den kleineren gibt es auch viele Modelle und oben wird der Spielraum ja eher noch groesser. Opterons muessen so abgestuft werden und dann kann man die Modelle gleich auch fuer Consumer bringen, auch wenn die Multis offen sind. Ausserdem verhaelt sich Ryzen ja im OC Modus anders, es werden bestimmt manche genau ueberlegen, was sie da haben wollen.

[Leonidas]

Anmerkung: Ausgangspostings ist bei Baidu inzwischen gelöscht.

[tm0975]

das wäre ja ganz großes kino. nicht für zuhause, aber im büro definitiv. wahrscheinlich aber nur unterstützung für win pro und nicht für die server-version. das namensschema ist blöd, aber das kennen wir von amd nicht anders. wer will denn in 2017 eine cpu mit namen 1998?! aber wenn das ding so kommt, wird es eine prima basis für den sql server.

[MiamiNice]

Ist das nicht ein wenig viel Takt im Vergleich zu den 8 Kern Ryzens?
Sieht imho nach Fake aus.

[5CH4CHT3L]

Ist das nicht ein wenig viel Takt im Vergleich zu den 8 Kern Ryzens?
Sieht imho nach Fake aus.
Warum? Der 1800X verbraucht reell 140W, dann müsste der 16C bei 280W landen. Wäre viel zu viel, mit ein paar 100MHz weniger kann man aber den Verbrauch stark senken

[Ravenhearth]

Warum? Der 1800X verbraucht reell 140W, dann müsste der 16C bei 280W landen. Wäre viel zu viel, mit ein paar 100MHz weniger kann man aber den Verbrauch stark senken
Der 1800X braucht garantiert keine 140W, sondern maximal ~110W (http://www.tomshardware.de/amd-ryzen-7-1800x-cpu,testberichte-242330-11.html). In Anwendungen ohne AVX2 liegen der Ryzen und der i7-6900k etwa gleich auf, aber mit AVX2 braucht der 6900k deutlich mehr, daher hat er auch 140W TDP und der Ryzen nicht (siehe Prime95 (https://www.computerbase.de/2017-04/amd-ryzen-5-test/4/)).

[HOT]

Wenn es danach geht, im Sweet Spot:

Dem Ryzen 9 1955X würde ich glatt 140W geben. Wenn man das ganze, ganz plump mitm r7 nachstellt @Takt und dann einfach verdoppelt für die 16 Kerner, passt das durchaus - was aber auch heißen könnte, dass es auch dort so gemacht wurde :D - aber plausibel isses schon.



http://i.imgur.com/8Rch6JF.png

Das gilt hier u.U. nicht. Denn in dem Leak wurde auch erwähnt, dass die Dinger nicht in 14LPP sondern 14LPU gefertigt sind. Das ist aber gar nicht von GloFo, sondern Samsung high-performance-Variante von 14LPP.

[Ernie75]

Es könnte sein, dass AMD so dreist ist und ab 500 Euro bis 1000 Euro die restlichen Zen Prozessoren bringt(Die Margen wären immernoch hoch genug), aber die Namensgebung macht überhaupt keinen Sinn.

Ryzen 1850x/1880x/1900x/1950x/1980x oder so würde deutlich eingängiger sein als irgendwelche Geburtsjahre.

Ich denke, die Topmodelle werden vielleicht oberhalb von 1000 Euro liegen, obwohl... Wer weiss... Wird wohl einfach knapp oberhalb des 1800X losgehen und dann eben in den entsprechenden Abständen nach oben.

Namensgebung ist gewöhnungsbedürftig, an sich ja konsistent zum 1800x (aufsteigend eben), könnte mir vorstellen, daß sie sich für ihr Topmodell 1998 und 1998X eben etwas nostalgisch das Jahr 1998 mit dem K6-2 rausgesucht haben und denn eben einfach nach unten weiter durchnumeriert haben 😂
Wenn das so wäre und sie die nächste Ausbaustufe denn quasi in Bezug auf Intel mit damals dem Athlon vergleichen...
Zurück in die Zukunft?

Ich finde es jedenfalls gut, was AMD da gerade auf die Beine stellt und bin sehr neugierig, was da in knapp zwei Wochen dann präsentiert werden wird.
Klingt auf jeden Fall alles ganz plausibel für mich... Skalierbarkeit des Zen würde passen, damit auch der Takt und die TDP...

[BoMbY]

Naples, Snowy Owl & Co. sind alles Produkte die auf MCM mit Summit Ridge/Zeppelin Dies basieren, und die werden nach bisherigen Kenntnissen ausschließlich bei GloFo gefertigt. Und wenn die auch bei Samsung gefertigt werden, dann ist es auch da höchst unwahrscheinlich, dass die 14LPU verwenden.

[BoMbY]

Übrigens gerade gesehen ein: AMD ZD1840A8UGAF4 (mit 16c/32t)

Sollte eigentlich echt sein, aber keine Ahnung wie das ins Bild mit z.B. einem 2D3101A8UGAF4_36/31_N passt - vielleicht haben die mit dem Z-Status wieder etwas an der OPN gedreht.

[Ravenhearth]

http://i.imgur.com/rxUhlUq.jpg

http://i.imgur.com/sDp67DT.jpg

Mehr auf der Computex.

[Linmoum]

https://i.gyazo.com/fd49b5f12682c5f8f38a0d70cf71a845.png

[davidzo]

Ob der so aussieht wie der Opteron hier?
https://www.forum-3dcenter.org/vbulletin/attachment.php?attachmentid=59992&stc=1&d=1494971750

[dildo4u]

Sollte Epyc nicht 32 Cores sein?

[Ravenhearth]

Sollte Epyc nicht 32 Cores sein?
Ja, Epyc ist Naples. Aber Epyc und Threadripper sollen laut Gerüchten den gleichen Sockel nutzen - was imho ziemlich unsinnig wäre.

[davidzo]

Ja, Epyc ist Naples. Aber Epyc und Threadripper sollen laut Gerüchten den gleichen Sockel nutzen - was imho ziemlich unsinnig wäre.

dito, einen 8ch sockel mit über 4000pins auf ein ATX brett zu zwängen macht eigentlich keinen Sinn. Es sei denn man plant ohnehin nicht viele davon zu verkaufen (siehe AMD Quad FX).

[YfOrU]

Ja, Epyc ist Naples. Aber Epyc und Threadripper sollen laut Gerüchten den gleichen Sockel nutzen - was imho ziemlich unsinnig wäre.

Der Aufwand für Entwicklung und Validierung der Plattform ist deutlich geringer. AMD kommt so schneller auf den Markt und das große Package hat mit Blick auf mögliche zukünftige MCMs (beispielsweise +dGPU als Coprozessor) auch seine Vorteile.

Schaut man sich AMDs X390 Chipsatz an sieht der für mich 1:1 aus wie X370 (Promontory). Wenn man es bei AMD geschickt gelöst hat braucht es für einen MCM mit zwei Dies (statt vier, Naples, SP3) nicht mal ein geändertes Package. Die Komponenten wären damit identisch. Alles andere würde mich inzwischen überraschen denn von den ersten Leaks bis zur Einführung (Sommer) ist das Zeitfenster sehr klein. Gleichzeitig hat AMD aktuell einige wichtigere Projekte am laufen. "Nebenbei" noch eine weitere komplett neue Plattform ist da eher unwahrscheinlich.

[Sven77]

Threadripper... wenn man denkt Ryzen ist schon ein bescheuerter Name.. aber langsam wird es interessant

[VooDoo7mx]

Threadripper... wenn man denkt Ryzen ist schon ein bescheuerter Name.. aber langsam wird es interessant

Der Name ist passend für AMDs Zielgruppe.

Achja und hier:

https://pics.computerbase.de/7/8/2/2/8/article-630x354.90c8d2d6.jpg

Naples ist kein richtiger 16 Kerner, sondern es werden nur beliebig viele Zeppelin Dies auf ein Package gepappt.
Lame. Aber AMD eben.

[mboeller]

Der Name ist passend für AMDs Zielgruppe.

Achja und hier:

https://pics.computerbase.de/7/8/2/2/8/article-630x354.90c8d2d6.jpg

Naples ist kein richtiger 16 Kerner, sondern es werden nur beliebig viele Zeppelin Dies auf ein Package gepappt.
Lame. Aber AMD eben.

32 Kerne...

[Sunrise]

...Naples ist kein richtiger 16 Kerner, sondern es werden nur beliebig viele Zeppelin Dies auf ein Package gepappt.
Lame. Aber AMD eben.
Aus technischer Sicht vielleicht, aus wirtschaftlicher Sicht bist du ziemlich auf dem Holzweg, zudem 16 Kerne?

[VooDoo7mx]

32 Kerne...

Dann Prinzip ist das selbe. Dann pappen die auf den 16 Kerner eben 2 Zeppelin Dies aufs Package.

Es geht ums technische Prinzip. Alles was AMD hat ist ein 8 Kern Die und eine APU die irgendwann vielleicht mal zum Jahreswechsel auf den Markt kommt.

[Niall]

Dann Prinzip ist das selbe. Dann pappen die auf den 16 Kerner eben 2 Zeppelin Dies aufs Package.

Es geht ums technische Prinzip. Alles was AMD hat ist ein 8 Kern Die und eine APU die irgendwann vielleicht mal zum Jahreswechsel auf den Markt kommt.

So what? 16 Cores und 32 Threads an Quad-Channel Interface zu "angemessenem" Preis ist die Offenbarung für sehr sehr viele Leute, die mit der CPU auch andere Sachen machen als zu zocken. Ob jetzt zwei 8-Cores auf einem Dual Sockel Board hängen oder zwei Dice auf einem führt nur dazu, dass die MBs schlanker sein können, man nur einen Kühler braucht etc. pp. Ich verstehe das Problem gerade ehrlich gesagt nicht. :freak:

[fondness]

Dann Prinzip ist das selbe. Dann pappen die auf den 16 Kerner eben 2 Zeppelin Dies aufs Package.

Es geht ums technische Prinzip. Alles was AMD hat ist ein 8 Kern Die und eine APU die irgendwann vielleicht mal zum Jahreswechsel auf den Markt kommt.

Das nennt man Effektivität. Intel hat es zwei Jahre nach Einführung von Skylake noch immer nicht geschafft, diesen in alle Märkte zu bringen. AMD schafft das in einem Quartal mit einem Bruchteil der Ressourcen. Im übrigen bleibt ihnen eh nichts anderes übrig, als ob AMD mal eben 4 Dies fertigen könnte. Lame ist da nur dein übliches getrolle. Intel hat Bsw mit dem Core 2 Quad nichts anderes gemacht, nur das man da noch viel simpler den FSB geshared hat, AMD hat eine Fabric auf dem Die um die Chips on Package zu verbinden. Damals gab es noch von Intel T-Shits mit der Aufdruck "no na(t)iv Quadcore".

Das ganze wurde von Beginn des Designs an so geplant, auch in Hinblick auf zukünftige CPU+GPU Kombinationen on Package. In die Infintiy Fabric ist sicher nicht wenig Geld geflossen, Jim Keller soll sich vor allem damit beschäftigt haben. Man schafft es so mit nur 2 Dies alle Märkte abzudecken und erreicht eine sehr gute time-to-market bei deutlich reduzierten Kosten und Ressourceneinsatz.

[dargo]

So what? 16 Cores und 32 Threads an Quad-Channel Interface zu "angemessenem" Preis ist die Offenbarung für sehr sehr viele Leute, die mit der CPU auch andere Sachen machen als zu zocken. Ob jetzt zwei 8-Cores auf einem Dual Sockel Board hängen oder zwei Dice auf einem führt nur dazu, dass die MBs schlanker sein können, man nur einen Kühler braucht etc. pp. Ich verstehe das Problem gerade ehrlich gesagt nicht. :freak:
Er hat gerade seinen Trolltag, nicht so ernst nehmen.

[fondness]

Der Aufwand für Entwicklung und Validierung der Plattform ist deutlich geringer. AMD kommt so schneller auf den Markt und das große Package hat mit Blick auf mögliche zukünftige MCMs (beispielsweise +dGPU als Coprozessor) auch seine Vorteile.

Schaut man sich AMDs X390 Chipsatz an sieht der für mich 1:1 aus wie X370 (Promontory). Wenn man es bei AMD geschickt gelöst hat braucht es für einen MCM mit zwei Dies (statt vier, Naples, SP3) nicht mal ein geändertes Package. Die Komponenten wären damit identisch. Alles andere würde mich inzwischen überraschen denn von den ersten Leaks bis zur Einführung (Sommer) ist das Zeitfenster sehr klein. Gleichzeitig hat AMD aktuell einige wichtigere Projekte am laufen. "Nebenbei" noch eine weitere komplett neue Plattform ist da eher unwahrscheinlich.

Jap sehe ich genau so. Die überflüssigen Pins werden einfach nicht verdrahtet und fertig. Dadurch fallen kaum zusätzliche Kosten an und man braucht keinen extra Sockel für einen Nischenmarkt.

[Schnoesel]

Die Skalierbarkeit nach oben hin ist einfach genial und das erklärte Ziel bei Ryzen gewesen. Mit einer Die 4C - 32C abzudecken zu können ist kosteneffizient und das sieht man auch am Preis. Die Leistung in Anwendungen wird ihr Übriges tun. AMD mischt hier gehörig den Markt auf.

[HOT]

Ja, Epyc ist Naples. Aber Epyc und Threadripper sollen laut Gerüchten den gleichen Sockel nutzen - was imho ziemlich unsinnig wäre.
Das ist doch quasi dementiert. Es wurde in der Veranstaltung klar gesagt, dass es sich hier um eine ganz neue Plattform handelt.

Dann Prinzip ist das selbe. Dann pappen die auf den 16 Kerner eben 2 Zeppelin Dies aufs Package.

Es geht ums technische Prinzip. Alles was AMD hat ist ein 8 Kern Die und eine APU die irgendwann vielleicht mal zum Jahreswechsel auf den Markt kommt.

Schön das du das verurteilst ohne das Ergebnis zu kennen.

[anddill]

Der Name ist passend für AMDs Zielgruppe.

Achja und hier:

https://pics.computerbase.de/7/8/2/2/8/article-630x354.90c8d2d6.jpg

Naples ist kein richtiger 16 Kerner, sondern es werden nur beliebig viele Zeppelin Dies auf ein Package gepappt.
Lame. Aber AMD eben.

Unter welchem Stein bist Du denn gerade vorgekrochen?

War doch schon seit Jahren im Gespräch und seit Monaten klar daß für die dicken Brocken die einzelnen Zeppelin-Dies über Ininity Fabric zusammengeschaltet werden. Dann hast Du in der CPU statt 2 CCX halt 4 oder 8. Ändert nichts am Speed des einzelnen CCX oder der internen Links.

[YfOrU]

Das ist doch quasi dementiert. Es wurde in der Veranstaltung klar gesagt, dass es sich hier um eine ganz neue Plattform handelt.

"All New HEDT Platform" sagt nur aus des es sich dabei nicht um AM4 / AM3+ handelt. Der Kontext liegt auf Desktop.

[HOT]

"All New HEDT Platform" sagt nur aus des es sich dabei nicht um AM4 / AM3+ handelt. Der Kontext liegt auf Desktop.
Es deutet alles beim RZ2700-Sockel auf ein 2700 Pin µPGA-Gehäuse hin und das macht definitiv am meisten Sinn.

[davidzo]

Naples ist kein richtiger 16 Kerner, sondern es werden nur beliebig viele Zeppelin Dies auf ein Package gepappt.
Lame. Aber AMD eben.

Kentsfield war auch ein MCM. Und es war Intels erfolgreichstes Highend Modell, selbst ein Jahr später konnte AMD mit Barcelona nicht viel dagegen setzen obwohl es ein "echter" quadcore war.

[FlashBFE]

Lohnt sich für Epyc nicht ein eigener Thead? Ich habe hier (https://www.forum-3dcenter.org/vbulletin/showthread.php?p=11378482#post11378482) mal einen aufgemacht.

[davidzo]

Bits and Chips behauptet AMD wird aus sourcing-gründen für Threadripper / Whitehaven einen ähnlichen physischen Sockel nehmen, die boards aber nur über 4ch und 180Watt Leistung verfügen. http://www.bitsandchips.it/52-english-news/8353-naples-and-threadripper-will-share-the-almost-same-socket

Wie SP3 aussieht ist schon bekannt:
https://www.forum-3dcenter.org/vbulletin/attachment.php?attachmentid=59993&stc=1&d=1495025110


Anscheinend vom Format sehr ähnlich zu G34, aber wesentlich größer:
https://www.forum-3dcenter.org/vbulletin/attachment.php?attachmentid=59995&stc=1&d=1495025476



Anstatt eine Hebels wird der Andruckkäfig der CPU direkt verschraubt. Ohne Federn sieht mir das sehr heikel aus da einen konstanten Anpressdruck hin zu bekommen, ne halbe Umdrehung zuviel und die LGA-Kontakte sind Platt, eine Umdrehung zu wenig und der Kontakt ist schlecht. Das verlangt eine sehr hohe Fertigungsqualität von Lotes.
Auch Merkwürdig sind die vier nicht Recheckig angeordneten Gewinde für die Kühlermontage.
https://www.forum-3dcenter.org/vbulletin/attachment.php?attachmentid=59996&stc=1&d=1495025891

[FlashBFE]

Schade, dass Threadripper nicht gleichzeitig mit Ryzen 7 erschienen ist. Ich hätte auch 12 oder 16 Kerne gut gebrauchen können, aber jetzt bin ich mit 8 erstmal eingedeckt. Auf die Preise bin ich jedenfalls gespannt, die hängen sicherlich auch vom Vergleich mit Skylake-X ab.

[Nightspider]

Endlich ist mal wieder mehr los im CPU-Segment. Danke AMD.

Wäre zu schön um wahr zu sein wenn das Intel jetzt dazu bewegen würde eDRAM auf einige HighEnd CPUs zu klatschen.
Coffee Lake 6C mit eEDRAM *träum*

Bin da echt mal auf die Preise gespannt. Obwohl ich nie mehr als 8 Kerne benötigen würde.

Falls hier aber wirklich der Prozess von Samsung genutzt wird wären die endgültigen Taktraten interessant bei einem möglichen 8C Modell.

[Daredevil]

Finde auch, dass es eine tolle Entwicklung gibt und AMD ruhig mehr Gas geben kann. Wer weiß, was Intel sonst noch so im Portfolio hat.

Sehe im "HighEnd Gaming" Bereich allerdings kaum Sinn für einen 16Core Prozessor, der im schlechtesten Fall wie oder unter Ryzen taktet. Da würde ein Ryzen7 mit mehr Takt am Ende mehr einschlagen. Aber mal sehen, wie die Taktraten so werden.
Ordentlich kühlen kann man bei der breite auf jeden Fall. :D

Aber es ist ja nicht alles Gaming. (:

[vinacis_vivids]

Obwohl ich nie mehr als 8 Kerne benötigen würde.

Sag niemals *nie* :wink:

[StefanV]

Anstatt eine Hebels wird der Andruckkäfig der CPU direkt verschraubt.
I don't think so.
Wozu bräuchte man sonst das blaue dings da an der Seite, wo die Schraublöcher näher zusammen sind.
Auch auf der anderen Seite schauts so aus, als ob da 'nen Scharnier wäre

Außerdem: braucht man überhaupt starken Anpressdruck vom Sockel, wenn da eh ein Kühler drauf geschraubt wird?

[anddill]

Der Anpressdruck ist doch kein Problem, wenn da mechanische Anschläge unter den Schrauben oder dem Deckelrand sind. Dann ist vielleicht nicht der Anpressdruck genau definiert, aber dafür die Position, was bei bekannter Federkennlinie der Kontakte auf das Selbe rauskommt.
Könnte aber auch sein daß der Deckel die CPU nur bis zur Kühlermontage fixieren soll, und dann der Kühler mit definiertem Anpressdruck montiert wird.
Wissen wir alles noch nicht.

[Tarkin]

http://i.imgur.com/zAKQLNu.png

Quelle: https://www.reddit.com/r/Amd/comments/6ch6yd/whitehaven_benchmarked/

:eek: wenn das @stock ist, dann gute nacht i9. Ein 6950k 10-core schafft hier um die 2200... allerdings auf 4,5ghz overclocked!!

[Nakai]

http://i.imgur.com/zAKQLNu.png

Quelle: https://www.reddit.com/r/Amd/comments/6ch6yd/whitehaven_benchmarked/

:eek: wenn das @stock ist, dann gute nacht i9. Ein 6950k 10-core schafft hier um die 2200... allerdings auf 4,5ghz overclocked!!

Das ist nur der 16 Kerner...

[5CH4CHT3L]

Das ist nur der 16 Kerner...
Mehr wird auch nicht für Consumer kommen.
Trotzdem MEGA. Wenn man den noch auf 4GHz prüheln kann hat man 3400 Punkte, genau doppelt so viel wie der 1800X darunter. Es geht also zuminest bei CB nichts durch die 2 Zeppelin-Dies verloren

[M4xw0lf]

http://i.imgur.com/zAKQLNu.png

Quelle: https://www.reddit.com/r/Amd/comments/6ch6yd/whitehaven_benchmarked/

:eek: wenn das @stock ist, dann gute nacht i9. Ein 6950k 10-core schafft hier um die 2200... allerdings auf 4,5ghz overclocked!!
(Thread)ripping Intel a new one :freak:

[vinacis_vivids]

(Thread)ripping Intel a new one :freak:

Intel's Skylake X mit 12C/24T soll ja 2000€ kosten :freak:
AMD's 16C/32T wohl um die 1000€.

R.I.P Intel :cool:

[Menace]

R.I.P Intel :cool:

Träumer. :wink: Intel hat so viel auf der hohen Kante und generiert so viel Gewinn, dass es denen nicht schmerzt. Außerdem verkauft AMD auch bei sehr guten CPUs lange nicht so viel, da
- unbekannt
- schlechten Ruf (ich sage nur "Spielschwäche")
- und wenn es für intel wirklich schmerzen würde, würden sie Dumping-Preise ausrufen (mit mit ihren kleinen Prozzis) oder spezielle "Verträge" aufsetzen.

Außerdem, wer braucht schon viele Kerne. 4C/8T reicht locker für die nächsten 10-20 Jahre. :freak:

Edit: Hoffentlich verdient an den kommenden CPUs AMD auch wirklich gutes Geld.

[5CH4CHT3L]

Intel's Skylake X mit 12C/24T soll ja 2000€ kosten :freak:
AMD's 16C/32T wohl um die 1000€.

R.I.P Intel :cool:

AMD - 16C 32T - 4GHz - ~1000€
Intel - 12C 24T - 5GHz - 5% mehr IPC - ~1500-2000€

Von der Multicore - Performance sollten sie eigentlich gleich sein.
Wenn die Angaben stimmen sind 12 Skylake-Kerne 15,75 Zen-Kerne.

[Linmoum]

Die 5% IPC-Vorteil sind zu niedrig angesetzt und die 5GHz wirst du dir auch gleich wieder abschminken können. Genauso, wie die 4GHz bei AMD.

Preislich hab ich keine großen Bedenken, AMD wird mehr Kerne für weniger Geld anbieten. Die Frage ist nur, in welchem Umfang. Je nachdem, wie groß der preisliche Unterschied ausfällt, könnte es für Intel durchaus Probleme geben.

[5CH4CHT3L]

Die 5% IPC-Vorteil sind zu niedrig angesetzt und die 5GHz wirst du dir auch gleich wieder abschminken können. Genauso, wie die 4GHz bei AMD.

Preislich hab ich keine großen Bedenken, AMD wird mehr Kerne für weniger Geld anbieten. Die Frage ist nur, in welchem Umfang. Je nachdem, wie groß der preisliche Unterschied ausfällt, könnte es für Intel durchaus Probleme geben.
4GHz bei AMD sind drin, 5 GHz gleichen den zu niedrig angesetzten IPC Vorteil aus.
Aber ich bin wirklich mal auf die Preise gespannt.
Vielleicht gibts den i9 7920X ja auch für 1000€ und der 6950X war nur eine Ausnahme weil Intel keine Konkurrenz hatte

[Tamagothi]

Intel - 12C 24T - 5GHz - 5% mehr IPC - ~1500-2000€

Was manche Leute hier wohl rauchen? :freak:

[Linmoum]

4GHz bei AMD sind drin, 5 GHz gleichen den zu niedrig angesetzten IPC Vorteil aus.
4GHz sind genauso wenig drin, wie die 5GHz bei Intel. Bleib mal realistischer.

Brauchst schon bei den 4/6/8-Kernern enorm viel Glück, damit 4GHz stabil laufen (wenn überhaupt...) und dann soll das jetzt plötzlich funktionieren?

[Blediator16]

http://fs5.directupload.net/images/170521/ti7xmx3g.png (http://www.directupload.net)
Der nächste Kracher, dann sicher für unter 1632€

Quelle: https://videocardz.com/69717/threadrippers-fake-score

[Menace]

Wäre auch zu schön gewesen. :biggrin:

[gmb]

Die Beiträge sind so oberpeinlich, das wird hier nichtmal hinterfragt. Ich meine das ist doch mehr als Klar, dass das ein Fake sein muss. So wie fast immer bei AMD, wenn von reddit oder ähnlich unseriöser Quelle ein Benchmark ohne weitere Erklärung aus heiterem Himmel auftaucht. Das gleiche schon bei den Threadripper SKUs zuletzt, die immer noch im Startpost verlinkt sind. Das 3dcenter Forum hat richtig abgebaut in den letzten Jahren.

[anddill]

Der erste Wert war halt halbwegs plausibel. Wer weiß, vielleicht liegen die echten Werte in änlichen Regionen.

[gmb]

Es geht einzig und allein um den ersten Wert!

[Menace]

Ach, was regst Du Dich so auf (nicht dass das nach deinen bisherigen Beiträgen mich jetzt verwundert). Es war ein sehr optimistischer Wert; man hat sich gefreut; wurde reingelegt und hat gelacht. :redface:

Da Ryzen momentan sowieso Klasse dasteht (hoch effizient; Preis-Leistungs-Sieger in Anwendungen; bei Spielen in realen Settings mehr als ordentlich), ist das ja kein Drama. Allein dass AMD bezahlbare 8-Kerner und jetzt auch noch 16-Kerner bringt reicht doch schon mal. :biggrin: So gesehen zeigen sie es jetzt schon intel, wie man es auch besser machen kann.

[Schnoesel]

Bringt halt nur nix die Erwartungen schon wieder so hoch zu setzen, dass man nur failen kann. 16C Threadripper taktet garantiert nicht so hoch wie die R7X.

[vinacis_vivids]

Bis 3,8Ghz bei 16C/32T sind auch sehr sehr gut und einzigartig.

[nordic_pegasus]

Als Hardware-Enthusiast finde ich diesen Wettbewerb um die meisten CPU-Kerne im Highend-Bereich natürlich sehr spannend. Auch das wir endlich wieder Wettbewerb im CPU-Markt haben.
Aber ich sehe derzeit keinen (und in absehbarer Zukunft) keinen Vorteil für mehr als 6(-8) Kerne bezogen auf Gaming und die meisten Alltags-Anwendungen. Wenn jetzt die IPC nicht besser wird und wegen der vielen Kerne bzw. TDP der Takt nur moderat angesetzt wird, hat der Gamer im Endeffekt mehr Nach- als Vorteile.

Warum wird denn nicht stattdessen eine 8-Kern CPU mit 40 PCIe Lanes, Quadchannel-Inferface und Option auf HBM/eDRAM (für onboard VGA oder als dedizierter Last-Level Cache) auf einem Interposer verwirklicht? Wobei dann auch Varianten mit 140 TDP möglich wären für ordentliche Freiheit beim Takt.

[Relic]

Warum wird denn nicht stattdessen eine 8-Kern CPU mit 40 PCIe Lanes, Quadchannel-Inferface und Option auf HBM/eDRAM (für onboard VGA oder als dedizierter Last-Level Cache) auf einem Interposer verwirklicht? Wobei dann auch Varianten mit 140 TDP möglich wären für ordentliche Freiheit beim Takt.

Und was bringt dir bei Games davon mehr Leistung? PCIE Lanes? Nein. Quadchannel? Nein. Mehr TDP? Nein, da der erreichbare Takt mehr von der Architektur und dem Herstellungsprozess abhängt als von der TDP. Ein Ryzen mit 200W TDP bekommst du trotzdem nicht über 4 Ghz.

HBM/EDRAM wäre das einzige was etwas bringen könnte (siehe Broadwell) scheint aber zu teuer zu sein.

[Dino-Fossil]

Wer sich aktuell eine CPU mit mehr als 8 Kernen kauft, tut das hoffentlich nicht aufgrund der tollen Spiele-Performance.
Aber es soll durchaus einige (wenige) Privatanwender geben, die viele Kerne brauchen, für was auch immer sie damit machen.

[tm0975]

Warum wird denn nicht stattdessen eine 8-Kern CPU mit 40 PCIe Lanes, Quadchannel-Inferface und Option auf HBM/eDRAM (für onboard VGA oder als dedizierter Last-Level Cache) auf einem Interposer verwirklicht? Wobei dann auch Varianten mit 140 TDP möglich wären für ordentliche Freiheit beim Takt.

1. wer sagt, dass der von dir genannte 8-kerner nicht kommt. 16 und 12 kommen garantiert. und sicherlich auch ein 8er, nur halt bestehend aus 2 teildeaktivierten r7.
2. die 140 w tdp bringen beim r7 zur jetzigen zeit gar nix.wenn ich bei 80 watt stromverbrauch 3,9 ghz haben kann, interessieren mich die 4,1 ghz bei 140 watt ehrlich gesagt nicht. derzeit scheint der prozess noch eine recht straffe barriere bei etwas über 4 ghz zu haben.

... Aber es soll durchaus einige (wenige) Privatanwender geben, die viele Kerne brauchen, für was auch immer sie damit machen.
virtualisierung, datenbanken, videobearbeitung...

und aus dem selben grund, warum manche 8 zylinder haben ;-)

[5CH4CHT3L]

Was manche Leute hier wohl rauchen? :freak:
Ist ja gut.
War halt bei AMD und Intel zu optimistisch angesetzt.
Im Endeffekt wird man IMO noch bei fast gleicher Multicore - Perf rauskommen mit leichtem Vorteil für AMD

[dargo]

Bringt halt nur nix die Erwartungen schon wieder so hoch zu setzen, dass man nur failen kann. 16C Threadripper taktet garantiert nicht so hoch wie die R7X.
Warum nicht? Durch die Anhebung der TDP sehe ich da nicht wirklich ein Problem. Ein R7 1800X taktet mit Allcore Turbo mit 3,7GHz, der R7 1700X mit 3,5Ghz. Wüsste jetzt nicht warum ein 16C/32T Ryzen mit der CCX Bauweise nicht auch diese Frequenzen erreichen sollte. Höchstens wenn AMD die TDP stärker begrenzt. Und bis 3,5Ghz ist Ryzen noch verdammt effizient.

[Screemer]

vor allem dürften 2 chips auf dem package auch gut kühlbar sein. die hotspots liegen ja dadruch auseinander und das substrat leitet die hitze schon mal nicht so gut wie wenn alles auf einem die wäre. nach längerer laufzeit wird das substrat sicher auch gut warm. für peaks sollte das jedoch ganz gut gehen.

[MiamiNice]

Warum nicht? Durch die Anhebung der TDP sehe ich da nicht wirklich ein Problem. Ein R7 1800X taktet mit Allcore Turbo mit 3,7GHz, der R7 1700X mit 3,5Ghz. Wüsste jetzt nicht warum ein 16C/32T Ryzen mit der CCX Bauweise nicht auch diese Frequenzen erreichen sollte. Höchstens wenn AMD die TDP stärker begrenzt. Und bis 3,5Ghz ist Ryzen noch verdammt effizient.

Threadripper hat eine TDP von 180 Watt und mehr, da könntest Du sogar durchaus recht haben. 16 Kerner mit 4 Ghz für um 1000€ wäre was, würde ich direkt kaufen und zum Hoster schicken für den Clanserver. Aber imo hören sich 3,5 - 3,7 Ghz realistischer an für einen 16 Kerner.

Grüße

[Complicated]

Träumer. :wink: Intel hat so viel auf der hohen Kante und generiert so viel Gewinn, dass es denen nicht schmerzt.
Da dürfen sich große Unternehmen heutzutage nicht zu sicher fühlen. 20% weniger Marktanteile und schon lassen sich die Kosten der eigenen Fertigung nicht mehr tragen, die Margen nicht mehr halten und die Forschung nicht mehr bezahlen um wieder mit den Produkten vorneweg zu gehen. Gerade die 7nm EUV Fertigung birgt hier ein großes Riskio für Intel, da sie enormen Aufwand betreiben müssen um profitabel zu bleiben wegen der eigenen Fertigungsanlagen und fehlenden externen Auftraggebern.

Nur zur Erinnerung 2007 kam Apples erstes iPhone auf den Markt und der Marktführer Nokia hat 50 Mrd. Umsatz gemacht - 2014 waren es noch knapp über 12 Mrd. und Nokia wurde für 3,79 Mrd. an Microsoft verkauft weil sie sich im totalen Sturzflug befanden. Den auch Microsoft nicht stoppen konnte. Heute lizenziert Nokia nur noch den Namen für Mobilfunk.

Wenn Ryzen mit den nächsten zwei Ausbaustufen den Druck aufrecht halten kann, ist Intels 10nm Produktlinie ein großes Faß mit tiefem Loch, welches die "hohe Kante" leer räumt. Denn AMD wird wohl vor Intel in 7nm Produkte ausliefern wie es derzeit aussieht. Was dann? Intel musste 2 Generationen Fertigungsvorsprung haben um seinen Performance Vorsprung zu halten.

[Brillus]

Da dürfen sich große Unternehmen heutzutage nicht zu sicher fühlen. 20% weniger Marktanteile und schon lassen sich die Kosten der eigenen Fertigung nicht mehr tragen, die Margen nicht mehr halten und die Forschung nicht mehr bezahlen um wieder mit den Produkten vorneweg zu gehen. Gerade die 7nm EUV Fertigung birgt hier ein großes Riskio für Intel, da sie enormen Aufwand betreiben müssen um profitabel zu bleiben wegen der eigenen Fertigungsanlagen und fehlenden externen Auftraggebern.

Nur zur Erinnerung 2007 kam Apples erstes iPhone auf den Markt und der Marktführer Nokia hat 50 Mrd. Umsatz gemacht - 2014 waren es noch knapp über 12 Mrd. und Nokia wurde für 3,79 Mrd. an Microsoft verkauft weil sie sich im totalen Sturzflug befanden. Den auch Microsoft nicht stoppen konnte. Heute lizenziert Nokia nur noch den Namen für Mobilfunk.

Wenn Ryzen mit den nächsten zwei Ausbaustufen den Druck aufrecht halten kann, ist Intels 10nm Produktlinie ein großes Faß mit tiefem Loch, welches die "hohe Kante" leer räumt. Denn AMD wird wohl vor Intel in 7nm Produkte ausliefern wie es derzeit aussieht. Was dann? Intel musste 2 Generationen Fertigungsvorsprung haben um seinen Performance Vorsprung zu halten.

Wobei die nm Angaben nicht so einfach vergleichbar sind.

[Complicated]

Und dennoch schafft es AMD 10% mehr Transistoren pro mm² zu verbauen bei Ryzen als Intel bei Broadwell 14nm. Es kommt nicht darauf an wer auf dem Papier die kleinere Gatelänge hat. Das sind die Rückstände über die ich Rede, welche Intel mit kleinerer Fertigung kompensiert hat. AMD packt dichter dank ihren Erfahrungen aus der GPU-Fertigung und APU-Designs. Noch gravierender ist der Unterschied bei der integrierten GPU - da ist der Flächenverbrauch von Intel noch viel größer im Bezug auf die Leistung.

[tm0975]

so einfach lassen sich die fertigungsprozesse von intel und gf/samsung aber nicht vergleichen

[dildo4u]

Und dennoch schafft es AMD 10% mehr Transistoren pro mm² zu verbauen bei Ryzen als Intel bei Broadwell 14nm. Es kommt nicht darauf an wer auf dem Papier die kleinere Gatelänge hat. Das sind die Rückstände über die ich Rede, welche Intel mit kleinerer Fertigung kompensiert hat. AMD packt dichter dank ihren Erfahrungen aus der GPU-Fertigung und APU-Designs. Noch gravierender ist der Unterschied bei der integrierten GPU - da ist der Flächenverbrauch von Intel noch viel größer im Bezug auf die Leistung.

Wo stand der Transisitorcount?AMD's Folie bezieht sich nur darauf,das ihre 4 Core Die's kleiner sind als Intel's,was normal ist da AMD z.b Einschnitte bei der AVX Performance gemacht hat um Diespace zu sparen.

[Complicated]

Für die 4 CPU-Kerne alleine eines CCX braucht Zen 44mm² und Intel 49 mm².
Der L2 pro Kern kostet AMD 1,5 mm² und Intel 0,9 mm² - dabei ist der von Zen doppelt so groß. 512 vs. 256 KB.
8 MB L3 Cache kosten AMD 16mm² und Intel 19,1 mm²

Und das ganze obwohl eine Standard 6t SRAM Zelle in AMDs Fertigungsverfahren 0,0806 mm² groß ist und in Intels Verfahren nur 0,0588 mm² groß sind. Und alle Fertigungs-Parameter kleiner sind als bei AMD.

http://images.anandtech.com/doci/11170/ISSCC%208.jpg
Die Grafik stammt von Anandtech.

Das alles zeigt einen Rückstand in der Architektur was Flächenverbrauch angeht. Hinzu kommt dass AMD einen Layer weniger verwenden muss, was ein zusätzlicher Kostenfaktor ist.

[r-or]

Ich finde das 3Dcenter forum Immer ganz witzig... Die Diskussionen sind dieselben wie überall anders, aber jeder gibt sich Mühe sein pseudo/Halbwissen mit irrelevanten Quellen zu belegen. Um gegen die pseudoargumente des jeweils anderen zu argumentieren.
Gleichzeitig werden Ingenieure + Leute im Geschäft kritisiert/ für unfähig erklärt etc frei nach dem Motto, 'alles Idioten nur ich nicht'.

[Complicated]

Ich finde es immer am witzigsten Beiträge ohne Inhalt zum Thema aber dafür arrogantem Beurteilen der Forenteilnehmer zu lesen. Und dass die IEEE eine irrelevante Quelle und auf deren Präsentationen Halbwissen verbreitet wird, kann nur jemand mit wirklich direktem Zugang zur Materie schreiben. Du bist wohl einer der direkt an den Zen Kernen mitgearbeitet hat. Dann erleuchte uns mal mit deinem umfangreichen, profunden Wissen und korrigiere die Halbwahrheiten, welche du hier entdeckt hast - schließlich ist das der Sinn und Zweck eines Forums. Der Wissensaustausch - immer her damit.

[Pirx]

AMD packt dichter, aber(?) Intel taktet höher

[5CH4CHT3L]

AMD packt dichter, aber(?) Intel taktet höher
eben. AMD hat 10% mehr Transistoren und intel hat 20% mehr Takt

[MiamiNice]

Für die 4 CPU-Kerne alleine eines CCX braucht Zen 44mm² und Intel 49 mm².
Der L2 pro Kern kostet AMD 1,5 mm² und Intel 0,9 mm² - dabei ist der von Zen doppelt so groß. 512 vs. 256 KB.
8 MB L3 Cache kosten AMD 16mm² und Intel 19,1 mm²

Und das ganze obwohl eine Standard 6t SRAM Zelle in AMDs Fertigungsverfahren 0,0806 mm² groß ist und in Intels Verfahren nur 0,0588 mm² groß sind. Und alle Fertigungs-Parameter kleiner sind als bei AMD.

http://images.anandtech.com/doci/11170/ISSCC%208.jpg
Die Grafik stammt von Anandtech.

Das alles zeigt einen Rückstand in der Architektur was Flächenverbrauch angeht. Hinzu kommt dass AMD einen Layer weniger verwenden muss, was ein zusätzlicher Kostenfaktor ist.

Da würde mich als Laie in diesem Gebiet interessieren wieso das so ist. Ist OT in diesem Thread, daher würde ich vorschlagen Du erstellst dazu einen neuen Thread. Muss ja einen Grund dafür geben der wohl kaum Geld, Erfahrung oder ähnliches sein kann.

[fondness]

Da würde mich als Laie in diesem Gebiet interessieren wieso das so ist. Ist OT in diesem Thread, daher würde ich vorschlagen Du erstellst dazu einen neuen Thread. Muss ja einen Grund dafür geben der wohl kaum Geld, Erfahrung oder ähnliches sein kann.

AMD verwendet die high densitity Libaries der GPU-Abteilung. GPUs sind extrem auf Packdichte optimiert, die CPU-Abteilung konnte hier also mit dem Kauf von ATi auf ein sehr lange aufgebautes knowhow zurück greifen. Dazu gab es eh vor einer Ewigkeit mal einen Vortrag von AMD wie groß dadurch die Flächenersparnis und der Stromverbrauchsgewinn ist. Man sprach von Vorteilen wie bei einem full node shrink durch die GPU libs.

[Complicated]

Richtig. Es gab eine gute Grafik am Beispiel der Excavator-FPUs. Hier die Presseerklärung damals zu Carrizo:
http://www.amd.com/en-us/press-releases/Pages/amd-discloses-architecture-2015feb23.aspx

Artikel bei PCGH:
http://www.pcgameshardware.de/CPU-Hardware-154106/Specials/Carrizo-Effizienz-Excavator-1151610/
Die Folie, welche den "shrink" zeigt:
http://www.pcgameshardware.de/screenshots/original/2015/02/AMD_Carrizo_Praesentation_5-pcgh.png

http://www.pcgameshardware.de/screenshots/original/2015/02/AMD_Carrizo_Praesentation_6-pcgh.png

[MiamiNice]

Coole Info, danke dafür.
Hab mich mal ein wenig in das Thema eingelesen und muss sagen ich hätte gedacht das es "Standard" ist, "es so zu machen". Bringt ja auch ganz schön viel Ersparnis und damit mehr Fläche für weitere Einheiten.
Warum lizenziert Intel diese Technik bzw. das NV Pendant dazu nicht von NV?

Grüße

[Complicated]

Weil AMD Jahre an Entwicklung bei APUs benötigt hat um das für CPUs umzusetzen. So einfach ist das nicht. Intel hat auch deutlich weniger in die Forschung investiert um den aktuellen Prozess weiter zu optimieren seit 45nm. Sie sind ja schon mit dem nächsten beschäftigt gewesen um den Fertigungsvorsprung zu etablieren. Das Tick-Tock-Modell hat dafür eine Zeit gelassen. AMD musst sich etwas einfallen lassen, da sie nicht in diesem Tempo immer kleiner shrinken konnten und zudem mit ihrem Fusion Konzept die Synergien hatten die Intel so nicht hat. IP alleine bringt nicht unbedingt weiter wenn das richtige Personal aus der GPU Abteilung fehlt. Ich wüsste auch nicht ob Nvidia überhaupt in der Lage wäre ihre Bibliotheken so zu portieren auf x86-CPUs. Sie haben ja keine x86-CPU Abteilung und haben entsprechend dort auch keine Forschung betrieben. Bei den ARM SoCs ist davon auch nichts zu sehen.

[robbitop]

Man muss auch konstatieren, dass HD Libs Nachteile bringen. Die hohe Packdichte kostet maximale Taktraten. Und genau hier ist Intel ganz vorn. HD Libs sind nichts neues und werden bei GPUs seit langem eingesetzt. Taktraten waren für CPUs bisher jedoch ziemlich wichtig.
Wahrscheinlich ist das auch keine schwarz/weiß Sache. Man wird sich sicherlich einen groben Betriebspunkt zwischen Packdichte und Taktraten aussuchen können. AMD scheint hier einen Sweetspot erreicht zu haben. AMD hatte IIRC mal die Transistorzahl für SR genannt und die resultierende Packrate war wesentlich höher als bei Intel.

edit:
AMD Summit Ridge: 22 Mio Transistoren pro mm²
Intel Skylake-S: 14 Mio Transistoren pro mm²
Also 57 % höhere Packdichte trotz leicht größeren Prozessparametern. Wenn man diese mit reinrechnen würde (Intels 14 nm erlaubt kleinere SRAM Zellen und kleinere Logiktransistoren), wären es sicherlich eher 70 %.
http://www.pcgameshardware.de/Ryzen-7-1800X-CPU-265804/News/AMD-Die-Vergleich-Intel-1223037/

Ist ja idR auch nur für das Desktop Flaggschiff entscheidend. Für alle Modelle darunter oder bei mobile werden diese Taktraten eh nicht angefahren. Man sieht ja auch, wie energieeffizient Zen pro Core ist, wenn man im unteren 3,x GHz Bereich liegt. Sobald man sich der 4 GHz Taktgrenze nähert geht die Leistungsaufnahme überproportional nach oben.

Pinnacle Ridge wird hier sicherlich leicht nachbessern. Ich vermute hier analog zu Vishera/Devils Canyon/Richland/Godvari/Bristol Ridge ein optimiertes Stepping +verbesserter Prozess. Damit kann man sicherlich noch ein paar hundert MHz rausquetschen.

AMD hat nur wenig Ressourcen, geht damit aber besonders effizient um:

@CPU
Im Moment hat man nur den Zeppelin Die aber bedient damit von 4C bis 32C. Auch Raven Ridge wird von ~5W bis 95W (?) vom ultra portabel bis zum Desktop alles bedienen mit einem Core und einer Maske.
Mehr dedizierte Cores wären sicherlich etwas besser - aber bei AMDs Stückzahlen eher nicht.

@GPU
Mit Polaris und Vega deckt man mit wenigen Chips die wichtigsten Teile des Marktes ab.

->
Alles nach Pareto-Prinzip. Klar sind sie somit nicht ganz auf Intels/NVs Augenhöhe - aber fast. Und das mit einem Bruchteil des Einsatzes an Ressourcen. IMO beeindruckend! Besser kann man es in AMDs Situation wahrscheinlich nicht machen. AMD scheint mit ihrem aktuellen Executive Team endlich mal ein paar Leute gefunden, die den Laden effizient und zielgerichtet führen können.

[S940]

Man muss auch konstatieren, dass HD Libs Nachteile bringen. Die hohe Packdichte kostet maximale Taktraten.
Interessiert aber keinen, da die Taktraten im Sweet-Spot dafür höher liegen.
Man hat also die Wahl - es folgt ein überzeichnetes Beispiel:

1. Die Modelle 200W 5 GHz + 4 GHz 95 W oder alternativ

2. 150 W 4,5GHz + 4 GHz 65W.

Hier im Forum würden sich vermutlich einige/viele doch Option 1 wünschen, aber es ist klar, dass AMD unter Berücksichtigung aller Kunden - insbesondere der Serversparte, in der Perf/Watt das Ein und Alles ist - sich für Option 2 entscheidet. Gleichzeitig spart man damit auch noch Produktionskosten wegen der geringeren Die-Fläche ein.

Also die Methode hat echt sehr wenig Nachteile, die Vorzüge überwiegen deutlich.

Nach den paar 100 Mhz, die man an der Spitze verliert, kräht kein Hahn. Die paar Kunden, die das wirklich brauchen, kann man gerne Intel überlassen, so großzügig ist AMD sicherlich :D

[robbitop]

"Keinen" würde ich nicht sagen. Mit HDLibs ist @14nm soetwas wie KBL oder SKL-X (Taktraten bei den Verbräuchen, wie Intel sie liefert) nicht möglich. Das betrifft nur einen Bruchteil des Marktes. Aber es wird häufig unterschätzt, welchen "Halo Effekt" diese Enthusiastenprodukte für die Marke bedeuten. Und das hat dann indirekt Einfluss auf die Preisbildung und den Umsatz in den Marktbereichen darunter. Die Stärke des/der Image/Marke macht häufig (leider) den Unterschied.

Rein rational stimme ich dir zu. Das ist meinem vorherigen Post aber auch klar zu entnehmen. In AMDs jetziger Rolle rolle würde eine andere Strategie auch wenig Sinn machen.

Was die Taktraten im Sweetspot angeht: haben HDLibs hier einen signifikanten, positiven Effekt? Ich hätte das einfach der Charakteristik der Zen mArch und des Fertigungsprozesses zugeordnet.

[S940]

"Keinen" würde ich nicht sagen. Mit HDLibs ist @14nm soetwas wie KBL oder SKL-X (Taktraten bei den Verbräuchen, wie Intel sie liefert) nicht möglich. Das betrifft nur einen Bruchteil des Marktes. Aber es wird häufig unterschätzt, welchen "Halo Effekt" diese Enthusiastenprodukte für die Marke bedeuten. Und das hat dann indirekt Einfluss auf die Preisbildung und den Umsatz in den Marktbereichen darunter. Die Stärke des/der Image/Marke macht häufig (leider) den Unterschied.
Ja, aber da hat AMD ja nen anderen Halo-Faktor: Kerne ;)

Wen interessieren die paar 100 Mhz Unterschied, wenn ich stattdessen 8 statt 4 Kerne hab und dazu noch nen Batzen Cache ;) Solange die IPC ebenfalls halbwegs vergleichbar ist, ist das ein "nettes" Angebot :)

Was die Taktraten im Sweetspot angeht: haben HDLibs hier einen signifikanten, positiven Effekt?
Ja, das stand irgendwo mal als Vorteil auf einer offiziellen AMD Folie zu HD-Libs.

[robbitop]

Der Halo Effekt kommt von der Performancekrone. Die kann man nicht ausschließlich mit Kernen erschlagen. :)

[Entropy]

Wo stand der Transisitorcount?AMD's Folie bezieht sich nur darauf,das ihre 4 Core Die's kleiner sind als Intel's,was normal ist da AMD z.b Einschnitte bei der AVX Performance gemacht hat um Diespace zu sparen.
Für die 4 CPU-Kerne alleine eines CCX braucht Zen 44mm² und Intel 49 mm².
Der L2 pro Kern kostet AMD 1,5 mm² und Intel 0,9 mm² - dabei ist der von Zen doppelt so groß. 512 vs. 256 KB.
8 MB L3 Cache kosten AMD 16mm² und Intel 19,1 mm²

Und das ganze obwohl eine Standard 6t SRAM Zelle in AMDs Fertigungsverfahren 0,0806 mm² groß ist und in Intels Verfahren nur 0,0588 mm² groß sind. Und alle Fertigungs-Parameter kleiner sind als bei AMD.

http://images.anandtech.com/doci/11170/ISSCC%208.jpg
Die Grafik stammt von Anandtech.

Das alles zeigt einen Rückstand in der Architektur was Flächenverbrauch angeht. Hinzu kommt dass AMD einen Layer weniger verwenden muss, was ein zusätzlicher Kostenfaktor ist.
Intel bindet den L2 jedoch mit doppelt sovielen Leitungen an, hat 64 Byte/Cycle, Zen nur 32 Byte/Cycle und 12 Cycle Latenz gegenüber 17 Cycle bei Zen. Die Chancen sind gut, dass Intel sehr viel mehr Transistoren dafür verbaut, nur Speicherzellen machen keinen Cache.
Die Marketingfolie sagt also weniger über den technologischen Stand von AMD, sondern eher dass Sie sehr ökonomische Entscheidungen trafen um an Intel ran zu kommen.
Intel hingegen hatte die Jahre keine andere Wahl, peak-IPC bzw. Retire Rate hängt nunmal auch davon ab, wie lange Speicherzugriffe warten.

[YfOrU]

Ist ja idR auch nur für das Desktop Flaggschiff entscheidend. Für alle Modelle darunter oder bei mobile werden diese Taktraten eh nicht angefahren. Man sieht ja auch, wie energieeffizient Zen pro Core ist, wenn man im unteren 3,x GHz Bereich liegt. Sobald man sich der 4 GHz Taktgrenze nähert geht die Leistungsaufnahme überproportional nach oben.

Mobile hat zwar moderate Basisfrequenzen aber der Turbo kratzt bei Intel (Kabylake, sowohl 2C/4T bei 15W als auch 4C/8T bei 45W) bereits an der 4Ghz Marke.

https://www.notebookcheck.com/Intel-Core-i7-7600U-Laptop-Prozessor.189846.0.html
https://www.notebookcheck.com/Intel-Core-i7-7920HQ-Laptop-Prozessor.189850.0.html

Im 15W (Performance/Premium) Segment wird AMD das Defizit sicherlich über 4C/8T mit Abstrichen beim Turbo gut kaschieren können. Das Level von Intels mobilen Gaming/Workstation CPUs wird man aber nicht ganz erreichen können. Dafür bräuchte es schon eine 6C/12T APU und die bringt Intel mit Coffe Lake selbst.

AMDs Kompromiss funktioniert praktisch in jedem Segment in dem über mehr Kerne/Threads die Taktfrequenz im Fenster gehalten werden kann.

[Achill]

Mobile hat zwar moderate Basisfrequenzen aber der Turbo kratzt bei Intel (Kabylake, sowohl 2C/4T bei 15W als auch 4C/8T bei 45W) bereits an der 4Ghz Marke.

https://www.notebookcheck.com/Intel-Core-i7-7600U-Laptop-Prozessor.189846.0.html
https://www.notebookcheck.com/Intel-Core-i7-7920HQ-Laptop-Prozessor.189850.0.html

Im 15W (Performance/Premium) Segment wird AMD das Defizit sicherlich über 4C/8T mit Abstrichen beim Turbo gut kaschieren können. Das Level von Intels mobilen Gaming/Workstation CPUs wird man aber nicht ganz erreichen können. Dafür bräuchte es schon eine 6C/12T APU und die bringt Intel mit Coffe Lake selbst.

AMDs "Kompromiss" funktioniert praktisch in jedem Segment in dem über mehr Kerne/Threads die Taktfrequenz im Fenster gehalten werden kann.

Ein Ryzen 1700 ist mit 65W bei 8C/16T und einen Takt von 3.0-3.7Ghz möglich.

Warum sollte ein mobiler Ryzen mit nur einen Package und damit 2MB L2 und 8MB L3 bei 3-3,7Ghz nicht bei ~35-40W raus kommen.

Und warum soll man 2C/4T nicht mit 15-20W hin bekommen bei 3.0-3.7Ghz?

Ich sage, erstmal abwarten ...

[Complicated]

Intel bindet den L2 jedoch mit doppelt sovielen Leitungen an, hat 64 Byte/Cycle, Zen nur 32 Byte/Cycle und 12 Cycle Latenz gegenüber 17 Cycle bei Zen. Die Chancen sind gut, dass Intel sehr viel mehr Transistoren dafür verbaut, nur Speicherzellen machen keinen Cache.
Dazu:

AMD Summit Ridge: 22 Mio Transistoren pro mm²
Intel Skylake-S: 14 Mio Transistoren pro mm²
Also 57 % höhere Packdichte trotz leicht größeren Prozessparametern. Wenn man diese mit reinrechnen würde (Intels 14 nm erlaubt kleinere SRAM Zellen und kleinere Logiktransistoren), wären es sicherlich eher 70 %.
http://www.pcgameshardware.de/Ryzen-7-1800X-CPU-265804/News/AMD-Die-Vergleich-Intel-1223037/


Es sind nicht nur die Marketingfolien - auch mehr Cache Leitungen können nicht über die Tatsache hinweg täuschen, dass Intel in einem deutlich kleineren Fertigungsprozess was die Transistorgrößen angeht, dennoch deutlich mehr Fläche braucht um eine ähnliche Leistung zu ermöglichen. Das ist eine Größenordnung von 2 Fertigungsnodes, die AMD an Flächenvorteil für sich herausgearbeitet hat Sicherlich können sie das derzeit noch nicht in Performance umsetzen, da sie hier den Kostenvorteil nutzen um Marktanteile zu gewinnen - doch die Strategie ist klar. Sobald die Marktanteile sich der 30 oder gar 40% Marke nähern kann AMD hier einfach mehr Fläche in Performance investieren, weil mittlerweile die Stückzahlen und auch die Margen stimmen.

Man muss mal die Situation sehen: AMD kann mit dem selben Produkt sowohl einen Preiskampf führen und trotzdem seine Margen vergrößern. Intel wird es schwer haben die nächsten 2-3 Jahre. Ich sage das nur weil manche immer wieder glauben da machen die eine Schublade auf und Schwups kommt ein 30% schnelleres Produkt zum Vorschein. Erst 7nm EUV wird Intel wieder richtig ins Spiel bringen. Es stellt sich die Frage was AMD bis dahin alles in der Pipeline hat und wie viel Anteil vom Markt sie bis dahin erobern konnten.

[HOT]

Hat Intel nicht restriktivere Designrules? Macht das auch was aus?

[Entropy]

auch mehr Cache Leitungen können nicht über die Tatsache hinweg täuschen
Laut deiner Folie, hat AMD 1.5mm² beim L2, was bei den "22 Mio Transistoren pro mm²" 33 Mio Transistoren wären. Wenn ich meine Milchmädchenrechnung mit 512*1024*8*6 auf 25 Mio Transistoren nur für Speicherzellen fortsetze, hab ich ca 8 Mio Transistoren als Overhead.
Laut deiner Folie, hat Intel 0.9mm² beim L2, was bei den "14 Mio Transistoren pro mm²" 12.6 Mio Transistoren wären. Wenn ich meine Milchmädchenrechnung mit 256*1024*8*6 auf 12.5 Mio Transistoren nur für Speicherzellen fortsetze, hab ich ca 0.1 Mio Transistoren als Overhead.

Hinzu kommt, dass Intel eigentlich 8T SRAM-Zellen verwenden sollte/wollte.

Ich glaube wirklich, diese Angaben zur Zeit lassen keinen objektiven Vergleich zu. Es sind einzeln gesehen alles korrekte Werte, die die Korelation implizieren, die es aber so nicht gibt. Wenn die Sache so wäre, wie impliziert, würde sich das Marketing es nicht nehmen lassen es auch so hinzuschreiben.

[Complicated]

Nun ich glaube kaum, dass man die gesamt Transistorenzahl eines Chips direkt auf L2 oder L3 umsetzen kann, da die Packdichte der Kerne, des L2 und des L3 jeweils unterschiedlich sind - daher wohl keine belastbaren Rechnungen die du da gemacht hast. Es hat seinen Grund warum ich 3 verschiedene Chip Bereich gesondert hervor gehoben habe.

Schaust du dir mal die Folien zu den High Density Libraries an, dann siehst du auch welche Bereiche "komprimiert" werden konnten um dichter zu packen und welche nicht. So etwas wie einen Overhead wie du zu berechnen ist unsinnig und auf diese Weise tatsächlich nicht vergleichbar.

Es bleibt aber die vergleichbare Zahl der Gesamtfläche des Chips und wie viel Kerne und wie viel Cache vorhanden sind. Und auch wie viel Performance/Fläche erzielt wird. Es sollte ja lediglich zeigen, dass die Tatsache alleine, dass Intel einen kleinere Gatelänge nutzt in der Fertigung ihnen nicht den Vorteil an Fläche bringt durch Nachteile in der Packdichte. Es spielen einfach noch deutlich mehr Faktoren - wie eben die Architektur und das Design - eine Rolle um einen Vorteil bei besserer Fertigung auch nutzen zu können. Der immer wieder kehrende Hinweis "ja das sind ja nicht vergleichbare Fertigungsnodes da Intels 14nm viel weiter Fortgeschritten ist" ist hier eben nur die eine Seite der Medaille die relevant ist für das Endprodukt.

[vinacis_vivids]

Am Ende bedeutet:

Mehr Transistoren ~ höhere Leistung

Man kann das bei Volta schön erkennen, welcher 815mm² umfassen soll, quasi das Ende der Fahnenstange vor dem nächsten Shrink. Die Packdichte von TSMC ist ja ähnlich zu GloFo.
Egal wie weit Intel vorher weg war und wie groß der Vorsprung war, der ist auf jeden Fall zum großen Teil weg. Die Situtaion könnte sich zu Ungunsten von Intel umkehren, weil deren iCore-Anordnung nicht optimal bzw. deutlich schlechter als AMD's Zen-Core ist.

[BlackBirdSR]

Schon mal jemand daran gedacht, dass man gezielt die Packdichte entspannt, um den Prozessor nicht zu klein werden zu lassen?
Reine Zahlen erfassen leider nicht alle Intentionen

[dildo4u]

Man muss mal die Situation sehen: AMD kann mit dem selben Produkt sowohl einen Preiskampf führen und trotzdem seine Margen vergrößern. Intel wird es schwer haben die nächsten 2-3 Jahre. Ich sage das nur weil manche immer wieder glauben da machen die eine Schublade auf und Schwups kommt ein 30% schnelleres Produkt zum Vorschein. Erst 7nm EUV wird Intel wieder richtig ins Spiel bringen. Es stellt sich die Frage was AMD bis dahin alles in der Pipeline hat und wie viel Anteil vom Markt sie bis dahin erobern konnten.
Intel ist schon schneller mit weniger Core's.

https://www.computerbase.de/2017-05/server-cpu-xeon-platinum-amd-epyc/

Wie gesagt ist immer das Selbe natürlich vergleicht AMD seine CPU mit alten Intel's,obwohl ihr Produkt selber noch nicht auf dem Markt ist.

[Achill]

Intel ist schon schneller mit weniger Core's.

https://www.computerbase.de/2017-05/server-cpu-xeon-platinum-amd-epyc/

Wie gesagt ist immer das Selbe natürlich vergleicht AMD seine CPU mit alten Intel's,obwohl ihr Produkt selber noch nicht auf dem Markt ist.

Sofern die Zahlen stimmen, sind es 4000 (AMD) zu 4200 Punkte (Intel) ~ +5% Perfomance bei Intel
Und es sind 180W (AMD) zu 205W (Intel) ~ +13% Verbrauch bei Intel

Oder anders ausgedrückt, 22,22 Pkt/W (AMD) zu 20,48 Pkt/W (Intel) - das ist jetzt nicht besser für Intel sondern ein Vorsprung von ~8% für AMD.

[fondness]

Schon mal jemand daran gedacht, dass man gezielt die Packdichte entspannt, um den Prozessor nicht zu klein werden zu lassen?
Reine Zahlen erfassen leider nicht alle Intentionen

Naja, da packt man vorher wohl etwas mehr Cache drauf oder zusätzliche Cores, bevor man Fläche sinnlos verschenkt.

[Complicated]

Schon mal jemand daran gedacht, dass man gezielt die Packdichte entspannt, um den Prozessor nicht zu klein werden zu lassen? Welchen Nachteil hätte man denn wenn der Prozessor zu klein wäre? Oder anders herum: Welchen Vorteil hat man durch unnötig niedrige Packdichte, welche keinen Vorteil mehr bringt bei der Taktung? Die kleinere Packdichte ist Intels Taktvorsprung - machen sie es enger fällt der auch weg. Das wäre wirtschaftlich ja völlig untragbar mit Absicht 20-30% Fläche zu vergeuden ohne Nutzen.

[MiamiNice]

Dazu:

Es sind nicht nur die Marketingfolien - auch mehr Cache Leitungen können nicht über die Tatsache hinweg täuschen, dass Intel in einem deutlich kleineren Fertigungsprozess was die Transistorgrößen angeht, dennoch deutlich mehr Fläche braucht um eine ähnliche Leistung zu ermöglichen. Das ist eine Größenordnung von 2 Fertigungsnodes, die AMD an Flächenvorteil für sich herausgearbeitet hat.


Der Flächenvorteil und der Fakt das AMD damit quasi 2 Fertigungsstufen zu Intel aufholen kann, ist definitiv nicht von der Hand zu weisen.
Ich frage mich gerade folgendes:
Man(n) möge mir die Anmaßung verzeihen aber ich denke das es nicht allzu schwer ist einer Maschine beizubringen wie man Bauteile oder Elemente (Baugruppen), sagen wir mal "besser" packt, als dies ein Mensch kann.
Bei all den Ressourcen die Intel hat, wie schwer kann es da sein (selbst wenn dies Zeit intensiv ist [hatten ja mehrere Jahre irgendwie "Pause], so etwas selbst auf die Beine zu stellen. Wenn auch vielleicht nur 50% so gut wie ATI es konnte.
Die wahrscheinliche Antwort ist wohl das sich Intel auf den Fertigungsvorteil versteift hat. Aber bei den Ressourcen forscht man doch parallel an so etwas (wenn man es für vielleicht irgendwann wichtig erachtet).

Ich finde das Thema ziemlich spannend aber trotzdem mag ich nicht recht an den Erfolg von Threadripper glauben. Ich vermute in dem Bereich ist Intel einfach zu gut aufgestellt.

Grüße

[Skysnake]

Ja das ist schwer ...

Wenn ich mich recht erinnere ist das Problem nicht nur np-vollständig sondern sogar np hart

[BlackBirdSR]

Welchen Nachteil hätte man denn wenn der Prozessor zu klein wäre? Oder anders herum: Welchen Vorteil hat man durch unnötig niedrige Packdichte, welche keinen Vorteil mehr bringt bei der Taktung? Die kleinere Packdichte ist Intels Taktvorsprung - machen sie es enger fällt der auch weg. Das wäre wirtschaftlich ja völlig untragbar mit Absicht 20-30% Fläche zu vergeuden ohne Nutzen.

A) es gibt einen sweetspot bei jeder Fertigungstechnologie. Darunter und darüber leidet die Effizienz / Ertrag.

B) dichtere Schaltkreise bedeuten höhere Energiedichte, Elektromigration.

C) dichtere Schaltkreise führen zu Hotspots bzw. Können weniger effizient zu Ableitung von Hotspots genutzt werden

D) dichter gepackte Leiterbahnen führen zu elektrischem Übersprechen und steigern z. B. Die effektiv mögliche Latenz.

E) dichtere Leiterbahnen erhöhen die Anforderungen an die Lokalisierung in anderen Werken

F) führende Personen mögen vielleicht die Philosophie favorisieren, dass mehr Spielraum für Verbesserung vir absoluter Effizienz wichtig ist

G) weniger dicht gepackte prozessoren lassen sich günstig in der nächsten Ausbaustufe / Node mit ähnlicher Komplexität / Größe / Ertrag als CPU mit mehr cache / Kernen verkaufen

Es gibt mehr als genug Gründe, ausreichend davon nicht unbedingt nur mit technischer Erklärung.
Das ist nicht unser Part, das zu entscheiden.

[davidzo]

Gab es nicht auch mal die Aussage von AMD Execs (bei den Transistorzahlen von BD, die Analysten als viel zu hoch empfanden) dass Intel und AMD die Transistoren anders zählen? Intel zählt während des Designstage und da zählen viele durch die Libraries automatisch hinzugefügte Schaltungen einfach nicht dazu, während AMD die Zahl angibt die am Ende des teilautomatisierten Designprozesses ausgespuckt wird.

[robbitop]

Interessant finde ich, dass bei ZEN mehr Transistoren pro Kern eingesetzt werden als bei Skylake.

Daten (gibts auch bei vielen anderen Seiten - die Tabelle ist offiziell):
http://wccftech.com/ryzen-smaller-die-intel-zen-architecture-not-good-hpc/

ZEN:
(44 - 4*1,5-16)/4= 5,5
5,5 mm² @ 25 Mio/mm² -> 121 Mio Transistoren pro Kern (ohne L2/L3)

Skylake:
(49 - 4*0,9-19,1)/4= 6,5
6,5 mm² @ 14 Mio /mm² -> 91 Mio Transistoren pro Kern (ohne L2/L3)

Wobei das nicht unbedingt etwas bedeuten muss. Die Little und Big CPU Cores aus Apples A10 sind beide weitaus größer als die Kerne des Wettbewerbs (A53 ist kleiner als A10 Little Core und A72,A73 sind kleiner als A10 Big Core).

[Leonidas]

"Keinen" würde ich nicht sagen. Mit HDLibs ist @14nm soetwas wie KBL oder SKL-X (Taktraten bei den Verbräuchen, wie Intel sie liefert) nicht möglich. Das betrifft nur einen Bruchteil des Marktes. Aber es wird häufig unterschätzt, welchen "Halo Effekt" diese Enthusiastenprodukte für die Marke bedeuten. Und das hat dann indirekt Einfluss auf die Preisbildung und den Umsatz in den Marktbereichen darunter. Die Stärke des/der Image/Marke macht häufig (leider) den Unterschied.



Genau dieser Halo-Effekt fehlt AMD sicherlich manchmal. Aber ich würde auch sagen, das sie im CPU-Bereich derzeit wieder dermaßen am Anfang stehen, das man so etwas auch ruhig später mal machen kann. Ohne das die Entscheider AMD überhaupt erst mal zur Auswahl zulassen, bringt das nix, das Beste zu bieten.

[MiamiNice]

Das frisst den Vorteil der Libs ja schon fast wieder auf oder verstehe ich das jetzt falsch?
AMD kann schön kompakt packen, kann also wirtschaftlicher produzieren da mehr Dies auf den Wafer passen (Wafer = teuer)?
Dafür hat AMD scheinbar nicht so viel know how beim "Bau" eines Prozessors, braucht also mehr Transitoren für vergleichbare Leistung welche den Flächenvorteil teilweise wieder auffressen?
Dadurch das AMD so eng packt sind keine "Hoch Takt Designs" möglich, Post von "BlackBirdSR"

Ergo lehnt sich Intel zurück versteift sich auf den Fertigunsgvorteil und auf die eigene (bessere) Architektur.
Zieht jetzt ein paar Produkte vor weil AMD viel Staub aufgewirbelt hat und es geht weiter wie bisher?
Passt das so?

[Kriton]

Nein. Höhere Packdichte geht automatisch mit schlechterer Taktbarkeit einher. Das Eine ist nicht höheres Design-Know-How (architektonisch besser) als das Andere. Das sind nur unterschiedliche Ansätze.

[dargo]

Ergo lehnt sich Intel zurück versteift sich auf den Fertigunsgvorteil und auf die eigene (bessere) Architektur.
Zieht jetzt ein paar Produkte vor weil AMD viel Staub aufgewirbelt hat und es geht weiter wie bisher?
Passt das so?
Nö.
http://www.pcgameshardware.de/AMD-Zen-Codename-261795/News/Ryzen-Pinnacle-Ridge-Roadmap-1223262/
https://www.computerbase.de/2017-03/amd-pinnacle-ridge-2018-roadmap/

[MiamiNice]

Nein. Höhere Packdichte geht automatisch mit schlechterer Taktbarkeit einher. Das Eine ist nicht höheres Design-Know-How (architektonisch besser) als das Andere. Das sind nur unterschiedliche Ansätze.

Wie kann das sein? Der Antritt ist doch so viel Leistung wie möglich pro Fläche rauszuholen damit man wirtschaftlich produzieren kann. Also ist es nicht nur wichtig wie gut ich die Elemente packen kann sondern auch wie viele Elemente ich brauche um auf die Leistung zu kommen.
Weniger Elemente = weniger Fläche = weniger Kosten.
Da kann es doch nicht sein das man sich absichtlich für ein Design entscheidet welches mehr Fläche braucht wenn es auch anders gehen würde?
Wo ist mein Denkfehler?

[Pirx]

Wie kann das sein? Der Antritt ist doch so viel Leistung wie möglich pro Fläche rauszuholen damit man wirtschaftlich produzieren kann. Also ist es nicht nur wichtig wie gut ich die Elemente packen kann sondern auch wie viele Elemente ich brauche um auf die Leistung zu kommen.
Weniger Elemente = weniger Fläche = weniger Kosten.
Da kann es doch nicht sein das man sich absichtlich für ein Design entscheidet welches mehr Fläche braucht wenn es auch anders gehen würde?
Wo ist mein Denkfehler?
Es sind viele Kompromisse nötig - abhängig von verschiedenen Parametern und Zielen, ist halt alles nicht so einfach.

[Schnoesel]

Mainboard: ASRock bestätigt X399 für AMD und Core i9 für Intel

https://www.computerbase.de/2017-05/mainboard-asrock-x399-amd-core-i9-intel-x299/

Warum man aber das ganze wieder als Gaming Serie etablieren will... Wahrscheinlich zahlen die Kids einfach mehr weil Gam0r drauf steht. Imo ist die kommenden HEDT Platform primär eben nicht für Gamer. Aber was weiß ich schon.

[Nakai]

Zen ist eine andere Architektur. Das Design ist deutlich einfacher gestrickt als ein Skylake o.Ä. Dass hierbei andere Fertigungsmethodiken angewendet werden sollten, sollte auch klar sein.

Das Designprinzip der Zen-Architektur überschneidet sich ganz gut mit der Fertigung. Das ist ein Vorteil gegenüber Intel.

[Complicated]

Danke für deine Liste an Argumenten. Ich würde gerne kurz auf die einzelnen deiner Punkte eingehen:
A) es gibt einen sweetspot bei jeder Fertigungstechnologie. Darunter und darüber leidet die Effizienz / Ertrag.
Das ist richtig, wird allerdings durch den Punkt höherer Takt, den ich ja schon genannt habe abgedeckt. Es ging bei meiner Frage darum ob es jenseits von höherem Takt noch Gründe gibt.

B) dichtere Schaltkreise bedeuten höhere Energiedichte, Elektromigration.
->ebenfalls durch niedrigeren Takt zu kompensieren.

C) dichtere Schaltkreise führen zu Hotspots bzw. Können weniger effizient zu Ableitung von Hotspots genutzt werden
->ebenfalls durch niedrigeren Takt zu kompensieren

D) dichter gepackte Leiterbahnen führen zu elektrischem Übersprechen und steigern z. B. Die effektiv mögliche Latenz.
->ebenfalls durch niedrigeren Takt zu kompensieren

E) dichtere Leiterbahnen erhöhen die Anforderungen an die Lokalisierung in anderen Werken
Das verstehe ich nicht. Könntest du das näher erläutern?

F) führende Personen mögen vielleicht die Philosophie favorisieren, dass mehr Spielraum für Verbesserung vir absoluter Effizienz wichtig ist
Das ist IMHO kein Argument welches real ist. Philosophische Gründe bei Ingenieurs-Entscheidungen würden bei den Aktionären zu Klagen führen.

G) weniger dicht gepackte prozessoren lassen sich günstig in der nächsten Ausbaustufe / Node mit ähnlicher Komplexität / Größe / Ertrag als CPU mit mehr cache / Kernen verkaufen
Auch dies ist IMHO kein reales Argument, da mit mehr CPU/Cache direkt ein komplettes Redesign nötig ist und man ausser wirtschaftlich schlechter zu stehen nichts bewirkt hat.

Es gibt mehr als genug Gründe, ausreichend davon nicht unbedingt nur mit technischer Erklärung.
Das ist nicht unser Part, das zu entscheiden.
Ich denke die gibt es nicht - du zählst zwar mehrere Auswirkungen auf, welche sich ergeben durch dichteres Packen, doch es lässt sich auf eine einzige Kenngröße reduzieren welche diese Auswirkungen wieder kompensiert. Der Takt muss niedriger sein, was ich ja schon schrieb. Es geht immer um diese Balance Packdichte<->Takt.

Die anderen Nicht-Technischen Gründe halte ich nicht für verifizierbar durch irgendjemanden der in dieser Branche tätig ist.
Nein. Höhere Packdichte geht automatisch mit schlechterer Taktbarkeit einher. Das Eine ist nicht höheres Design-Know-How (architektonisch besser) als das Andere. Das sind nur unterschiedliche Ansätze.
Genau das ist der Fall. Nachdem das geklärt ist, stellt sich einfach die Frage ob Intel hier genügend Mehr-Takt erhält für weniger Packdichte vs. Ryzen und Nachfolger. AMD scheint einen guten Sweetspot gefunden zu haben mit Ihrer Architektur, welche selbst bei hohen Packdichten so nahe an Intel heran kommt mit dem Takt, dass die Gesamtperformance auf Augenhöhe mit Intels lange optimierter Architektur arbeitet.

Man darf davon ausgehen, dass hier bei Zen2 und Zen3 mehr Optimierungsspielraum vorhanden ist als bei Intels seit Sandy Bridge fast schon über optimierter Architektur. Es wird sich zeigen ob da nun eine neue Architektur in der Schublade liegt wie viele meinten oder ob Intel mit diesem enormen Flächennachteil seinen höheren Takt erfolgreich im Markt verteidigen kann und damit auch ihre hohen Margen. AMDs Margen liegen jedenfalls dadurch bei niedrigerem Endkundenpreis gleichauf. Auf diese Weise hat AMD einen doppelten Gewinn. Steigende Marktanteil bei gleichzeitig steigenden Margen. Intel muss schon mehr machen als die Preise etwas zu senken um hier dagegen zu halten. Ich finde das gut für jeden Endkunden.

[Kriton]

Das ist IMHO kein Argument welches real ist. Philosophische Gründe bei Ingenieurs-Entscheidungen würden bei den Aktionären zu Klagen führen.

Ich bin mir sehr sicher, dass Du hier irrst:
1. Müsste das seitens eines Aktionärs verstanden werden.
2. Dieser müsste der Meinung sein, dass dieser Ansatz ihm als Aktionär geschadet hat.
3. Vermutlich (das käme auf die betroffenen Rechtsvorschriften an) bedürfte es auch eines Vorsatzes hinsichtlich der Schädigung. Aber auch im Falle der Fahrlässigkeit müsste diese (ex ante) vorliegen.
4. Er müsste glauben dies auch beweisen zu können.

Meistens wird es sicher schon an Nr. 1 scheitern.
Punkt 2 bis 4 sind besonders kritisch. Denn die jeweilige Philosophie wird sich in dieser abstrakten Form und den prognostizierten (!) Auswirkungen voraussichtlich nicht abschließend bewerten lassen. Die Beweislast liegt in diesem Fall aber beim Kläger (falls die Hürde einer schlüssigen Darstellung überhaupt übersprungen werden kann).

Und das ist nur das, was mir sofort einfällt ohne konkrete Rechtsvorschriften vor Augen zu haben.

Ein Rechtsstreit auf dieser Basis wäre utopisch.

[ndrs]

Wie kann das sein? Der Antritt ist doch so viel Leistung wie möglich pro Fläche rauszuholen damit man wirtschaftlich produzieren kann. Also ist es nicht nur wichtig wie gut ich die Elemente packen kann sondern auch wie viele Elemente ich brauche um auf die Leistung zu kommen.
Weniger Elemente = weniger Fläche = weniger Kosten.
Da kann es doch nicht sein das man sich absichtlich für ein Design entscheidet welches mehr Fläche braucht wenn es auch anders gehen würde?
Wo ist mein Denkfehler?
Du sagst es doch selber: Ziel ist maximale Leistung pro Fläche. Leistung lässt sich durch mehr Transistoren oder mehr Takt erzeugen. Man wägt also ab zwischen vielen kleinen schwachen Elementen oder wenigen großen aber leistungsfähigeren. Oder verstehe ich dich falsch?

[Complicated]

@Kriton
Da reicht ja schon ein Aktionär der das technische Wissen hat. Glaube mir die sind in jeder Gesellschaft vorhanden. Unterschätze Aktionäre nicht und auch nicht welche Experten diese beraten. Einige hier im Forum halten Aktien.

Aber du darfst mir gerne einen CEO aus der Technik-Branche nennen der seine Philosophien bei den Entwicklern entgegen der technischen oder wirtschaftlichen Sinnhaftigkeit durchsetzt. Und es Bedarf keines gesonderten Vorsatzes um als CEO haftbar für seine Entscheidungen zu sein - wer trifft unternehmensweite Entscheidungen denn nicht vorsätzlich? Das wäre wohl ein Kündigungsgrund durch den Aufsichtsrat (der sicherlich entsprechende Kompetenzen vorweisen kann, welche du den Aktionären nicht zutraust).

[Kriton]

@Kriton
Da reicht ja schon ein Aktionär der das technische Wissen hat. Glaube mir die sind in jeder Gesellschaft vorhanden. Unterschätze Aktionäre nicht und auch nicht welche Experten diese beraten. Einige hier im Forum halten Aktien.

Aber du darfst mir gerne einen CEO aus der Technik-Branche nennen der seine Philosophien bei den Entwicklern entgegen der technischen oder wirtschaftlichen Sinnhaftigkeit durchsetzt. Und es Bedarf keines gesonderten Vorsatzes um als CEO haftbar für seine Entscheidungen zu sein - wer trifft unternehmensweite Entscheidungen denn nicht vorsätzlich? Das wäre wohl ein Kündigungsgrund durch den Aufsichtsrat (der sicherlich entsprechende Kompetenzen vorweisen kann, welche du den Aktionären nicht zutraust).

Du ignorierst meine Punkte 2-4.

Die Aussage von BlackBirdSR über die wir diskutieren war übrigens:

führende Personen mögen vielleicht die Philosophie favorisieren, dass mehr Spielraum für Verbesserung vir absoluter Effizienz wichtig ist

Wenn Du jetzt mit "entgegen der technischen oder wirtschaftlichen Sinnhaftigkeit" kommst, dann triffst Du eine Aussage, die BlackbirdSR nicht getroffen hat. Denn die eigentliche Frage in diesem Kontext ist doch: Ist Effizienz (jetzt sofort) wichtiger als zukünftiger Spielraum für Verbesserung.

Dafür, dass der Spielraum wichtiger ist kann es verschiedene Gründe geben (nur beispielhaft, ich erhebe keinen Anspruch auf Vollständigkeit):

1. Time to market. Die Effizienzsteigerung würde deutlich mehr Zeit brauchen, man will aber ein Produkt am Markt platzieren.
2. Die Effizienzsteigerung ist im Verhältnis zu den dadurch notwendigen Entwicklungsressourcen zu gering.
3. Die Verbesserungen die ich durch die aktuell schlechtere Effizienz erreichen kann (oder glaube dies zu können) sind auf Dauer (!) höher als mein Sofortgewinn.

Und der Vorsatz hat sich auf die Schädigung bezogen, nicht auf die Entscheidung etwas zu tun.

[Complicated]

Ich habe 2-4 nicht ignoriert. Punkt 3. Zum Vorsatz habe ich etwas geschrieben. Punkt 2 ergibt sich aus einer Klage automatisch, sonst gebe es keine also was soll ich da schreiben? Und Punkt 4 ist ebenso gegeben wenn jemand klagt.

Und du bringst in die "Philosophie" nun technische Gesichtspunkte wie Effizienz ein - das stand bei dem Punkt nicht zur Debatte. Effizienz ist messbar und keine Philosophie. Es ist definitiv nicht Effizient sich "Spielraum" für eventuelle Verbesserungen zu lassen. Hier kommt ebenfalls von mir schon geäußertes zum tragen - es war lediglich dem Punkt vorher zugeordnet:
Auch dies ist IMHO kein reales Argument, da mit mehr CPU/Cache direkt ein komplettes Redesign nötig ist und man ausser wirtschaftlich schlechter zu stehen nichts bewirkt hat. Der Spielraum also keinerlei Zweck erfüllt in der Realität.

Es ist ungefähr wie beim fahren unter Alkoholeinfluss - das geht gar nicht ohne Vorsatz. Verklagt ein Aktionär einen CEO Aufgrund seiner Entscheidungen steht Vorsatz nicht zur Debatte, da ja die Entscheidung grundsätzlich vorsätzlich getroffen wurde. Schau dir z.B. die Klage gegen AMD an rund um seine Llano APUs:
https://www.hartware.de/2014/01/19/investoren-verklagen-amd/
Da reicht schon eine zu optimistische Formulierung:
So sei die Nachfrage laut AMD „höher als erwartet gewesen“. Das soll AMD zumindest laut Klageschrift damals behauptet haben. Letzten Endes habe dies aber nicht der Wahrheit entsprochen, wie AMD im Nachhinein selbst eingestanden habe.
Dieser Umstand:
Nun müssen die Kläger AMD jedoch bewusste Täuschung nachweisen. Ob dies vor Gericht gelingt, ist fraglich.
Schützt nicht vor der Klage an sich.

[Kriton]

Punkt 3. Zum Vorsatz habe ich etwas geschrieben.

Stimmt. Siehe aber meine Antwort oben. Du hast ihn falsch zugeordnet. Siehe auch weiter unten.


Punkt 2 ergibt sich aus einer Klage automatisch, sonst gebe es keine also was soll ich da schreiben? Und Punkt 4 ist ebenso gegeben wenn jemand klagt.

Zirkelschluss. Ich wollte ja gerade darlegen welche Hürden es für eine Klage gibt.

Und du bringst in die "Philosophie" nun technische Gesichtspunkte wie Effizienz ein - das stand bei dem Punkt nicht zur Debatte.

Ich dachte wir reden von Designphilosophien? So habe ich jedenfalls BLackbirdSR verstanden wenn er sagt:

führende Personen mögen vielleicht die Philosophie favorisieren, dass mehr Spielraum für Verbesserung vir absoluter Effizienz wichtig ist


Effizienz ist messbar und keine Philosophie.

Aber eine Designphilosophie kann dahin gehen z.B. Effizienz weniger zu gewichten als Leistung.


Es ist definitiv nicht Effizient sich "Spielraum" für eventuelle Verbesserungen zu lassen. Hier kommt ebenfalls von mir schon geäußertes zum tragen - es war lediglich dem Punkt vorher zugeordnet:
Der Spielraum also keinerlei Zweck erfüllt in der Realität.

Da wäre ein Ansatz ein anderer (siehe meine obigen Ausführungen). Aber hier reden wir vielleicht insoweit aneinander vorbei, als dass wir unterschiedliche Aspekte betrachten an die wir die Effizienz anlegen.


Es ist ungefähr wie beim fahren unter Alkoholeinfluss - das geht gar nicht ohne Vorsatz.

§ 316 Abs. 2 StGB sagt etwas anderes. :wink:


Verklagt ein Aktionär einen CEO Aufgrund seiner Entscheidungen steht Vorsatz nicht zur Debatte, da ja die Entscheidung grundsätzlich vorsätzlich getroffen wurde. Schau dir z.B. die Klage gegen AMD an rund um seine Llano APUs:
https://www.hartware.de/2014/01/19/investoren-verklagen-amd/
Da reicht schon eine zu optimistische Formulierung:

Dieser Umstand:

Schützt nicht vor der Klage an sich.

Es tut mir leid, aber (wie ich schon schrieb) geht es (vermutlich) nicht um die Entscheidung, sondern darum ob (auch) die Schädigung vorsätzlich war. Das ist ein sehr gravierender Unterschied. Denn der Vorsatz muss den objektiven Tatbestand umfassen. Wenn Du also auschließen willst, dass die Schädigung ebenfalls vorsätzlich erfüllt sein muss, damit die Kalge erfolgreich wäre, müsstest Du eine Anspruchsgrundlage haben, die ohne Schaden im objektiven Tatbestand auskommt.
Stichhaltiger könnten wir das diskutieren wenn Du sagen könntest nach welcher Rechtsgrundlage eine Klage erfolgen sollte. Im Grunde fischen wir beide im Trüben.
Übrigens natürlich gemessen an unserer Rechtsordnung - mit dem amerikanischen System bin ich nur rudimentär vertraut.

Dein o.g. Link ist jedenfalls etwas ganz Anderes. Dort geht es um die Täuschung der Anleger bzgl. veröffentlichter Informationen, nicht um eine letztlich operative Geschäftsentscheidung.

Wir werden aber etwas arg OT. Vielleicht weiter über PM, sollte Bedarf bestehen.

[PrivateCeralion]

Aktionäre würden klagen, wenn etwas versprochen, aber nicht eingehalten wird. Von außen kann niemand einblicken, wer welche Design Entscheidung trifft. Und selbstverständlich kann Lisa Su eine Richtung vorgeben, in die eine Architektur entwickelt wird. Die technische Kompetenz und Erfahrung hat sie.

[Entropy]

Nun ich glaube kaum, dass man die gesamt Transistorenzahl eines Chips direkt auf L2 oder L3 umsetzen kann
Darauf wollte ich hinaus. Nur weil beides Caches sind, ist es nicht 1:1 Vergleichbar. Zen hat 50% mehr Latenz, 50% weniger Bandbreite, das sind Faktoren von denen du nicht sagen kannst wie sie sich auf den Fläche übertragen. (Korrigiere mich, falls ich falsch liege).
Das gilt auch für den restlichen Chip, z.B.: wie wirkt sich Quad Channel gegenüber Dual Channel auf das Transitor pro Fläche Verhältnis aus?

Gibt es eigentlich eine Angabe wofür AMD 1.4 Mrd mehr Transistoren braucht? (Ryzen 7 - i7-6950X ) Die haben bei AVX nur halbe Bandbreite, 2 Cores weniger und auch sonst sehe ich nirgens auf dem Chip was gegenüber Intel soviel kosten würde. Die 32KB mehr L1 werden das ja nicht sein.

[MiamiNice]

Dazu kommt, meiner Meinung nach, das immer wieder geschrieben wird "Zen" sei ein "einfaches" Design. Also für ein einfaches, sprich weniger komplexes, Design würde ich erwarten das dort weniger Transistoren verbaut sind als in einem komplexeren.
Irgend etwas ist in diesem Thread nicht stimmig, imo.

Kann es sein das AMD diese Libs unbedingt braucht da man sonst nicht mit Intel mithalten kann, da man nicht so effiziente (falsches Wort, denke ist aber klar was ich meine) CPUs designen kann? Und resultierend daraus: Ist AMD deswegen in den maximalen Taktraten beschnitten?

[Entropy]

Kann es sein das AMD diese Libs unbedingt braucht da man sonst nicht mit Intel mithalten kann, da man nicht so effiziente (falsches Wort, denke ist aber klar was ich meine) CPUs designen kann? Und resultierend daraus: Ist AMD deswegen in den maximalen Taktraten beschnitten?
Ich glaube nicht, da AMD früher ohne die Libs z.b. K5, K6, K7, K8 usw. gebastelt hat.
Total ins Blaue: Vielleicht sind die vielen Transistoren das Resultat der Libs bzw. der "Algorithmen", die mehr Transistoren einfügen um dadurch irgendwie kleinere Flächen hinzubekommen, z.B. um auf einen anderen Layer zu kommen?

[Effe]

AMD kann es sich sicher nicht leisten für jede CPU mehrere Steppings aufzulegen wie Intel. Wenn B1 funktioniert, dann wirds eingepackt und verkauft. Für Reifung der Fertigung ist keine Zeit.

Wenn Ryzen einen Refresh erhalten sollte, werden möglicherweise die Taktraten ansteigen. Hat man sogar bei der anfangs miserablen 32nm (Llano mit 2,9Ghz als Spitzenmodell) Fertigung gesehen.
Am Ende kamen Vishera mit 95W raus, die schneller takteten als die 125W Monster zum Anfang. Das waren aber nicht einmal neue Steppings. Von der Konkurrenzfähigkeit mal abgesehen.
Bei Ryzen ist eine solide Basis da, auf diese kann man aufbauen in Zukunft. Wie die Leistung erreicht wird, ist dabe doch im Detail egal, wenn sie erreicht wird im Verhältnis zurr Effizienz.

[BoMbY]

Gibt es eigentlich eine Angabe wofür AMD 1.4 Mrd mehr Transistoren braucht? (Ryzen 7 - i7-6950X ) Die haben bei AVX nur halbe Bandbreite, 2 Cores weniger und auch sonst sehe ich nirgens auf dem Chip was gegenüber Intel soviel kosten würde. Die 32KB mehr L1 werden das ja nicht sein.

Bei AMD ist deutlich mehr Uncore-Kram drauf. PSP/SCP (ARM64-Kern oder Kerne, plus vermutlich Cache dafür), SATA, USB, Realtek HD Audio, Infinity Fabric, usw. usf. Ansonsten hat Zen noch mehr AES-Einheiten, und SHA, usw.

[reaperrr]

AMD kann es sich sicher nicht leisten für jede CPU mehrere Steppings aufzulegen wie Intel. Wenn B1 funktioniert, dann wirds eingepackt und verkauft. Für Reifung der Fertigung ist keine Zeit.
Die Zeppelin-Dies werden mittelfristig in ganz anderen Volumen gefertigt werden, als das bei Vishera je der Fall war, von daher könnte sich ein weiteres Stepping evtl. durchaus lohnen.

Bei JPMorgan meinte Dr. Su jedenfalls, die gezeigten Epyc-Benches wären noch nicht auf 'finalem Silizium' gewesen, obwohl ich eigentlich dachte, die jüngeren Naples-Samples wären bereits im B1-Stepping. Vielleicht waren sie doch nur B0, aber vielleicht kommt wirklich noch ein B2 in nächster Zeit.

[Hübie]

Sagt mal regt euch der Name auch so auf? Finde den mega-affig obwohl mir so etwas ja sonst scheiß egal ist. Aber Threadripper. Omg. X-D

Na ja so lang die Technik stimmt. Gibt's mehr Cache oder so zu erwarten? Bin leider nicht auf dem Laufenden. :redface:

[Nakai]

Sagt mal regt euch der Name auch so auf? Finde den mega-affig obwohl mir so etwas ja sonst scheiß egal ist. Aber Threadripper. Omg. X-D

Na ja so lang die Technik stimmt. Gibt's mehr Cache oder so zu erwarten? Bin leider nicht auf dem Laufenden. :redface:

Naja, AMDs Codenamen waren schon immer nett. ;-)

Steamroller, Clawhammer, etc...

Und nun ThreadRIPPER...hoffentlich wirds kein ThreadRIPer.;D

[Effe]

Die Zeppelin-Dies werden mittelfristig in ganz anderen Volumen gefertigt werden, als das bei Vishera je der Fall war, von daher könnte sich ein weiteres Stepping evtl. durchaus lohnen.

Mittelfristig ja. Aber erstmal muss der Kram auf den Markt, um Cash zu generieren. Nach Vishera hat man eingesehen ein totes Pferd zu reiten, Ryzen ist putzmunter und kommt nun ins Trainingslager. :D;D

[MiamiNice]

Sagt mal regt euch der Name auch so auf? Finde den mega-affig obwohl mir so etwas ja sonst scheiß egal ist. Aber Threadripper. Omg. X-D


Ich finde den Namen ausnahmsweise mal recht passend. Hätte vielleicht dem 32 Kerner besser gestanden :biggrin:

[Brillus]

Ich erwarte eher kein weiteres Summit Ridge Stepping, eher arbeiten sie an Pinnacle Ridge. Der soll ja noch vor Zen2 kommen.

[Effe]

Nun, AMD gibt seit einer Weile für jede neue Revision einen neuen Codenamen an. Kommt wohl dann aufs Selbe raus.

[YfOrU]

Das Designprinzip der Zen-Architektur überschneidet sich ganz gut mit der Fertigung. Das ist ein Vorteil gegenüber Intel.

Würde ich nicht so formulieren. Aus meiner Perspektive hat sich AMD für das mögliche Optimum entschieden. AMD musste mit einem Prozess arbeiten welcher primär für (LP) SoCs entwickelt wurde. Grundsätzlich ist davon auszugehen das die Skalierung nach oben hier engere Grenzen hat und der Fokus gleichzeitig mehr auf der Packdichte liegt. Im Gegensatz zu den heute recht seltenen High Performance Prozessen. In dem Kontext wird Power9 noch recht interessant.

Schaut man es sich im Detail an dann ist AMD inkl. Turbo/XFR nahe am absoluten Limit. Würde Intel ähnlich agieren wären heute zumindest SC Turbo Frequenzen um 4,9Ghz möglich. Inkl. der etwas höheren IPC reicht der Spielraum grundsätzlich um mit 6C/12T gegen 8C/16T bestehen zu können und dann ist auch die Packdichte eher relativ. Effektiv ist das durchaus ein Eck näher am absoluten Optimum denn eine etwas höhere Performance pro Kern ist einer leicht höheren (theoretischen) MT Performance in nahezu allen Fällen vorzuziehen (Skalierung). Ein eher radikales Beispiel dafür ist Apples ARM Implementierung.

[robbitop]

Bei AMD ist deutlich mehr Uncore-Kram drauf. PSP/SCP (ARM64-Kern oder Kerne, plus vermutlich Cache dafür), SATA, USB, Realtek HD Audio, Infinity Fabric, usw. usf. Ansonsten hat Zen noch mehr AES-Einheiten, und SHA, usw.

Meine Angaben waren nur der eigentliche Core. Sogar ohne L2/L3.
121 mio Pro Zen Core. 91 pro SKL Core.

Ich erwarte eher kein weiteres Summit Ridge Stepping, eher arbeiten sie an Pinnacle Ridge. Der soll ja noch vor Zen2 kommen.

Es ist nicht unwahrscheinlich, dass PR ein Summit Ridge C wird. Wie Vishera.

[HOT]

Na das wäre ja eine neue Maske auf dem gleichen Prozess. Wahrscheinlicher finde ich die gleiche Maske auf einem anderen Prozess. Würde auch zu der Theorie passen, dass man SR und PR gleichzeitig entwickelt hat. Zudem gab man ja 14FF+ an (Wobei das jetzt aber nicht unbedingt was heißen muss, hat man bei Polaris ja auch gemacht und da wars Unsinn).

[vinacis_vivids]

Inkl. der etwas höheren IPC reicht der Spielraum grundsätzlich um mit 6C/12T gegen 8C/16T bestehen zu können und dann ist auch die Packdichte eher relativ. Effektiv ist das durchaus ein Eck näher am absoluten Optimum denn eine etwas höhere Performance pro Kern ist einer leicht höheren (theoretischen) MT Performance in nahezu allen Fällen vorzuziehen (Skalierung). Ein eher radikales Beispiel dafür ist Apples ARM Implementierung.

Das sehe ich nicht so. Apples ist da eine kostenintensive Ausnahme.
Wenn man selektierte Dies für hohen IPC und Takt nimmt, gibt es eine höhere Streuung, vor allem nach unten.
Und wären 4,9Ghz Out off the Box machbar, hätte Intel dies schon gebracht. Nicht Mal der KabyLake mit nur 4C macht das einfach so. Es ist einfach unwirtschaftlich ständig am oberen Ende zu produzieren.
Egal wie man es nimmt, kleinere Flächen sind schwieriger zu kühlen und IPC/Takt wird überbewertet. Massives multithreading ist der Weg und es gibt keine Alternative außer noch mehr Cores. Und das bitte soll auch bezahlbar bleiben.

Der 6950x ist auf 1700€ genagelt und bei dem minimalen IPC Plus zu Zen einfach lächerlich. 170€ pro Core vs 70€ pro Core. Zum Glück ist AMD diesen IPC/Takt Weg nicht gegangen und beschert uns einen revolutionären Weg zu mehr Breite.

[ndrs]

Naja, AMDs Codenamen waren schon immer nett. ;-)
Nur ist es kein Codename, sondern wird so vermarktet werden:
Threadripper a Brand, not Codename: AMD, More Details (https://www.techpowerup.com/233494/threadripper-a-brand-not-codename-amd-more-details)

[MiamiNice]

Der 6950x ist auf 1700€ genagelt und bei dem minimalen IPC Plus zu Zen einfach lächerlich. 170€ pro Core vs 70€ pro Core. Zum Glück ist AMD diesen IPC/Takt Weg nicht gegangen und beschert uns einen revolutionären Weg zu mehr Breite.

Bleibt nur zu hoffen das uns die Programmierer auch Software bescheren die daraus einen nutzen ziehen kann. Bis dahin fährt man wohl am besten wenn man weiterhin auf die IPC ein Auge hat und die Anzahl der Kerne maßvoll erhöht.

Grüße

[r3ptil3]

http://fs5.directupload.net/images/170527/5wae3fl9.png

[Hübie]

Bleibt nur zu hoffen das uns die Programmierer auch Software bescheren die daraus einen nutzen ziehen kann. Bis dahin fährt man wohl am besten wenn man weiterhin auf die IPC ein Auge hat und die Anzahl der Kerne maßvoll erhöht.

Grüße

Und welchen Anlass haben Programmierer, wenn kein nennenswertes Prozentual many cores hat? :| Henne-Ei und so...

[vinacis_vivids]

Und welchen Anlass haben Programmierer, wenn kein nennenswertes Prozentual many cores hat? :| Henne-Ei und so...

:freak:

Intel-Käufer bewirken Stillstand während AMD für den unvermeidlichen Massenfortschritt steht. Core en mass. Erst wenn die Hardware in der Breite verfügbar und vor allem bezahlbar ist, kann sich Software auch schneller entwickeln.
Für Programmierer ist der Zen-MultiCore ein absoluter Segen und Türöffner für eine neue Generation.

2,5 Monate nach der Ryzen-Ankunft sind dein Ansprüche ja ganz schön hoch was Massenverbreitung angeht....

[Hübie]

Wie bitte? Was redest du für wirres Zeug? MiamiNice sagte man solle eher auf IPC statt auf Anzahl der Kerne achten. Das sehe ich anders. Wenn damals schon keiner mehr Quadcore gekauft hätte würden wir massive Verbreitung von parallelem Code sehen. Aber Hauptsache du konntest wieder dein AMD benuckeln. So was unqualifiziertes... X-D Lese nächstes Mal richtig und vor allem verstehe mal was da steht und nicht steht. Überlasse das Dichten den Dichtern.

[vinacis_vivids]

AMD erhöht doch die Corezahl maßvoll und achtet auf den IPC. Intel ist bei 10C und wird auf 12C erhöhen und AMD kommt bald mit 12C/16C. Passt doch alles.

[Tarkin]

Boards von Gigabyte und Asrock

Asrock:

http://www.hwbattle.com/data/editor/1705/d306dd369b9c4694b69774e3638619fc_1496118438_1328.jpg

Gigabyte:

http://news.mynavi.jp/articles/2017/05/30/computex07/

[fondness]

Boards von Gigabyte und Asrock

Asrock:

http://www.hwbattle.com/data/editor/1705/d306dd369b9c4694b69774e3638619fc_1496118438_1328.jpg

Gigabyte:

http://news.mynavi.jp/articles/2017/05/30/computex07/

OMG ist der Sockel fett. Die klatschen da tatsächlich den vollen 4096 Pin SP3 Sockel drauf. Damit hätte man sogar noch die Option auf 32 Kerne, 8 Channel SI und 128 PCIe Lanes. :naughty:

Die Beschreibung der Boards spricht übrigens von 4 x PCIe x16, dürften also die vollen 64 Lanes sein.

/Edit: Noctua mit Kühler für Threadripper:
https://www.computerbase.de/2017-05/noctua-cooler-threadripper-sp3-skylake-x/

[Isen]

Mit nem Noctua hat man zusammen son richtig schönes Frühstückstischchen :D

[fondness]

Auch lustig die Aussage von ASRock :

Die Threadripper-CPU und der X399-Chipsatz sollen laut ASRock jedoch „mehr PCI-Lanes bieten als man benötigt“

https://www.computerbase.de/2017-05/asrock-treadripper/

[Loeschzwerg]

Naja "lustig" ^^ Wann brauchst du denn 64 Lanes bei ner popeligen Workstation?

[Isen]

Von allem alles und davon zuviel

[BoMbY]

Naja "lustig" ^^ Wann brauchst du denn 64 Lanes bei ner popeligen Workstation?

Kommt drauf an was Du damit machen willst. Ein paar davon wäre doch zum Beispiel nett: Highpoint bringt SSD-RAID mit 13,5 GByte/s (https://www.heise.de/newsticker/meldung/Highpoint-bringt-SSD-RAID-mit-13-5-GByte-s-3723711.html)

[Loeschzwerg]

Klar findet man immer solche teuren Anwendungsfälle, aber da kann ich mir dann auch schnell einen Tower-Server hinstellen.

Die Aussage von AsRock passt da schon "mehr als man benötigt".

[StefanV]

Auch lustig die Aussage von ASRock :

https://www.computerbase.de/2017-05/asrock-treadripper/
Wenn ichs richtig sehe, dann gehen 12 Lanes für die M2 Slots drauf, weitere 4 für den U2 STecker.
Ist die Frage, ob auf der Rückseite noch Switches sind, wenn nicht, dann sind die Slots wie folgt angebunden:
16/8/16/8

Also 'nur' 48 Lanes für die PCIe Slots.

Naja "lustig" ^^ Wann brauchst du denn 64 Lanes bei ner popeligen Workstation?
Lieber haben und nicht brauchen als brauchen und nicht haben ;)

Aber man sieht schon recht krasse Unterschiede zwischen der Threadripper Plattform und der Intel LGA20xx Plattform. Dort muss man ja mindestens 1000€ für die CPU hinlegen, um nennenswerte Vorteile zur normalen Plattform zu haben (2x 16 Lanes für GPU)...

[PrivateCeralion]

Boards von Gigabyte und Asrock

Asrock:


Dass sind die Bilder, die ich mir Nachts auf meinem Handy angucke, wenn ich nicht schlafen kann, sabber. 64 PCIe Lanes :eek: da ist die x299 Plattform von Intel bei der Veröffentlichung schon Mainstream.

[Loeschzwerg]

Lieber haben und nicht brauchen als brauchen und nicht haben ;)

Sowieso, gerade wenn die Sache "kostenlos" im Gesamtpaket dabei ist :) Preise sind leider noch offen, aber man wird sich entsprechend zu Intel positionieren.

Mir wird hier nur schon wieder viel zu viel glorifiziert, gerade im Hinblick auf den Nutzfaktor. Die Plattform wird AMD entsprechend was kosten, aber es war wohl kostengünstiger diesen Schritt zu gehen, als ein kleineres Package bzw. kleineren Sockel einzuschieben.

[fondness]

ASUS X399 ZENITH EXTREME

https://s14.postimg.org/jbuu083pt/ASUS-_ZENITH-_XTREME.jpg (https://postimg.org/image/cy5qwyytp/)

[Complicated]

Ganz so frei wird AMD nicht sein in seiner Preisgestaltung. Intel hat zwar deutlich weniger PCIe-Lanes zu bieten mit ihrer 2066-Plattform, doch dafür können sie die CPUs mit lediglich 28 PCIe-Lanes schon ab $389 einen 6-Kerner anbieten mit dem i9-7800X. Der 8-Kerner i9-7820X liegt bei $599. Ich denke hier wird AMD dazwischen gehen zum ersten 44 PCIe-Lane Chip von Intel für $999,-, den i9-7900X mit 10 Kernen. Der 8-Kern Ryzen liegt ja bei ca. 480,- € und da kann AMD seinen kleinsten Threadripper bei ca. 600,- € starten lassen.

Ein 8-Core Ryzen mit AM4 kann den unteren Intel X-CPUs hier allein mit der günstigeren Plattform das Wasser abgraben und ist mit 24 PCIe-Lanes deutlich günstiger als der i9-7820X der auch noch doppelt so viel RAM benötigt obwohl kein 2x16x-PCIe Dual GPU Konfig möglich ist. Es ergibt sich fast von selbst wie die AMD-CPUs preislich liegen werden.

[fondness]

Mehr Pics:
http://www.expreview.com/54513.html

Hier sieht man auch zum ersten mal den Sockel ohne Abdeckung:

https://s23.postimg.org/slny8z1ff/compx17_rog_ze_x299-5.jpg (https://postimg.org/image/canucnoxj/)

[G3cko]

Der Sockel macht Eindruck. Krass.

Ist es eigentlich möglich mit 16Cores 8-Channel zu fahren? Es hängt glaube ich immer je ein DualChannel Speichercontroller an einem der 4 DIEs oder? Also vermutlich Nein. Sind die EPYC unlocked?! :D

[Loeschzwerg]

Perverses Ding, hat schon was :cool:

[Nakai]

Wir können da definitiv irgendwann 32 Kerner (64 Threader) fürn Desktop sehen.;D

[Relic]

Wir können da definitiv irgendwann 32 Kerner (64 Threader) fürn Desktop sehen.;D

Nachdem Intel ja noch schnell den 18 Kerner nachgeschoben hat könnte AMD ja recht einfach und eindrucksvoll kontern :)

[Complicated]

Ist es eigentlich möglich mit 16Cores 8-Channel zu fahren? Es hängt glaube ich immer je ein DualChannel Speichercontroller an einem der 4 DIEs oder? Also vermutlich Nein. Sind die EPYC unlocked?!
16 Cores haben nur 2 Dies. Die beiden Dies sind mit 64-PCIe Lanes verbunden und es werden 64-PCIe Lanes nach draußen geführt. Jeder Die hat 2 Speicherkanäle, daher max 4-Channel.

Erst der 32-Kern Epyc hat 4 Dies verbaut und 8-Channels.

[Nakai]

16 Cores haben nur 2 Dies. Die beiden Dies sind mit 64-PCIe Lanes verbunden und es werden 64-PCIe Lanes nach draußen geführt. Jeder Die hat 2 Speicherkanäle, daher max 4-Channel.

Erst der 32-Kern Epyc hat 4 Dies verbaut und 8-Channels.

Der Sockel scheint ja alles diesbezüglich zu bieten. Die Plattform wird das schon unterstützen.

[Locuza]

Der Sockel macht Eindruck. Krass.

Ist es eigentlich möglich mit 16Cores 8-Channel zu fahren? Es hängt glaube ich immer je ein DualChannel Speichercontroller an einem der 4 DIEs oder? Also vermutlich Nein. Sind die EPYC unlocked?! :D
1x Zeppelin die = Summit-Ridge, 8 Cores, 128-Bit DDR4-Interface bzw. Dual-Channel.

2x Zeppelin die = Threadripper, 16 Cores, 256-Bit DDR4-Interface bzw. Quad-Channel.

4x Zepplin die = Epyc, 32 Cores, 512-Bit DDR4-Interface bzw. Octa-Channel.

[Complicated]

@Nakai
Ja sicherlich kann der Sockel eine 4-Die 32-Kerner aufnehmen. :)
Bin gespannt ob sich AMD genötigt sehen wird einen solchen aufzulegen für die TR4-PLattform.
Ich weiss halt nicht was bei der SP3r2-Plattform gegenüber dem SP3-Sockel alles weg gelassen wurde an Anbindungen um Kostenoptimiert zu bleiben.

[fondness]

Naja, neue Mainboards bräuchte es dafür schon, den die aktuellen führen sicher kein Octa-Channel SI oder 128 PCIe Lanes nach außen...

Ganz davon abgesehen, dass 16 Kerne wohl erstmal reichen. :D

[Pirx]

24-Kerner mit Quadchannel könnten sie leicht machen, nur um wieder drüber zu stehen, aber egal

[Complicated]

Sofern man diese überhaupt nach aussen führen möchte ;) Muss man ja nicht - die 32 Kerne würden sicherlich auch mit 64 Lanes und Quad-Channel gut funktionieren und so eine Differenzierung zur Server-Plattform behalten.

[5CH4CHT3L]

Sofern man diese überhaupt nach aussen führen möchte ;) Muss man ja nicht - die 32 Kerne würden sicherlich auch mit 64 Lanes und Quad-Channel gut funktionieren und so eine Differenzierung zur Server-Plattform behalten.
Eben. Mit 16 Ram-Slots würde man auch gnadenlos über den ATX / EATX Formfaktor hinausschießen :/ Da erstmal ein Gehäuse finden ...

[Brillus]

Naja, neue Mainboards bräuchte es dafür schon, den die aktuellen führen sicher kein Octa-Channel SI oder 128 PCIe Lanes nach außen...

Ganz davon abgesehen, dass 16 Kerne wohl erstmal reichen. :D
Naja zur Not reichen ja 64 lanes. Speicherinteeface, könnte man wohl auch auf eins pro die stutzen.

Oder spekulazius AMD hat die option eingeplant und lässt die Mainboardhersteller die Speicherbänke einzeln ansteuern, und die verkabelung von 4 Controller auf 8 Bänke ist onpackage.

Also machbar ist es für AMD sicher, fragt sich nur ob wirtschaftlich. Z.B. kanabaliesiert sowas zum Teil auch die Server-CPUs.

[=Floi=]

Lieber haben und nicht brauchen als brauchen und nicht haben ;)

ja, wobei man schon beachten sollte, dass ein großteil der PCs so viele lanes nicht benötigt und diese auch strom brauchen. Da fällt dann in der masse schon negativ auf. ich denke di platform an sich wird locker 30watt+ mehr ziehen!
Je nach laufzeit des pcs fährt man hier mit der kleineren platform eventuell doch besser.

[ndrs]

Warum sollte man die PCIe-Controller nicht einzeln oder zumindest gruppenweise powergaten können?

[HOT]

Da es sich ja nur um ein einziges 200mm² Die handelt ist das alles recht einfach zu handhaben. Man kann dann relativ flexibel auf den Markt reagieren.

[herp_derp]

So riesig wie der SP3-Sockel ist, passt da doch kein normaler Kühler mehr drauf. Legt AMD da überhaupt noch einen Stockkühler bei? Jedenfalls dürfen sich die Kühlerhersteller was einfallen lassen.

[Gipsel]

16 Cores haben nur 2 Dies. Die beiden Dies sind mit 64-PCIe Lanes verbunden und es werden 64-PCIe Lanes nach draußen geführt.Zum Verbinden mehrerer Sockel bei Epyc werden PCIe-Lanes benutzt, auf dem Package haben die ein spezialisiertes Interface dafuer. Sonst wuerde ein einzelner 32Core Epyc auf einem Single-Socket-Board ja keine 128 Lanes nach aussen fuehren koennen, da jedes Zeppelin-Die nur 32 Lanes (34 wenn man sich den Die-Shot genau ansieht) physisch verbaut hat.
Erst der 32-Kern Epyc hat 4 Dies verbaut und 8-Channels.Ich vermute mal, AMD wird auch Epyc-Modelle anbieten, bei denen vier teildeaktivierte Dies verbaut sind. 16 oder 24-Kerner mit vollem 8channel-Interface sind also durchaus drin. Genauso waren eben auch 24 oder gar 32-Kerner drin, die auf der TR4-Plattform nicht alles rausfuehren. Ob das sinnvoll ist? Hmm. Der (Base-)Takt duerfte irgendwann deutlich runtergehen, wenn man in 180W oder so bleiben will.

=============================

Eben. Mit 16 Ram-Slots würde man auch gnadenlos über den ATX / EATX Formfaktor hinausschießen :/ Da erstmal ein Gehäuse finden ...Ein Slot pro Kanal koennte genau so gross werden, man benoetigt wahrscheinlich nur ein PCB mit mehr Layers zum Routing der ganzen Kanaele.

=======================

Oder spekulazius AMD hat die option eingeplant und lässt die Mainboardhersteller die Speicherbänke einzeln ansteuern, und die verkabelung von 4 Controller auf 8 Bänke ist onpackage.
Das waere elektrisch sehr unguenstig, weil man dann im 4 Channel-Betrieb nicht eine Leitung mit zwei Drops (die beiden Slots) treiben muesste, sondern gleich zwei Leitungen mit je einem Drop. Die Kapazitaet der Last verdoppelt sich damit beinahe und somit sinkt die erreichbare Frequenz vermutlich betraechtlich.

[HOT]

So riesig wie der SP3-Sockel ist, passt da doch kein normaler Kühler mehr drauf. Legt AMD da überhaupt noch einen Stockkühler bei? Jedenfalls dürfen sich die Kühlerhersteller was einfallen lassen.


https://www.computerbase.de/2017-05/noctua-cooler-threadripper-sp3-skylake-x/
Boxed Kühler gibts in der Preiskategorie eh nicht, völlig sinnlos. Da Threadripper aber verlötet sein wird, so wie SummitRidge, ist das eigentlich sogar gut mit der großen Oberfläche.

[Brillus]

Zum Verbinden mehrerer Sockel bei Epyc werden PCIe-Lanes benutzt, auf dem Package haben die ein spezialisiertes Interface dafuer. Sonst wuerde ein einzelner 32Core Epyc auf einem Single-Socket-Board ja keine 128 Lanes nach aussen fuehren koennen, da jedes Zeppelin-Die nur 32 Lanes (34 wenn man sich den Die-Shot genau ansieht) physisch verbaut hat.

Das waere elektrisch sehr unguenstig, weil man dann im 4 Channel-Betrieb nicht eine Leitung mit zwei Drops (die beiden Slots) treiben muesste, sondern gleich zwei Leitungen mit je einem Drop. Die Kapazitaet der Last verdoppelt sich damit beinahe und somit sinkt die erreichbare Frequenz vermutlich betraechtlich.

A)Ich habe auf dem Die-shot nur 32 gezählt.

B)Ok bin kein E-Techniker muss ich dir einfach so glauben.

[Complicated]

Zum Verbinden mehrerer Sockel bei Epyc werden PCIe-Lanes benutzt, auf dem Package haben die ein spezialisiertes Interface dafuer. Sonst wuerde ein einzelner 32Core Epyc auf einem Single-Socket-Board ja keine 128 Lanes nach aussen fuehren koennen, da jedes Zeppelin-Die nur 32 Lanes (34 wenn man sich den Die-Shot genau ansieht) physisch verbaut hat.
Stimmt das waren ja die Multi-Socket Folien - wenn man sich nicht immer selbst noch mal vergewissert :biggrin:

[Gipsel]

A)Ich habe auf dem Die-shot nur 32 gezählt.Ich habe die PHYs mal markiert:
https://abload.de/img/amd-ryzen_pcie_markedqeoks.jpg

Es gibt für irgendwas zwei Extra-Lanes in der Mitte unten.

[BoMbY]

Alles von dem SoC-Gedöns ist ja, zumindest logisch, auch als PCI-Device eingebunden, eventuell einiges auch tatsächlich.

[Gipsel]

Alles von dem SoC-Gedöns ist ja, zumindest logisch, auch als PCI-Device eingebunden, eventuell einiges auch tatsächlich.Dann gäbe es aber einen extra Chip dafür. Die PHYs sind für externe Dinge. Wenn etwas on-Die ist, kann man sich die PHYs sparen.

[Effe]

Linus hat schon einmal das ASUS X399 Board befingern können.
nynBEGCtg90

[Brillus]

Ich habe die PHYs mal markiert:
https://abload.de/img/amd-ryzen_pcie_markedqeoks.jpg

Es gibt für irgendwas zwei Extra-Lanes in der Mitte unten.
Danke die in der Mitte habe ich echt übersehen.

[basix]

Für AMD ist es eigentlich recht gut, setzt Intel die Preise für Skylake-X so hoch an. Da können sie ihr 16C Derivat sicher für 1kEuro am Markt platzieren. Ist schon krass, wie AMD hier der Konkurrenz Beine macht.

[Skysnake]

Btw auf heise gibt es Bilder vom Sockel ohne Abdeckung. Es ist ein LGA Sockel

[r3ptil3]

Gab's keine neuen Infos heute Nacht?

Wann soll Threadripper denn vorgestellt werden?

[mboeller]

Gab's keine neuen Infos heute Nacht?



doch, aber nur wenige:

https://www.heise.de/newsticker/meldung/AMD-Erste-Benchmarks-von-Ryzen-Threadripper-erste-Details-zu-Ryzen-Mobil-CPUs-und-Starttermine-fuer-3729564.html


Ein Prototyp mit 16 Kernen, 32 Threads und vier DDR4-Speicherkanälen renderte mit Blender das Bild eines Ryzen-Prozessors in 13 Sekunden. Zum Vergleich: Der Achtkerner Ryzen 7 1800X benötigte im c’t-Labor für die gleiche Aufgabe 27 Sekunden

Einen genauen Starttermin für die neuen High-End-CPUs blieb AMD schuldig. Auf der Computex haben wir Hinweise erhalten, die auf Ende Juli hindeuten

[fondness]

Es wurde auch bestätigt, dass Threadripper tatsächlich mit 64 PCIe Lanes kommt. Bis zu 2 TB RAM sollen außerdem möglich sei. Und die TDP des High-End-Modells liegt wohl bei 180W:
https://www.computerbase.de/2017-05/amd-ryzen-threadripper-epyc-raven-ridge/

Damit ist natürlich auch endgültig bestätigt, dass man bei Summit Ridge doch einige Lanes herschenkt....

[Skysnake]

Und zwar immer! Mit 64 lanes. So Beschneidungen wie bei Intel gibt es nicht:up:

[TRX]

http://www.tweaktown.com/news/57799/asus-pushes-amd-threadripper-16c-32t-cpu-5ghz/index.html

[Complicated]

;D;D;D

[Schnoesel]

Da auf einem Produktfoto von Asus ein Wert von 5.005 MHz in dem OLED-Display dargestellt ist, spekuliert WCCFTech über eine hohe Übertaktbarkeit von Threadripper. In Anbetracht der hohen Kernzahl von Threadripper sowie des eher geringen OC-Spielraums des Ryzen R7 1800X ist die Spekulation seitens WCCFTech eher fragwürdig - insbesondere wenn man bedenkt, dass auf dem Produktfoto mit dem OLED-Display kein Prozessor in dem Sockel ist.

http://www.pcgameshardware.de/AMD-Zen-Codename-261795/News/AMD-Benchmarks-von-Threadripper-und-Details-zu-Ryzen-Mobil-CPUs-1229180/

Insofern glaub ich nicht dran

[Complicated]

Ich wüsste auch nicht wie das möglich sein soll bei den selben Dies die auch noch doppelt vorhanden sind einen derart höheren Takt zu bewerkstelligen.

[davidzo]

Ich kann mir schon vorstellen dass der riesige Sockel mit 180W TDP und die beiden wahrscheinlich diagonal verteilt platzierten DIEs optimale thermische und elektrische Bedingungen bieten. Möglicherweise sogar besser als bei AM4 der noch ein bristol ridge Kompromiss darstellt.

Eine derart große Bodenplatte wird die Kühlung sehr einfach machen, erst recht sobald die Hersteller spezielle Kühler anbieten, die das Potential voll ausnutzen, z.B. bei der Heatpipeauflagefläche oder bei Wasserkühlern einfach eine viermal so große Kühlstruktur.
Bei Noctua konnte man das schon sehen, die Heatpipeauflage der SP3 Bodenplatte ist bei ansonsten identischem Kühlturm schon viel größer als bei der bisherigen Multivariante.

Wegen der bekannten Taktmauer um 4.1Ghz halte ich 5Ghz aber auch für eher unrealistisch. Vielleicht bei 2V Vcore für 30sekunden, aber nichts bench- geschweige denn alltagstaugliches...

[N0rG]

Naja mit flüssigem Helium bei -260° geht das bestimmt... kostet dann halt 4€ pro sekunde^^

[Der_Korken]

5Ghz können schon möglich sein, solange nicht gesagt wird mit welcher Kühlung. Ryzen hat man mit flüssigem Stickstoff auch auf 5,8Ghz hochgeprügelt, auch wenn das mit Praxistauglichkeit natürlich gar nichts mehr zu tun. Ansonsten sollte das Taktverhalten genauso wie bei Ryzen, eventuell minimal schlechter, da der Takt vom schlechteren der beiden Samples bestimmt wird.

[thegian]

Und zwar immer! Mit 64 lanes. So Beschneidungen wie bei Intel gibt es nicht:up:
Eigentlich sind es 60, 4 werden schon für die Anbindung des Chipsatzes verwendet.

[HOT]

Ich wüsste auch nicht wie das möglich sein soll bei den selben Dies die auch noch doppelt vorhanden sind einen derart höheren Takt zu bewerkstelligen.
Da gäbe es nur eine denkbare Option mMn: Sie laufen doch in 14LPU bei Samsung vom Band und nicht bei GloFo. Damnach wären das zwar die gleichen CPUs, aber nicht exakt gleich. Mit den 14LPP-Varianten ist das sicher nicht zu erreichen.

[vinacis_vivids]

Reichen 64 Lanes für Quad-Crossfire oder ist das noch zu wenig?

[fondness]

Reichen 64 Lanes für Quad-Crossfire oder ist das noch zu wenig?

Die Boards kommen mit 16/16/8/8 config für die 4 PCIe Slots. Die restlichen PCIe werden für M.2 Slots und Chipsatz benötigt.

4x 16 Lanes schafft man also nicht, aber immer noch besser als bei Intel, wo man nur 8/8/8/8 bekommt.

[r3ptil3]

Heftig:

https://www.techpowerup.com/img/17-06-01/a9579bd05c26.jpg

Kann mir gut vorstellen, dass durch die Fläche die Kühlung sehr effektiv klappen wird.

[N0rG]

ist eigentlich schon bekannt wie die dies unter dem IHS angeordnet sind? Bei Epyc sind die ja so verteilt
http://imgur.com/eOY2gVx.jpg

Werden dann einfach diagonal zwei weggelassen oder rücken die beiden dies in die Mitte und liegen übereinander? Oder vielleicht um 90° gedreht einer links und einer rechts?

[davidzo]

+1 für diagonal :D dann könnte man ggf. dasselbe package nehmen.

obwohl 90° gedreht und links rechts verteilt wäre auch ziemlich optimal. fragt sich ob das möglich ist bzw. was der zusätzliche aufwand ist.

kennt sich jemand hier mit package substrate design rules aus?

[Nakai]

5 Ghz mit Threadripper sollten schaffbar sein. Man wird wohl ein neues Package anfertigen. Der Sockel ist richtig fett, die CPUs haben damit viel Platz. Die Wärmeabfuhr wird dadurch deutlich verbessert. Ich kann mir sehr gut vorstellen, dass mit etwas Aufwand man Threadripper auf über 4 Ghz prügeln kann.

Ich kann mir den großen Threadripper nicht viel über 1000€ vorstellen.

€: Ich denke wir könnten dieses Jahr noch einen 24 Kerner sehen. AMD kann ohne weiteres einen Kern-Krieg provozieren. Ein 32-Kerner auf dieser Platform ist ohne weiteres möglich. Eventuell wird dann doch einfach das gleiche Package genommen, um schnell auf Intel reagieren zu können. Da kann Intel nicht gegenhalten, vorallem weil auch der Sockel das nicht hergibt. Das muss man AMD diesmal sehr hoch anrechnen. Die haben nicht gekleckert, sondern richtig geklotzt. Für meine nächste Workstation kommt kein Intel ins Haus. Ich kompiliere viel und synthetisiere mit VHDL rum. Und da braucht man viele GeneralPurpose-Kerne. Nebenbei bemerkt, das gilt für sehr viele Anwendungsfälle und da ist man den Intels einfach extrem überlegen.

[Linmoum]

Kann ich mir zwar eigentlich nicht vorstellen, aber wer weiß. Wenn AMD auch mit Threadripper die sehr aggressive Preisschiene fährt, wird's interessant.

What about the entry-level 16C/32T ThreadRipper @ $849? ;)
https://twitter.com/BitsAndChipsEng/status/870373386391891968

[Nakai]

Kann ich mir zwar eigentlich nicht vorstellen, aber wer weiß. Wenn AMD auch mit Threadripper die sehr aggressive Preisschiene fährt, wird's interessant.


https://twitter.com/BitsAndChipsEng/status/870373386391891968

Puh. Ahja unten steht noch was:
According to my sources, a ThreadRipper 16C/32T (Dies+Package+Testing) cost AMD about 110-120$. 849$-110/120$ = 739/729$ Not bad. :)

Das wäre ziemlich heftig. Das würde aber tatsächlich gut zusammenpassen. Ein Zen-Core ist mit nur 200mm² ziemlich billig. Infinity Fabric ermöglicht es einfach zwei bis vier Ryzens nebeneinander zu platzieren. Und MCMs sind auch nicht mehr so teuer. Wieviel kostet dann ein AM4-Ryzen? Womöglich ein gutes Stück weniger, aber gewiss nicht die Hälfte.
Mhh, Mindfactory hat bis dato ~10.000 Ryzens verkauft.

[StefanV]

Wieviel kostet dann ein AM4-Ryzen? Womöglich ein gutes Stück weniger, aber gewiss nicht die Hälfte.
Nein, eher sogar weniger...
weniger Dies, deutlich kleineres, einfacheres Package, deutlich kleinerer Deckel, weniger Indium.

[CompuJoe]

Wenn unserer Zulieferer recht behält wie damals vor dem R7 Release wird der Top R9 zwischen 950 und 1050€, und die Mainboards ab 280€ zu haben sein.

[Nakai]

Nein, eher sogar weniger...
weniger Dies, deutlich kleineres, einfacheres Package, deutlich kleinerer Deckel, weniger Indium.

Von den Materialkosten, ja. Aber viele Kosten werden einfach nicht halbiert. Versand, Fracht, Testing, etc. Entwicklungskosten müssen auch reingeholt werden.

Wenn unserer Zulieferer recht behält wie damals vor dem R7 Release wird der Top R9 zwischen 950 und 1050€, und die Mainboards ab 280€ zu haben sein.

Das klingt gut.

[davidzo]

Solche Gewinnspannen braucht man auch um die R&D Kosten der letzten fünf Jahre Zen Development reinzubekommen, sowie den Technologiekrieg mit Intel in Zukunft weiter betreiben zu können.

AMD gibt ca. 20% des Einkommens für R&D aus, bzw. 200-300mio pro Quartal. Das sind 5 Milliarden seit Jim Keller 2012 zu AMD gestoßen ist. Zen wird daran einen beträchtlichen Anteil gehabt haben, besonders zuletzt wo es in die Produktion ging.
Das Design eines Highend Finfet Chips kostet schonmal mindestens 150mio und das ist noch ohne Masken und tape-outs. Mit mehreren Steppings kann das schon leicht Richtung der Miliardengrenze gehen, ein Grund wieso man bei AMD auch nur eine single-die Strategie fährt.

Der Markt für x86 Prozessoren liegt mittlerweile deutlich unter 100mio Stück pro Quartal und der ASP ist bei AMD momentan nicht gerade hoch.

[fondness]

Wir können da definitiv irgendwann 32 Kerner (64 Threader) fürn Desktop sehen.;D

Noch cooler wäre das Ding ;D

https://s30.postimg.org/4x8qyg9q9/4fea256699cdad80843dfd0612b000972ddf9fd9b311f1c2.png

[Loeschzwerg]

Und das Ding mit seinen 400 Watt TDP auf ein ITX Board :cool:

[fondness]

Geplant war soetwas auf jeden Fall. Allerdings ist es hier auch in letzter Zeit sehr ruhig geworden...

[dargo]

Puh. Ahja unten steht noch was:


Das wäre ziemlich heftig. Das würde aber tatsächlich gut zusammenpassen. Ein Zen-Core ist mit nur 200mm² ziemlich billig. Infinity Fabric ermöglicht es einfach zwei bis vier Ryzens nebeneinander zu platzieren. Und MCMs sind auch nicht mehr so teuer. Wieviel kostet dann ein AM4-Ryzen? Womöglich ein gutes Stück weniger, aber gewiss nicht die Hälfte.
Mhh, Mindfactory hat bis dato ~10.000 Ryzens verkauft.
Da kann man mal sehen wie lange Intel die ganze Welt verarscht hat. Auch wenn die Lösung bei Intel in der Produktion sicherlich paar Taler mehr kostet.

[dildo4u]

Die Entwicklungskosten sind der größte Faktor gerade aus x86 noch IPC zu holen wenn man eh Marktführer ist scheint mir extrem aufwendig,Ryzen hat nicht umsonst 4 Jahre gebraucht um nur in die Nähe von Intel zu kommen.
Es ist eher krass was Intel noch schafft Gen 8 soll angeblich 15 Watt Qaud's haben die bis 4Ghz boosten,das ist einfach nur krank.

https://www.pcper.com/news/Processors/Computex-2017-Intel-8th-Gen-Core-Processors-30-Faster-7th-Gen

[dargo]

In die Nähe.... ;D Intel rettet nur der höhere Takt beim Quadcore. Mal sehen ob das mit Pinnacle Ridge nächstes Jahr immer noch so ist. ;)

[Blediator16]

Die Entwicklungskosten sind der größte Faktor gerade aus x86 noch IPC zu holen wenn man eh Marktführer ist scheint mir extrem aufwendig,Ryzen hat nicht umsonst 4 Jahre gebraucht um nur in die Nähe von Intel zu kommen.
Es ist eher krass was Intel noch schafft Gen 8 soll angeblich 15 Watt Qaud's haben die bis 4Ghz boosten,das ist einfach nur krank.

https://www.pcper.com/news/Processors/Computex-2017-Intel-8th-Gen-Core-Processors-30-Faster-7th-Gen

Wenn der Turbo für 10 Sekunden gehalten hat, dann kann man es auch in die Spezifikationen schreiben ;D

[Nakai]

Noch cooler wäre das Ding ;D

https://s30.postimg.org/4x8qyg9q9/4fea256699cdad80843dfd0612b000972ddf9fd9b311f1c2.png

Ja, aufm Mobile sieht das sehr authentisch aus. Aber ja, genug Platz wär auf dem Package.

[tm0975]

Ryzen hat nicht umsonst 4 Jahre gebraucht um nur in die Nähe von Intel zu kommen.

wäre die vorhandene software genauso gut an ryzen angepaßt wie an intels architektur, würde wohl intel wieder etwas brauchen, um in die nähe von AMD zu kommen. das passiert aber für vieles in den nächsten monaten und jahren. amd ist definitiv zurück und das für mind. 3 Jahre!

[N0rG]

naja AMD hat momentan eine sehr sehr gute effizenz bei 3,x Ghz. Das ist grade bei den many core CPUs ein absoluter Trumpf.

[y33H@]

AMD sagte, bei Threadripper seien die beiden Dies diagonal angeordnet.

[Eldoran]

AMD sagte, bei Threadripper seien die beiden Dies diagonal angeordnet.
Teilweise wird auch behauptet, dass es sich bei Threadripper und Epyc um den gleichen Interposer handelt. In dieser Konfiguration kann das nur funktionieren, wenn entweder die 2 leeren Positionen nicht wirklich leer sind, sondern irgendwie die Verbindungen vorhanden sind, oder die Dies eigentlich wie damals bei den Opterons mit 3 Links pro Die jede mit jedem verbunden und damit auch direkt diagonal. An sich wäre das die logische Erklärung, denn mit einer diagonalen Anordnung handelt man sich zwar eine längere Leitungen ein, aber die Abwärme verteilt sich besser und vor allem symmetrisch, sowie auch ein einfacheres und ebenfalls symmetrisches Design bei den externen Pins für das RAM etc. ein. Damit hätte es AMD definitiv geschafft auch beim Packaging unterschiedliche Teile zu sparen.
Der Hauptunterschied zwischen dem Socket für Epyc und Threadripper ist damit vermutlich welche Lands unbeschaltet bleiben dürfen (und damit auch ein undefinierten Zustand haben). Diese Pins sind dann vermutlich im Socket auf Masse gezogen. Irgendwie werden sie auch noch ein paar Pins reserviert haben um beim Motherboard zu testen, ob wirklich kein Threadripper und Epyc im falschen Board steckt (das würde vermutlich in beiden Fällen CPU und Board beschädigen), mechanisch müsste das ja einfach möglich sein.

Andererseits ist auf der Schemazeichnung vom FAD nur jeweils horizontal und vertikal ein IF eingezeichnet (nur 2 Links pro Die und keine diagonale Verbindung). Klarheit gibt es wohl erst nach dem ersten Delid bei Threadripper.

[Gipsel]

oder die Dies eigentlich wie damals bei den Opterons mit 3 Links pro Die jede mit jedem verbunden und damit auch direkt diagonal.
[..]
Andererseits ist auf der Schemazeichnung vom FAD nur jeweils horizontal und vertikal ein IF eingezeichnet (nur 2 Links pro Die und keine diagonale Verbindung). Klarheit gibt es wohl erst nach dem ersten Delid bei Threadripper.Ein Zeppelin-Die hat sogar vier bzw. gar 8 GMI-Links (eventuell je nachdem ob man Up-Down-Link separat zählt oder nicht, keine Ahnung), siehe hier (https://www.forum-3dcenter.org/vbulletin/showthread.php?p=11390214#post11390214). Die vier recht kleinen um das Die verteilten PHYs, die auch noch sichtbar in zwei Hälften gegliedert sind, hatte ich ja schon bei genauerer Ansicht des Die-Shots als GMI-Kandidaten genannt.

Oder direkt hier, schau mal links unten:
https://abload.de/img/ryzen_soc_diagramm4uq6.png

[Screemer]

Also 3 für die on package interconnects und einen für die sockel?

[Gipsel]

Also 3 für die on package interconnects und einen für die sockel?Nein. Die für die Verbindung zwischen den Sockeln nennt sich xGMI (rechts unten über den Speicher-PHYs in der Grafik) und läuft über die auch für PCIe genutzten 12.5GT/s Mehrzweck PHYs (in der Grafik "E 12G PHY" genannt, die kommen ganz offenbar von Synopsis). Deswegen hat ein 1S-System ja 128PCIe-Lanes aus dem einen Sockel, ein 2S-System aber auch nicht mehr (64 Lanes pro Sockel), da 64 PCIe-Lanes (16 Lanes für 2 xGMI-Links pro Die) für die xGMI-Verbindung benutzt werden (vermutlich dann mit dem Maximum, was die PHYs können: 12,5GT/s für 100GB/s über 64 Lanes).
Es gibt getrennte "short reach" GMI-PHYs (vier/acht PHYs) für on-Package-Verbindungen und "medium reach" xGMI (zwei "physical coding sublayer" also vermutlich auch [mindestens] so viele Links pro Die) für off-Package-Verbindungen über die sonst für PCIe-genutzten Pins (kann vermutlich auch für das kohärente Anbindungen von entsprechend kompatiblen GPUs in PCIe-Slots genutzt werden [bis zu 8 pro System]).

[Screemer]

Danke für die Aufklärung!

[N0rG]

Hat jeder Die dann direkten zugriff auf den quadchannel RAM oder müssen die Dies sich die Daten noch untereinander zuschicken? Bei quadchannel wäre das ja nich kein Problem da man dabei eh unter 100gb/s bleibt... aber bei epyc wäre das doch schon ein Flaschenhals.

[Skysnake]

Das geht ohne Zutun der Cores. Das macht halt der onChip/offChip Interconnect.

Ist bei HT, QPI oder UPI nichts anderes.

[Linmoum]

Geared to be the best engines for 4K, 8K or VR applications, E3 visitors will be the first to experience the new rigs powered by Intel Core X-Series or AMD Ryzen Threadripper - marking Alienware’s first 16-core/32-thread Area-51. Dell will be the exclusive OEM launch partner to deliver AMD Ryzen Threadripper pre-built systems to market and the high-end 16-core processor will be factory-overclocked across all cores.
[...]
The Area 51 Threadripper Edition will be available to order on July 27 and the Area 51 featuring Intel Core X-Series will arrive on August 22, with pricing to be announced soon.
http://www.dell.com/learn/al/en/alcorp1/secure/2017-06-12-alienware-and-dell-double-down-on-high-performance-pc-gaming-and-vr

THE NEW AREA-51 THREADRIPPER EDITION DESKTOP INCLUDES A MOTHERBOARD BASED ON THE AMD X399 CHIPSET WITH AN UNLOCKED BIOS FOR OVERCLOCKING SUPPORTING SOCKETTR4 PROCESSORS(4094 PINS). IT WILL BE AVAILABLE ON JULY 27, WITH A FACTORY OVERCLOCKED PROCESSOR WITH UP TO 16-CORES / 32-THREADS AND ALL CORES OVERCLOCKED SIMULTANEOUSLY FOR MAXIMUM PERFORMANCE,
https://eu.alienwarearena.com/products/area-51-threadripper-edition

[fondness]

Genauere Details zur Hardware:
http://www.anandtech.com/show/11541/alienware-area51-threadripper-edition-announced-at-e3-available-for-order-july-27

Dank Threadripper bekommt man problemlos drei Grafikkarten mit jeweils x16 PCIe Lanes angebunden.

So sieht das Ding aus:

https://s7.postimg.org/tsbcsgpxn/DCKym_Ik_UAAEo3pp.jpg (https://postimg.org/image/sd9s3qouf/)

https://s13.postimg.org/x8xr2l6jb/attachment.jpg (https://postimg.org/image/ww6cweo9f/)

[Fragman]

"Up To 64 GB 2933 MHz DDR4 (4x DIMM)"

da haben sie sich hoffentlich vertan, waere doch ne kleine limitierung, besonders da der preis sicher wieder nicht optimal sein wird, wie bei alienware gewohnt.

[Pirx]

Auf dem Bild sieht es nach 8x DIMM aus.

[Complicated]

Das Factsheet sagt 64 GB bei Quadchannel:
https://app.box.com/s/bsmt9ok3esq52jyz6xxscn7pqc8kvmdv/1/29231141311/184344849128/1
"64GB Quad Channel HyperX™ DDR4 XMP at 2933MHz"

Und das Intel-Facsheet sagt nur 6-10 Kerner ab 22.August:
Und ebenfalls max 64 GB Quadchannel:
https://app.box.com/s/bsmt9ok3esq52jyz6xxscn7pqc8kvmdv/1/29231141311/183459925515/1

[Piefkee]

Hallo Zusammen!
Ich bin lese schon eine Weile lese hier im Forum mit. Jetzt wollt ich auch mal meinen Senf dazu geben ;)

http://pc.watch.impress.co.jp/img/pcw/docs/1064/829/html/m.06.jpg.html

Threadripper @3.8Ghz Boost im Alienware...

Grüße Andi

[Leonidas]

Mein japanisch ist vielleicht etwas eingerostet: Wo sieht man da den Takt von 3.8 GHz?

Update: Ein Bild vorher sieht man es:
http://pc.watch.impress.co.jp/img/pcw/docs/1064/829/html/05.jpg.html

[Daredevil]

Rechts steht "Maximum Speed 3.4 Ghz", aber bei Windows muss das ja echt nichts heißen. :D
Aber wenn eine kleine AIO 120/140mm den riesen Threadripper kühlen soll, dann scheint da wohl echt nicht viel TDP anzuliegen oder es wird einfach Arschlaut. Das sollte aber bei nem Premium Komplett PC nicht der Fall sein

[fondness]

Solch eine "kleine AIO" kühlt nicht selten eine Grafikkarte mit 300W. Da ist so ein Threadripper sicher kein Problem. AMD-CPUs sind ja verlötet. ;)

[Dr.Doom]

Solch eine "kleine AIO" kühlt nicht selten eine Grafikkarte mit 300W.Da glüht aber dann der Radi und der Lüfter brüllt. :freak:

[Daredevil]

Zeig doch mal, wo 300Watt mit so einem Ding gekühlt werden bei annehmbarer Lautstärke. :)