Diskussion zu: Hardware- und Nachrichten-Links des 23. Mai 2017

[Leonidas]

Link zur News:
https://www.3dcenter.org/news/hardware-und-nachrichten-links-des-23-mai-2017

[HeinLo]

Die negativen Einschätzungen zu MCM bei mGPUs in Punkto SW-Entwicklung sind m.E. grober Unfug der dabei raus kommt wenn man in der alten Denke hängen bleibt, bei den alten APIs und Konzepten.

Zumindest bei AMD ist mit Infinity Fabric bzw dem modernen HyperTransport ab Vega die Basis für kohärente Caches und Speicheranbindung gegeben. Threadzuteilung lässt sich im Treiber grösstenteils händeln. In den Threading-Units (ACE, HWS, GCP) liesse sich das entsprechend berücksichtigen. Bei nVidia würde mich wundern wenn der nVLink da wesentlich zurückfällt.

Ab da muss man mit mGPUs, die darauf basieren, nur noch bei bare metal aufpassen, wenn man aber gegen Treiber und APIs programmiert wird man nichts davon bemerken. Was übrig bleibt sind Optimierungsarbeiten zum pinnen einzelner Threads an einzelne CUs oder Cluster von CUs aber auch nur wenn der Treiber das nicht für mich fixt.

Allein der Vorteil bei Sprüngen in der Fertigungstechnologie ist ein relevanter Faktor der gegen MCM spricht.
Aber die Entwicklung zu Extremen bei Auflösung machen mGPU Setups notwendiger als je zuvor.

[AlterSack]

Sieht doch endlich mal gut aus, für AMD.

[Gast]

Die negativen Einschätzungen zu MCM bei mGPUs in Punkto SW-Entwicklung sind m.E. grober Unfug der dabei raus kommt wenn man in der alten Denke hängen bleibt, bei den alten APIs und Konzepten.

Zumindest bei AMD ist mit Infinity Fabric bzw dem modernen HyperTransport ab Vega die Basis für kohärente Caches und Speicheranbindung gegeben. Threadzuteilung lässt sich im Treiber grösstenteils händeln. In den Threading-Units (ACE, HWS, GCP) liesse sich das entsprechend berücksichtigen. Bei nVidia würde mich wundern wenn der nVLink da wesentlich zurückfällt.

IMHO gab es bei HSA die Möglichkeit die Kohärenz auf Ebene der RAM-Pages zu steuern und auch entsprechende Exceptions zu werfen um das für die Software transparent zu machen. Ansonsten würde ein System mit so vielen ALUs auch am Kohärenztraffic ersaufen.

Ich müßte allerdings suchen um die Papers zu finden.

[Gast]

AMDs Roadmaps sind doch der reinste Humbug, ich weiss schon nicht mehr wie oft die diese wieder angepasst haben. Zur Zeit nutzen die alles um so zu tun als wären sie im Markt zurück.

Vega sollte erstmal in 14nm auf dem Markt kommen. Niemand kann sagen wieviel 7nm wirklich abwirft. Von Vega ist in 14nm weit und breit nichts zu sehen, als Pseudobilder einer Pro Version die irgendwann ab ende Ende Juni erhältlich sein soll, in welchen Stückzahlen ist vollkommen unbekannt.

Was Koduri hochgehalten hat, kann nur ein Eneeringsample gewesen sein, die Versorgungsstecker passen ja nicht mal richtig. Hier ist doch 7nm mehr Wunschgedanke als das man an solchen Präsentationen irgendwas festmachen kann. Man sollte erstmal abwarten was Vega wirklich kann. Fiji war auf dem Papier auch satt, in Wirklichkeit brachte das aufgeblasene Design dem Anwender nicht wirklich was.