AMD - Zen 2, 7nm, PCIe 4.0, 2019 (Matisse, Renoir, Castle Peak, Rome), Matisse-Refresh 2020 [Archiv] - Seite 2

Unicous

2018-04-26, 18:16:22

Ja gut, das kommt davon wenn man sich auf andere verlässt.:redface:

From the AMD Teleconference Lisa Su was asked about the confidence AMD has with TSMC as a supplier of the 7nm Epyc products. Lisa responded that AMD would use both TSMC and Global Foundries for it 7nm products and TSMC would go first. Lisa also said AMD has confidence in TSMC.
https://twitter.com/2901bitslice/status/989275561364082688

Im transcript steht davon natürlich nichts. :rolleyes:

https://seekingalpha.com/article/4165998-advanced-micro-devices-amd-q1-2018-results-earnings-call-transcript?source=nasdaq

So our foundry strategy is to use both TSMC and GLOBALFOUNDRIES on the first 7-nanometer product. We are using TSMC for that product and we have a very strong relationship with them. And so, we do see a good momentum on it from what we see, and I'm not concerned about capacity.

Der Typ behauptet im Übrigen noch Folgendes:

I have heard from other sources that GloFo will commence with 7nm Vega shortly after TSMC begins with 7nm Zen.
https://twitter.com/2901bitslice/status/989278522542714880

Kann er sich aber genauso gut ausgedacht haben.

y33H@

2018-04-26, 18:27:40

Hört's euch halt selbst an: https://edge.media-server.com/m6/p/6fina885#

Der Transkript ist korrekt, weder der Fragesteller noch Lisa erwähnen Epyc (siehe 38:38).

Zockerfrettchen

2018-04-28, 09:46:54

Was erwartet ihr denn Minimum von Zen2 gegenüber Zen+?
Ich schätze, das die Desktopmodelle nächsten April, also Anfang Q2 in den Handel kommen. Da Intel ja weiterhin Probleme mit der Chipfertigung hat, dürfte Ice Lake erst Q3 aufschlagen. Also hat AMD 3 Monate freies Feld und kann ordentlich absahnen nächstes Jahr ;-)

Sind folgende Erwartungen an Zen2-Desktop realistisch(gegenüber Zen+)?
+15% IPC
+20% Takt
+50% Kerne (12)

Alles als Untergrenze zu sehen....

Danke und Grüße,
Zockerfrettchen

M4xw0lf

2018-04-28, 09:57:46

IPC dürfte sich eher im einstelligen Prozentbereich verändern, 15% wären schon sehr viel.

robbitop

2018-04-28, 10:10:41

Eher 10-15% Takt und 10% IPC

Botcruscher

2018-04-28, 10:57:41

Bei den aktuellen Speichertests würde ich eher höher gehen. Zen hat in dem Bereich noch enorm Potential. Intel liegt bei der Latenz noch immer deutlich vorn.

reaperrr

2018-04-28, 18:47:06

Was erwartet ihr denn Minimum von Zen2 gegenüber Zen+?
Bin mir nicht 100% sicher, ob wir mit Ryzen 3000 schon 12 Kerne auf AM4 sehen werden. Der Nutzen von mehr als 8 Kernen ist halt in den meisten Desktop-Anwendungsbereichen doch noch ziemlich begrenzt, und man darf halt nicht vergessen, dass 50% mehr Kerne bei gleichem Takt/Spannung auch bis zu 50% mehr verbrauchen.
Soll heißen, Dinge wie Turbo, Power-Gating usw. müssten schon verdammt gut funktionieren, damit das z.B. in Spielen nicht eher Nachteile bringt.

Zur IPC, gegenüber SR (Zeppelin-B1) sind 15% mehr mMn auf jeden Fall drin, gegenüber PR wird's zumindest in Spielen schwer das hinzukriegen, weil vor allem die Latenzverbesserung des L2 doch recht viel gebracht hat und in dem Bereich jetzt keine große Reserve mehr ist.
Wobei ich es auch nicht ausschließen würde, denn Spiele würden z.B. auch von einem beschleunigten L3 profitieren, und dort ist definitiv noch gut Luft nach oben.
In Anwendungen erwarte ich aber zumindest teilweise größere Steigerungen, weil sicherlich Änderungen dabei sein werden, von denen einzelne Anwendungen überproportional stark profitieren.

Zum Takt, hier erwarte ich allein schon dank 7nm auf jeden Fall ca. 15% mehr (zumindest, was maximale Turbo-Taktraten angeht).

Zusammengefasst, ich erwarte von Matisse eine Steigerung von ca. 20-25% bei der Spiele- und 25-35% bei der sonstigen Anwendungs-Performance, bezogen auf 8-Kerner (die es ja sicher so oder so auch mit Matisse geben wird).

LadyWhirlwind

2018-04-28, 18:51:43

Bin mir nicht 100% sicher, ob wir mit Ryzen 3000 schon 12 Kerne auf AM4 sehen werden. Der Nutzen von mehr als 8 Kernen ist halt in den meisten Desktop-Anwendungsbereichen doch noch ziemlich begrenzt, und man darf halt nicht vergessen, dass 50% mehr Kerne bei gleichem Takt/Spannung auch bis zu 50% mehr verbrauchen.
Soll heißen, Dinge wie Turbo, Power-Gating usw. müssten schon verdammt gut funktionieren, damit das z.B. in Spielen nicht eher Nachteile bringt.
...

Ich könnte mir denken das AMD zwei CCX fertigen wird. Einen für den Desktop der hochtaktet mit 4 cores und einen für Server der 6 cores hat.

reaperrr

2018-04-28, 19:35:54

Ich könnte mir denken das AMD zwei CCX fertigen wird. Einen für den Desktop der hochtaktet mit 4 cores und einen für Server der 6 cores hat.
Im Server-Bereich ist die CCX-zu-CCX-Kommunikation nicht problematischer als im Desktop, es macht in dem Fall vom Aufwand her mehr Sinn, einfach 3 CCX zu verbauen (wobei gleich 4 vom Chip-Layout her einfacher wären...).

Ich glaube, AMD wird auch mit Zen2 nur einen einzigen Die verwenden.

Ich meinte das im vorigen Post auch eher so, dass sie evtl. im Desktop auf AM4 selbst beim Top-Modell nicht alle Kerne oder sogar nicht alle CCX des Chips aktivieren, dann könnten sie selbst fürs Top-Modell noch teildefekte Chips verwenden, was auch in Hinblick auf die anfangs wohl geringeren 7nm-Yields Sinn machen könnte.

Lehdro

2018-04-28, 20:36:39

Bin mir nicht 100% sicher, ob wir mit Ryzen 3000 schon 12 Kerne auf AM4 sehen werden.
6 Kern CCX macht schon Sinn, den kannst du super skalieren und verkaufen.

APU mit 6 Kernen + HT - der Traum. Gleichzeitig kannst du trotzdem für lowcost salvage 4 Kerner anbieten ohne was wegschmeissen zu müssen. Laptops sind ein wichtiges Schlachtfeld, ohne 6 Kerne kann AMD dort Intel nicht Paroli bieten!
12 Kerne um gegen Intels Mainstream 8 Kerne (CFL) anzutreten - Kernvorteil wie bei Ryzen 1 macht sich super in der Langlebigkeit. Mit dem intelligenten Boost musst du nichtmal auf Takt verzichten bei Games.
24 Kerne Threadripper - das wird Intel im HEDT vor ordentliche Probleme stellen, die sich nicht so einfach wie zuvor lösen können (evtl. neuer Sockel nötig von den ganz großen Xeons?).
Und im Serverbereich (EPYC) wünscht man sich eh immer mehr Kerne - ein ausgefeilterer Boost wird auch hier Schwachstellen vermeiden.

Und das alles mit einem einzigen CCX Basis Design. Durch 7nm hast du auch den Platz für 6 Kerne, das sollte also immer noch "billig" genug für APUs sein. Du bietest halt 3 Sachen:
- mehr Kerne als die Competition auf jedem Level
- Zukunftssicherheit durch viele Kerne auf jedem Level
- eine deutliche Aufrüstoption für derzeitige Besitzer der Plattform

robbitop

2018-04-29, 09:58:49

Mehr Kerne haben für Spiele keine Nachteile. Clock- und Powergating funktionieren seit rund 10 Jahren sehr sehr gut. Je nach Anwendung bekommen wenige Kerne mehr powerbudget führ höheren Takt oder mehr Kerne müssen es sich teilen (bringen dann aber auch mehr Leistung).
Beim Sprung von Kernzahlen gab es keine Reduktion der maximalen (boost) Taktrate und/oder der Spieleleistung in der Vergangenheit.
AMDs 8 Kerner boosten nicht weniger hoch als dessen 6 oder 4 Kerner. Bei CFL auch nicht.
Ich bin mir ziemlich sicher, dasss AMD 12C oder mehr liefern wird. Intel wird schließlich bald 8C liefern. Bis dato klappte es bei Ryzen sehr gut, ein paar Kerne mehr als Intel zu liefern. Bringt mehr Leistung (eventuelle Leistungslücken pro Kern Performance, die man stopfen kann) und gewinnt Kaufinteresse.

Bzgl CCX Skalierung. Bei einer 7nm APU kann man auch einfach 2x ccx drauftun. Das ist sicherlich einfacher. Zur Not deaktiviert man 2C. Power/Clockgating ginge auch. Je nach TDP Klasse kann man sie auch vollständig deaktivieren. Kein großes Problem imo.

Eine Vergrößerung der CCX resultiert auch in einer deutlichen Verkomplizierung des Interconnects der Kerne in einem CCX. Das kostet nicht nur Chipfläche sondern auch ab einem gewissen Punkt andere Einschnitte wie Energiebedarf und Latenz. Ich tippe darauf, dass AMD die ccx Größe ganz bewusst so gewählt hat. Mein tip ist, dass die mittelfristig gleich bleibt.
Für die Performance ist idr eher die IF problematisch (memory latency oder besonders die latenz zwischen mehreren dice). Da bringt es nur etwas Synthomlinderung, die ccx zu vergrößern bei gleichzeitiger Erzeugung anderer Nachteile.
Die IF zu optimieren wäre hier ggf. sinnvoller.

@ipc Steigerung
Müsste man imo fast differenzieren IMO:
Die IPC der mArch bleibt durch geringere Memorylatency gleich, wird aber in bestimmten Situationen durch diese (insbesondere Spiele - in Spielen wo die cachhitrate nicht so toll ist) limitiert.
CFL hat bei bei schnellem Speicher und Timingtuning 36-40ns Memorylatency. Ryzen 2 kommt hier bei gleichen Randbedingungen auf 55-60ns.
Bei gleicher Memorylatency verhält sich deren ipc in Spielen vermutlich etw ähnlich wie in Spielen und Anwendungen, bei denen die Memorylatency egal ist. 5-10% Differenz. In etwa.
Sobald Memorylatency Zen limitiert, wächst der Abstand.

Hat aber imo nichts mit der IPC der mArch zu tun sondern ist nur ein unschöner, aber schwierig zu vermeidender Bottleneck (fabric soll ja hoch skalierbar sein) im I/O des Prozessors.

Zu Zen 2 mArch. Für diese schätze ich isoliert etwa 10% mehr ipc. Sicher wird man beim konkreten Prozessor (ryzen 3xxx) die fabric und den imc weiter tunen, was bei out of the box Ergebnissen in Spielen mit obigem Bottleneck zu einer höheren Differenz führen kann.

amdfanuwe

2018-04-29, 14:33:35

ZEN 2 wird sicherlich einige Verbesserungen erfahren, aber in welche Richtung gehen die?
Die wichtigsten Geschäftsbereiche dürften Server und Mobile sein.
Da gehts doch haupsächlich um Perf/Watt.
Also mal nicht zu viel erwarten bezüglich SingleCore Leistung.

Im Mobile Bereich könnte ich mir gut eine 2CCX + GPU Lösung vorstellen.
Würde auch ausreichen um AM4 mit 8C16T zu bedienen.
Machen mehr Kerne auf AM4 überhaupt Sinn? Die Software kämpft ja aktuell noch damit, mehr als 4 Kerne auszulasten. Zudem gibt es TR.

Und die Gamer? Die könnten auf TR auswandern. Müßte nur TR Preislich attraktiver werden.
An AMDs stelle würde ich einen High Speed 2CCX mit doppeltem I/O andenken.
Gäbe günstige schnelle Single Chip TR. 8C16T dürften auch 2019/2020 noch für Gamer interessant sein. Zudem hat man einen Upgradepfad auf schnelle 16C32T 2 Chip TR.

Für Server sind Kerne interessant, dort dann also 4CCX auf einem Chip.

Veilleicht sehen wir also 2 Designs mit ZEN2.
Einmal optimiert auf Perf/Watt für Mobile, Desktop Mainstream und Server many Core,
einmal optimiert auf High Speed für Entusiast, Workstation und Server High Speed.

johla

2018-05-16, 17:54:56

Kommen mit Zen2 2019 auch neue Laptop-Ryzens?

mboeller

2018-05-16, 18:27:51

ja, aber sehr wahrscheinlich 1/2 Jahr später, wie schon beim Zen (April 2017 -> Nov 2017)

johla

2018-05-16, 18:33:30

Weiß man schon etwas über die integrierte GPU?

reaperrr

2018-05-16, 18:54:21

Weiß man schon etwas über die integrierte GPU?
Kurz und knapp: Nein.
Von der zeitlichen Abfolge (wahrscheinlicher Release Ende 2019/Anfang 2020) kann man wohl mindestens Navi als Architektur erwarten, aber das war's auch schon, denn über Navi selbst wissen wir ja auch noch quasi nichts.

Unicous

2018-05-18, 01:35:17

btw.

Lisa Su hat laut Reddit bei einer Konferenz von JP Morgan (am 15. Mai) gesagt, sie wissen noch nicht welche Foundry für Zen@7nm genutzt wird.:wink:

Not specifically disclose which fab will be used, but will use both GF or TSMC based on their readiness

https://www.reddit.com/r/AMD_Stock/comments/8jl0fn/amd_at_46th_annual_jp_morgan_global_technology/

Screemer

2018-05-18, 02:10:09

StefanV

2018-05-18, 02:12:54

Hieß es nicht immer, dass man beim Design von solch komplexen Chips schon gewisse Regeln der fabs berücksichtigen müsste? Wie kann ich dann mit so wenig vorlauf noch unterschiedliche Fertiger in Betracht ziehen?
Ja, im Prinzip schon, weswegen das mehr oder minder dann ein Redesign sein wird.

Unicous

2018-05-18, 02:28:36

Das sind dann zwei unterschiedliche Chips, aber sie unterscheiden sich nicht grundlegend. Die design rules zwingen dann eben zu größeren Änderungen.

Der Vergleich hinkt zwar etwas, aber bei Zen hat man wohl die ersten Testchips auch bei Samsung fertigen lassen und dann auf GF portiert. Da GF nicht dieselben Tools wie Samsung nutzt, musste auch hier angepasst werden, wenn auch in kleinen Maßstab als es bei TSMC und GF der Fall wäre.

Es ist alles eine Frage des Volumens und der Kosten.

Kann AMD es sich leisten bei zwei Foundries produzieren zu lassen? Vor ein paar Jahren hätte ich das noch mit Nein beantwortet. Seit 2017 würde ich das mit einem Ja beantworten. :wink:

Braucht AMD das Volumen, dass GF und TSMC bieten? Auch hier hätte ich es bis 2016 mit einem klaren Nein beantwortet. Da Zen aber ein Erfolgsprodukt ist, und der Refresh gelungen ist, steigt die Nachfrage und GF kann das mit einer Fab auf Dauer einfach nicht stemmen. (Vorausgesetzt der Erfolg hält an).

Hübie

2018-05-18, 07:43:54

Das wird doch irgendwo auch aus der "Not" heraus kommen, wenn man feststellt, dass die Kapazitäten nicht reichen, weil einerseits die Volumen, gemäß Vorhersage, hoch ausfallen könnten und andererseits die Produktionskapazität knapp ist.

StefanV

2018-05-18, 08:07:54

man kann die Chips auch in anderen Segmenten verkaufen.
z.B. wenn das TSMC Design sich 10% höher takten lässt als das GF Design, könnte man die eher im High End anbieten.
Wenn man dafür die GF Chips eher auf Effizienz optimiert, wird das ganze dann auch für NBs aber auch Server (EPYC) Interessant.

Win-Win.

fondness

2018-05-18, 08:50:01

Hieß es nicht immer, dass man beim Design von solch komplexen Chips schon gewisse Regeln der fabs berücksichtig werden müssen? Wie kann ich dann mit so wenig vorlauf noch unterschiedliche Fertiger in Betracht ziehen?

Natürlich kann man das nicht so schnell ändern. Das heißt automatisch, dass es ein Tapeout sowohl bei GF als auch bei TSMC gab.

Nightspider

2018-05-18, 09:00:01

*träumt von einer 4C Zen2+Vega Lösung von TSMC in 7nm mit ~100mm² für schnelle Laptops*

BoMbY

2018-05-18, 09:10:33

AMD wird die CPUs nicht bei zwei Herstellern, auf zwei unterschiedlichen Prozessen, produzieren, und CPUs werden sicher nicht bei TSMC laufen. Aber das Thema hatten wir ja schon 100x. APUs vielleicht, sofern es überhaupt noch echte iGPUs geben wird, aber am wahrscheinlichsten immer noch GPUs, oder Semi-Custom-Kram. Die wahrscheinlich für Double-Sourcing für einzelne Chips ist ebenfalls immer noch extrem gering.

Piefkee

2018-05-18, 09:28:20

https://www.reddit.com/r/Amd/comments/8k82e3/sounds_like_ryzen_7nm_will_be_2h_2019/

- 7nm will be made by both TSMC and GF

- TSMC will be first with Radeon Instinct

- they are sampling to customers 7nm Radeon Instinct and EPYC in 2018

- Instinct and EPYC will be the first products launched on 7nm in 2019

- she said the decision to launch EPYC before Ryzen is because Ryzen just had an update while EPYC did not and they felt it made more sense to launch EPYC first

- she would not give timeframe of Ryzen 7nm other than to say 2019

- she said it was undecided which foundry would be making Ryzen 7nm.

- i get the sense that while she is confident in TSMC 7nm it is not clear that GF 7nm is ready *

- they seems to be rolling product out based on the fact that 7nm production would be lower in the beginning as they work out issues with the new process. the lowest demand products would be Instinct and EPYC. so its about making sure demand does not outstrip supply. *

- i got the clear sense that Ryzen would be a 2H 2019 timeframe. i just didnt get the warm and fuzzies about GFs 7nm. there seems to still be work to do there. i guess if GF cannot do it then hopefully TSMC will have the capacity to produce them.

Hmm...Liest sich wirklich so als würde AMD für Vega und Epyc2 auf TSMC setzen und Ryzen wird von GloFo gemacht. Heißt es gibt 2 verschiedene Chips??? 6-CCX und einen 8-CCX?

Nightspider

2018-05-18, 09:35:11

Wie groß wird eigentlich einer der 4 Chips in 7nm sein, mit 12 oder 16 Kernen?

Bzw. wie groß war ein Ryzen Chip?

Ein schneller Epyc 2 bringt dann natürlich auch schnell viel Geld in die Kassen und man könnte an Intel leistungsmäßig vorbeiziehen, mit Glück.

StefanV

2018-05-18, 09:41:56

AMD wird die CPUs nicht bei zwei Herstellern, auf zwei unterschiedlichen Prozessen, produzieren, und CPUs werden sicher nicht bei TSMC laufen.
Liest denn keiner, was ich schreibe???

Wenn GF nicht in die Hufe kommt und das schon angekündigt hat, ist es dämlich für AMD, den Chip nicht bei zwei Fertigern zu machen. Denn die unsäglichen Verspätungen haben denen schon den Bulldozer verhagelt.
Denn die Verspätungen kosten am Ende mehr als ein zweites Design.

Das ist etwas, dass du nicht vergessen darfst.

Piefkee

2018-05-18, 09:42:18

Wie groß wird eigentlich einer der 4 Chips in 7nm sein, mit 12 oder 16 Kernen?

Bzw. wie groß war ein Ryzen Chip?

https://fuse.wikichip.org/news/641/iedm-2017-globalfoundries-7nm-process-cobalt-euv/

- 2.8x routed logic density over their 14nm
- SRAM --> GF reported over 2.3x improvement in array density. Similarly, they also reported 2x in array speed performance.

For chips that make use of large caches, GF can have a significant lead over Intel. Back in October Canard PC Hardware made the bold claim that AMD’s 7nm-based Zen 2 will feature 64 cores and a whopping 256 MiB of L3 cache (or 16 cores and 64 MiB of L3 per die if they still use quad-chiplets). For this kind of application, AMD will have significantly denser chips.

Ryzen 1 Die-Size = 192 mm^2
Ryzen 2 Die-Size ca. 220mm^2 (16-Core)

Nightspider

2018-05-18, 10:10:34

Danke :)

fondness

2018-05-18, 10:24:32

https://www.reddit.com/r/Amd/comments/8k82e3/sounds_like_ryzen_7nm_will_be_2h_2019/

Hmm...Liest sich wirklich so als würde AMD für Vega und Epyc2 auf TSMC setzen und Ryzen wird von GloFo gemacht. Heißt es gibt 2 verschiedene Chips??? 6-CCX und einen 8-CCX?

Why not? Wurde ja schon länger spekuliert. Dann hätte man 12C für AM4 und 6C oder 8C für die APU (je nach CCX das man verwendet). Dazu bis zu 32C für TR4 und 64C für EPYC. Dafür bräuchte es dann halt drei Dies statt bisher deren zwei. Dafür würde man beim 12C auch jede Menge I/O sparen ohne den ganzen Server-Kram und mit nur 24 statt 32 PCIe.

EPYC-Die:
- 16C (2 x 8 Core CCX)
- Infinity Fabric für bis zu 4 C per Socket
- 32 PCIe4.0 (bestätigt für EPYC)
- xGMI für schnelle Verbindung Richtung GPU
- TSMC 7nm
-> Daraus macht man bis zu 64C EPYC und bis zu 32C TR4 High-End-Desktop plus die High-End APU mit Vega20.

Ryzen Die:
- 12C (2x 6 Core CCX)
- keine Infinity Fabric
- 24 PCIe3.0
- GF 7nm
-> AM4 Mainstream

Ryzen APU:
- 6C APU oder 8 Core APU (kann man dann eigentlich frei wählen)
- keine Infinity Fabric
- 16 PCIe3.0
- Navi iGPU
- GF 7nm
-> AM4 Mainstream und Lowend

AffenJack

2018-05-18, 10:29:21

@fondness

Gute Idee, so könnte es wirklich sein. Dass AMD nämlich die Kosten auf sich nimmt einfach den gleichen Chip zu Dual-Sourcen ist einfach unwahrscheinlich. Bis auf Apple hat das bisher eigentlich nie ein Hersteller gemacht, da die Designkosten zu hoch sind. Allerdings würde ich dann eher an weiterhin 8 Core beim Ryzen Die glauben. Der Epyc Die könnte im höheren Preisbereich auch als Ryzen kommen und dann 12-16 Core abdecken. Darunter weiterhin Ryzen mit 8 Kernen. Das würde auf jeden Fall gute Margen ergeben und Intel bringt außer ihrem 14nm 8 Core ja eh nix mit vielen Cores. 12 Kerne würde ich dann erst mit Zen3 erwarten.

Nightspider

2018-05-18, 10:40:00

PCIe 4.0 wäre aber schon nice für den Desktop, auch wenn die Produkte dafür wohl frühestens 2020 ankommen.

fondness

2018-05-18, 10:41:54

Allerdings würde ich dann eher an weiterhin 8 Core beim Ryzen Die glauben. Den Epyc Die könnte man für Threadripper zum 6 Core beschneiden, irgendwo muss ja der Abfall hin. Darunter weiterhin Ryzen mit 8 Kernen. Das würde auf jeden Fall gute Margen ergeben und Intel bringt außer ihrem 14nm 8 Core ja eh nix mit vielen Cores. 12 Kerne würde ich dann erst mit Zen3 erwarten.

Glaube ich nicht. 7nm ist ein Full-Node Shrink und wenn das ganze I/O weg fällt wäre ein 12C Die selbst in 14nm bereits relativ klein.
Ich habe mich eher gefragt, ob nicht das Desktop-Die auch 16 Cores bekommt und die APu dann 8 Cores, dann braucht es nämlich nur einen CCX-Größe. Intel bringt immerhin auch eine APU mit 8 Cores dieses Jahr.

SKYNET

2018-05-18, 10:47:42

Allerdings würde ich dann eher an weiterhin 8 Core beim Ryzen Die glauben.

ich wäre mir da nicht so sicher... evtl. hat AMD schon den 10C/20T fertig in zen+ und wartet nur auf intels 8C/12T um den als 2800X raus zu schieben. das würde auch erklären warum der 2700X den 1800X ersetzt hat, weil 8C/16T für beide, da bringt ein wenig mehr takt nix mehr, zumal der 2700X ja eh schon bis min. 4150MHz AC boostet wenn die kühlung stimmt.

unl34shed

2018-05-18, 10:54:15

Ryzen APU:
- 6C APU oder 8 Core APU (kann man dann eigentlich frei wählen)
- keine Infinity Fabric
- 16 PCIe3.0
- Navi iGPU
- GF 7nm
-> AM4 Mainstream und Lowend

Würde sich nicht sogar eine externe GPU anbieten? Davon dann zwei/drei verschiedene Optionen vie Infinity Fabric angebunden, mit 4CU gegen Pentium und Atom, 8-12CU Mainstream und ggf. noch sowas wie Kaby G. Wäre das super skalierbar und böte ein komplettes Line Up für Notebooks und Office PCs.

AffenJack

2018-05-18, 10:55:25

Glaube ich nicht. 7nm ist ein Full-Node Shrink und wenn das ganze I/O weg fällt wäre ein 12C Die selbst in 14nm bereits relativ klein.
Ich habe mich eher gefragt, ob nicht das Desktop-Die auch 16 Cores bekommt und die APu dann 8 Cores, dann braucht es nämlich nur einen CCX-Größe. Intel bringt immerhin auch eine APU mit 8 Cores dieses Jahr.

Dafür hätte man noch immer den Epyc Die mit dann 16 Cores und 12 Cores als Abfall. Der große Die für 250-500€ plus Epyc. Der kleine Die für alles unter 250€. AMD will seine Margen in den nächsten Jahren auch ein gutes Stück erhöhen und 2 Die wäre perfekt dafür. Intels 4 Kerner sind ja auch nur 123 mm² groß gerade. Da hätte AMD in 7nm einen vergleichbaren, günstig herzustellenden Chip. Man verkauft schließlich sowieso bis Ryzen R3 1200 hinunter CPUs ohne Grafik.

Brillus

2018-05-18, 13:18:13

Why not? Wurde ja schon länger spekuliert. Dann hätte man 12C für AM4 und 6C oder 8C für die APU (je nach CCX das man verwendet). Dazu bis zu 32C für TR4 und 64C für EPYC. Dafür bräuchte es dann halt drei Dies statt bisher deren zwei. Dafür würde man beim 12C auch jede Menge I/O sparen ohne den ganzen Server-Kram und mit nur 24 statt 32 PCIe.

EPYC-Die:
- 16C (2 x 8 Core CCX)
- Infinity Fabric für bis zu 4 C per Socket
- 32 PCIe4.0 (bestätigt für EPYC)
- xGMI für schnelle Verbindung Richtung GPU
- TSMC 7nm
-> Daraus macht man bis zu 64C EPYC und bis zu 32C TR4 High-End-Desktop plus die High-End APU mit Vega20.

Ryzen Die:
- 12C (2x 6 Core CCX)
- keine Infinity Fabric
- 24 PCIe3.0
- GF 7nm
-> AM4 Mainstream

Ryzen APU:
- 6C APU oder 8 Core APU (kann man dann eigentlich frei wählen)
- keine Infinity Fabric
- 16 PCIe3.0
- Navi iGPU
- GF 7nm
-> AM4 Mainstream und Lowend

Hört sich relative gut an nur würde ich auf weiterhin 4er CcX tippen also 8 Core apu, 12core ryzen 16 Core top die.

fondness

2018-05-18, 13:21:03

Hört sich relative gut an nur würde ich auf weiterhin 4er CcX tippen also 8 Core apu, 12core ryzen 16 Core top die.

Ich nicht, zumindest nicht für das Server-Die. Nur wenn es bei 2 CCX pro Die bleibt, ist weiter die aktuelle Kommunikation mit 4 Cores pro Socket und zwei Socket pro Board möglich. 4 CCX pro Die würden eine quadratische Steigerung der Verdrahtungskomplexität bedeuten, weil jedes CCX mit jedem anderen auch über Socket-Grenzen hinweg kommunizieren muss - und das idealerweise single hop.

Zockerfrettchen

2018-05-18, 15:15:20

Ich kann mir irgendwie nicht vorstellen, dass AMD CPUs bei TSMC fertigen lässt. Das würde den Vorteil der IF doch untergraben. Ich denke man landet bei 12 Kernen für Ryzen. Ich gehe aber davon aus das die Kerne etwas "fetter" werden ;-) Das GF nicht on Track sein soll wäre auf jeden Fall neu... Er schreibt aber auch nur davon dass er das Gefüh hat... Ich glaube ehrlich gesagt dass hier Märchen verbreitet werden.
Vega 20 erwarte ich Ende Q4-Anfang Q1, Epyc in Q1, Highend Ryzen in Q2 (April so wie die letzten launches), Ende Q2/Anfang Q3 dann Ryzen Midrange und Threadripper Ende Q3/Anfang Q4. Q4 dann die APUs in 7nm.
Ich denke Ryzen/Epyc wird GF 7nm, Grafik + APUs wird komplett TSMC 7nm.
Alles ähnlich wie bei den letzten Launches (Ryzen und auch Ryzen+). Eine Abkehr dieses Vorgehens ist mir nicht ersichtlich. Und übrigens, dies erklärt auch warum Lisa nicht gesagt hat wann genau Ryzen in 2019 gelaunched wird. Zen 2 wird nach und nach ins Portfolio einfließen, und zwar von Highend abwärts, da hier die Margen höher sind und zudem die Stückzahlen geringer, was gerade bei einem neuen Prozess wichtig ist. Die Masse wird erst nach einigen weiteren Quartalen bedient, wenn die Fertigung ausgereifter ist, zwei Fliegen mit einer Klappe also ;-)

Ich lasse mich natürlich gerne eines besseren belehren....

Brillus

2018-05-18, 18:41:42

Ich nicht, zumindest nicht für das Server-Die. Nur wenn es bei 2 CCX pro Die bleibt, ist weiter die aktuelle Kommunikation mit 4 Cores pro Socket und zwei Socket pro Board möglich. 4 CCX pro Die würden eine quadratische Steigerung der Verdrahtungskomplexität bedeuten, weil jedes CCX mit jedem anderen auch über Socket-Grenzen hinweg kommunizieren muss - und das idealerweise single hop.

Gerade das es nicht single Hop sein muss und Verdrahtung im Rahmen bleiben kann ist der Sinn eines NoCs wie IF. Und gerade bei CXX mit 8 cores hast du richtig starken Anstieg bezüglich Verdrahtung weil die fully connected sind und auch von symmetrischen Gesichtspunkt her Recht blöd ist.

fondness

2018-05-18, 18:50:10

Gerade das es nicht single Hop sein muss und Verdrahtung im Rahmen bleiben kann ist der Sinn eines NoCs wie IF. Und gerade bei CXX mit 8 cores hast du richtig starken Anstieg bezüglich Verdrahtung weil die fully connected sind und auch von symmetrischen Gesichtspunkt her Recht blöd ist.

Wenn du stark unterschiedliche Latenzen zwischen den Cores hast, dann darfst du einen EPYC Dual-Socket System programmieren wie ein verteiltes System. Viel Spaß dabei, ich würde mir sowas nicht kaufen. Der aktuelle Ansatz garantiert kurze Latenzen auch zum Nachbarsockel, man hat also kaum Nachteile durch die getrennten Dies und profitiert gleichzeitig voll von den Vorteilen. Aber wir werden sehen was für AMD den größeren Nachteil darstellt. Ich glaube, dass ein größeres CCX der bessere Kompromiss wäre als 4 Dies mit je 4 CCX bei 2 Sockel adäquat zu verbinden. Das ist schon bei 2 CCX pro Die komplex genug. Ein größeres CCX würde daran gar nichts ändern, den höheren Bandbreitenbedarf kann man schon alleine dank PCIe4.0 ausgleichen.

Brillus

2018-05-18, 18:52:53

Ich kann mir irgendwie nicht vorstellen, dass AMD CPUs bei TSMC fertigen lässt. Das würde den Vorteil der IF doch untergraben. Ich denke man landet bei 12 Kernen für Ryzen. Ich gehe aber davon aus das die Kerne etwas "fetter" werden ;-) Das GF nicht on Track sein soll wäre auf jeden Fall neu... Er schreibt aber auch nur davon dass er das Gefüh hat... Ich glaube ehrlich gesagt dass hier Märchen verbreitet werden.

Sorry wegen dopple Post aber mobile kann man nicht mehrere Beiträge zum zitieren auswählen.

Naja der IF Vorteil ist erstmal das man für große CPUs den yield verbessert. Ein reiner consumer mit weniger Pcie Landes und ohne raus geleiteter IF kann sich schon eine zusätzliche Maske rechnen, insbesondere wenn man auch noch Core Anzahl reduziert. Da ist halt die Frage Fix Kosten für weitere Maske + Evaluierung vs. Stückkosten. Und hier wird immer von aktuell 2 dies für APU , Ryzen, Threadripper und Epcy gesprochen, was aber falsch ist, es sind aktuell schon 4 ( anfänglich 3 )da Epcy ein eigenes Stepping hat.

amdfanuwe

2018-05-19, 15:20:26

Schätze mal, Threadripper wird nächstes Jahr AMDs Gaming und Entusiasten Platform.
Für mehr Cores besteht für AM4 daher kein Bedarf.
AM4 wäre daher mit einer APU mit 2CCX also 8C16T gut bedient.
Ob AMD weiterhin die APU als single Chip entwickelt oder die Richtung wie Intel geht, bleibt die Frage. Dürfte eigentlich kein Problem sein bei VEGA Mobile noch eine CPU mit auf den Interposer zu setzen, vielleicht schon eine Lösung für Ende des Jahres als RR Nachfolger.
Interessant würde es dann, wenn die CPU auch ihre Daten im 8GB HBM halten könnte und kein weiterer Speicher nötig würde, praktisch schon ein single Chip Computer.

Für Server sind die 16C32T Chips eigentlich schon gesetzt. Ob jetzt 4 x 4CCX oder 2 x 8 CCX ist eigentlich Wumpe für den Anwender.

AMD muß aber auch sehen, dass sie für Server und Threadripper billiger werden.
Da könnte ich mir ein 8C16T mit doppeltem IO vorstellen.
Gäbe single Chip Threadripper und dual Chip EPYCs.

Loeschzwerg

2018-05-19, 15:39:38

Warum sollte AMD auf unterschiedliche CCX Größen setzen (6C und 8C)? Das ist doch unsinnig teuer in der Entwicklung. Eher 8C pro CCX. AM4 bleibt bei 8C (mehr ist nicht notwendig und man würde sonst TR4 schröpfen), das macht die Plattform schön billig und man kann den Markt noch besser erreichen.

8C und mehr sind dann TR4 im HEDT bzw. SP3 für Server.

Dürfte eigentlich kein Problem sein bei VEGA Mobile noch eine CPU mit auf den Interposer zu setzen, vielleicht schon eine Lösung für Ende des Jahres als RR Nachfolger.

Aktuell sicher noch zu teuer für den klassischen Bereich der APUs.

amdfanuwe

2018-05-19, 16:08:36

Aktuell sicher noch zu teuer für den klassischen Bereich der APUs.
Ende des Jahres muß ein RR Nachfolger her. Da Intel für Mobile schon 6C auffährt, müßte AMD da mitziehen.
Einen 8C16T PR mit auf den Mobile Interposer, schon hätte AMD etwas konkurrenzfähiges zu Intels MCM.
Für billige Sachen könnte man erstmal RR weiterlaufen lassen.

amdfanuwe

2018-05-19, 16:12:23

Bei allen Überlegungen sollte man an die Industrie denken: Billiger, kleiner, effizienter.
Das ein paar Gamer nach max Single Thread Leistung schreien, interessiert da kaum.

Loeschzwerg

2018-05-19, 16:13:04

Der Interposer macht den ganzen Träger zu hoch für schlanke Notebooks und zusätzlich zu teuer. Wo soll der Markt für so eine Lösung sein?

Mit den Intel 6C "APUs" im Mobile Bereich muss AMD vorerst nicht mithalten, dafür könnte man ganz regulär PR + dGPU kombinieren. RR muss erst mal richtig im Mobile Markt ankommen, hier hat AMD viel eher ein Problem. Edit: Picasso als Nachfolger von RavenRidge wird ganz normal auf RR Technik setzen, es wird lediglich weiter optimiert (siehe Zen zu Zen+ z.B.).

YfOrU

2018-05-19, 17:14:43

Ende des Jahres muß ein RR Nachfolger her.

Ende 2018/Anfang 2019 ist für eine 7nm APU deutlich zu früh. Da Raven Ridge (Ryzen Mobile) dann aber bereits 1 Jahr alt ist dürfte es davor einen 14nm/12nm Refresh geben. Größere Änderungen oder mehr als 4C erwarte ich hier aber ehrlich gesagt nicht. Also ein ähnlicher Schritt wie SR zu PR.

Neue Designs wie Raven oder Summit Ridge haben inkl. Refresh normalerweise eine Laufzeit von mindestens zwei Jahren. Mit einer 7nm APU und mehr als 4C rechne ich daher nicht vor Ende 2019/Anfang 2020. Dafür spricht auch das die 7nm APU wieder nach der CPU (Matisse) kommt und der zeitliche Abstand ähnlich sein dürfte (SR - RR).

Im größten Marktsegment (15W CPU+IGP) sind 4C in absehbarer Zeit absolut ausreichend. Auch Intel wird hier sobald nicht mehr bringen können (vor Q3-Q4/2019). Potential für einen Refresh sollte es bei Raven Ridge (Effizienz, Verlustleistung im Leerlauf und maximale Frequenz) schon noch geben.

Gipsel

2018-05-19, 17:43:40

Ich kann mir irgendwie nicht vorstellen, dass AMD CPUs bei TSMC fertigen lässt. Das würde den Vorteil der IF doch untergraben.
Was hat die Foundry mit der Infinity Fabric zu tun?

==========================

Der Interposer macht den ganzen Träger zu hoch für schlanke Notebooks und zusätzlich zu teuer.Ein Interposer kann unter 0,1mm (100µm) dünn sein (die bei Vega sind etwa so dünn, es gibt aber auch welche mit nur 50µm oder gar nur 30µm). Das trägt nicht wesentlich zur Höhe des Packages bei. Falls das letzte Zehntel Millimeter Dicke wichtig ist, kann man auch ein dünneres Substrat oder auch abgedünnte Dies benutzen (z.B. nur 200µm oder noch dünner statt ~700µm), das bringt erheblich mehr als ein Interposer an Dicke kostet. Ein geeignetes Package mit Interposer und stacked RAM kann sogar dünner sein als beim Auflöten diskreter RAM-Chips.

Mal ein Beispiel für einen 50µm dünnen 300mm Wafer belichtet mit Strukturen für Si-Interposer (die einzelnen Interposer sind einfach noch nicht auseinandergesägt):

https://www.izm.fraunhofer.de/de/abteilungen/high_density_interconnectwaferlevelpackaging/leistungsangebot/bonding_thinning/_jcr_content/contentPar/sectioncomponent/sectionParsys/imagerow/imageComponent2/image.img.large.jpg/1464278419717_thinning2.jpg

Loeschzwerg

2018-05-19, 17:49:46

Wenn du das dann auch noch alles kostengünstig für den entsprechenden Markt herbekommst, dann will ich nichts gesagt haben :)

Skysnake

2018-05-19, 18:04:08

Wafer Thinning ist nicht mehr wirklich sooo teuer. Also wenn dus haben willst, dann machst du das auch. Gerade für Mobile. Da kannste die Mehrkosten gut weiterreichen

Loeschzwerg

2018-05-19, 18:08:38

Das sind ja alles nur die "Einzelteile". Zusammengebaut erachte ich die Sache für (noch) zu teuer um damit... ja Wen und Was denn überhaupt zu erreichen? Das sind doch Spielereien mit denen man aktuell nichts gewinnt.

Edit: Wenn da gleich zu Beginn ein großer Deal (z.B. eine Konsole mit entsprechendem Absatz) im Boot ist, dann noch am ehesten.

unl34shed

2018-05-19, 23:11:40

Bräuchte es überhaupt einen Interposer? Hat man bei Threadripper und Epyc ja auch nicht. Solange man keinen HBM nutzt, sollte man es mMn nicht brauchen.

amdfanuwe

2018-05-19, 23:54:18

Edit: Wenn da gleich zu Beginn ein großer Deal (z.B. eine Konsole mit entsprechendem Absatz) im Boot ist, dann noch am ehesten.

Es geht um Mobile Chips. Gegen den Mobile Markt für teure Thin Laptops sind das was AMD aktuell mit CPU, GPU und Consolen verdient Kinderkram.

Intel machte letztes Quartal mit Notebook Chips ca $ 4 Mrd, OEM und Desktop jeweils $ 2 Mrd, mit Server CPU ca. $ 4 Mrd.

AMD machte $ 1,6 Mrd Umsatz alles zusammen. Da bringen die Konsolen etwa $ 0,5 Mrd Umsatz bei geringer Gewinnmarge.

Jetzt hat AMD mit Ryzen Mobile vergleichbare Prozessorleistung und wesentlich bessere Grafik als Intel. Intel schiebt mal eben 6Core und ein MCM mit AMD GPU in den Markt.
Die 6 Core hätte ich gerne vor 2 Jahren gehabt, als auf den BüroEntwicklerLaptops bei mehreren virtuellen Maschinen trotz 16GB 8C16T doch schon in die Knie gingen.
Als Programmierer habe ich die letzten 10 Jahre bei verschiedenen Kunden nur noch Laptops für die Entwicklung bekommen.

Das MCM ist das kleinste, was aktuell in der Leistungsklasse zu bekommen ist. Zudem vereinfacht es das Boardlayout, da keine GPU mehr mit aufgelötet werden muß. Saudünn ist es auch noch.
Vergleichbares kann man auch mit AMDs Radeon Mobile erreichen. Durch HBM wenig Platzbedarf und genauso dünn, trotz Interposer, wie die Intel Lösung.
Sind bei AMD aber immer noch 2 Chips zu verlöten.

Also Lösung für AMD: Beim Radeon Mobile noch eine CPU mit auf den Interposer und man hat vergleichbares wie Intels MCM oder eine APU mit HBM.

Übrigens sind in Büros schnelle Laptops gefragt, sonst fangen die schlecht programmierten Excel Macos an zu ruckeln. Hatte ich auch ein Beispiel in der Praxis. Mein Chef war happy nachdem ich sein Cheet optimiert hatte und es flüssig lief (Bildschirmaktualisierung bei Neuberechnungsstart ausgeschaltet und erst nach aktualisierung aller Zellen wieder eingeschaltet. Bringt bei größeren Tabellen enorm was).

Loeschzwerg

2018-05-20, 09:13:23

Bräuchte es überhaupt einen Interposer? Hat man bei Threadripper und Epyc ja auch nicht. Solange man keinen HBM nutzt, sollte man es mMn nicht brauchen.

Korrekt, aber dann hat man doch im Grunde nichts gewonnen, außer dass man einen neuen BGA Sockel validieren muss.

Es geht um Mobile Chips. Gegen den Mobile Markt für teure Thin Laptops sind das was AMD aktuell mit CPU, GPU und Consolen verdient Kinderkram.

Es geht darum überhaupt erst mal einen Abnehmer für diese Chips/Lösung zu haben und das hättest du mit dem beispielhaften Konsolendeal. Dieser würde immerhin einen Teil der Entwicklungskosten wieder einfahren und man könnte mit einem halbwegs konstanten Geldfluss rechnen.

Deine Rechnung setzt voraus das a) AMD schon gut im Mobile Markt vertreten ist und b) derlei Lösungen auch wirklich großartig gefragt sind.

zu a) Wie viele Notebooks mit RR gibt es aktuell zu kaufen? Leider nicht wirklich viele und dann willst du mit einer Nischenlösung die OEMs zur Entwicklung von entsprechenden Geräten gewinnen, wo es doch schon schwer genug ist überhaupt AMD Chips eben jenen schmackhaft zu machen.
Wenn AMD da dran bleibt wird sich die Gewichtung am Markt ändern, aber das braucht einfach noch seine Zeit.

zu b) Selbst Intel mit KBL-G kann nur zwei/drei entsprechende Geräte vorweisen, tut sich also ebenso hart in diesem Bereich.
Für relativ wenig Aufpreis ist man im DTR Bereich der ordentlich mehr Leistung liefert und dort ist AMD schon vertreten (CPU + dGPU).

---

Du willst also wichtige Ressourcen für ein Produkt verballern, dessen aktuelle Marktchancen mehr als nur fragwürdig sind. Sicher dass du ein AMD-Fan bist? :D

Die Idee ist ja wirklich nett und es ist gut möglich dass wir derartiges in Zukunft sehen werden, aber für 2019/2020 ist das zu früh.

Tru

2018-05-20, 18:21:51

https://fuse.wikichip.org/news/641/iedm-2017-globalfoundries-7nm-process-cobalt-euv/

Ryzen 1 Die-Size = 192 mm^2
Ryzen 2 Die-Size ca. 220mm^2 (16-Core)
Laut AMD misst ein Zeppelin-Die 213 mm^2.

unl34shed

2018-05-20, 20:08:16

Korrekt, aber dann hat man doch im Grunde nichts gewonnen, außer dass man einen neuen BGA Sockel validieren muss.

Man hast zwei Mini Dice, die sich mit höherer Yield fertigen lassen.
Man kannst den CPU Die mit mehreren GPUs kombinieren um zum Beispiel auch eine Pentium Konkurrenten zu bauen, bist also nicht an die "große" GPU aktueller APUs gebunden.

Loeschzwerg

2018-05-21, 17:40:54

Für dieses Segment hat AMD eigentlich einen 2C+3CU DIE mit dem Namen Banded Kestrel.

unl34shed

2018-05-21, 18:55:54

Gibt es die APU überhaupt schon/noch?
Via Google konnte ich sie nur in einer Roadmap vom Q1 2016 finden als Konzept, danach nicht mehr.

Scheint aber auch damals eher auf Thinclients und Slotmachines abzuzielen.

amdfanuwe

2018-05-22, 15:16:45

Banded Kestrel ist die Bezeichnung für den embedded Bereich. Dürfte ein kastrierter RavenRidge sein, wie der 2200U.
https://www.amd.com/de/products/apu/amd-ryzen-3-2200u
Die 28nm sind auch bei den anderen U Modellen angegeben, wöhl ein systematischer Fehler.

HOT

2018-05-22, 15:56:40

Kestrel könnte auch ein eigens Die sein, da mal das recht lange einsetzen kann. Aber man wird das sicherlich lieber in 12nm produzieren, damit es kosteneffizienter ist auf lange Sicht.

amdfanuwe

2018-05-24, 12:50:36

Kestrel könnte auch ein eigens Die sein,
Denk ich mal nicht, da die Stückzahlen dafür zu gering sind.
Wenn der RavenRidge ausläuft bleiben da noch genug auf Lager um den embedded Bereich noch die nächsten 10 Jahre zu beliefern.

Pirx

2018-05-24, 13:21:42

Warum sollte es keine große Nachfrage nach Chips im <= 5W-Bereich geben? Damit wären dann wunderbare lüfterlose Notebooks mit allen aktuellen Features und laaangen Akkulaufzeiten möglich. Aber sowas ist anscheinend nicht gewollt? edit: urgs Threadthema? sry;(

Brillus

2018-05-24, 15:16:37

Denk ich mal nicht, da die Stückzahlen dafür zu gering sind.
Wenn der RavenRidge ausläuft bleiben da noch genug auf Lager um den embedded Bereich noch die nächsten 10 Jahre zu beliefern.

Dir ist schon bekannt das AMD Marktführer bei Thin-clients ist. Ich erwarte schon noch einen kleinen Chip als Katzen Ersatz.

amdfanuwe

2018-05-24, 21:56:14

Dir ist schon bekannt das AMD Marktführer bei Thin-clients ist. Ich erwarte schon noch einen kleinen Chip als Katzen Ersatz.
Amd hat schon öfters Erwartungen enttäuscht.
Ist doch nur eine Kalkulationssache für AMD:
Entwicklungskosten, Herstellungskosten, Anzahl der Chips, erwarteter Gewinn über Laufzeit.
Dagegen weniger Verkäufe teildefekter RavenRidge, Personal muß dafür abgestellt werden, weniger Gewinn durch RavenRidge.

Lohnt sich das??
Thin Clients sind auch noch eine weile gut bedient mit Bristol Ridge. Wird das Lager mal leer.

Loeschzwerg

2018-05-25, 07:20:21

Es geht auch darum z.B. etwas gegen Atom und die kleinen Cores in der Hand zu haben (Notebooks, NUC-Klasse usw.). Hier könnte man richtig Masse absetzen.

Das ist zwar kein Geschäft mit großen Gewinnen (eher sogar eine Nullsumme), aber ist wichtig für Partnerschaften und darüber hinaus beiläufige Werbung für die Marke AMD :)

YfOrU

2018-05-25, 07:38:31

Lohnt sich das??
Thin Clients sind auch noch eine weile gut bedient mit Bristol Ridge. Wird das Lager mal leer.

Mit Stoney Ridge hat AMD hierfür (Entry und Embedded) eine separate, kleinere Variante von Bristol Ridge aufgelegt (2C+3CU).

Bristol und Raven Ridge sind dafür deutlich zu groß. Stoney Ridge hat aber genauso wie die noch immer verfügbaren Jaguar/Puma SoCs den Nachteil das es 28nm Designs sind. Im Kontext der Effizienz sehen die gegenüber aktuellen Atom SoCs kein Land mehr. Bezogen auf die Performance sieht es auch nicht besser aus. Weder gegenüber 4C Goldmont Plus noch 2C/4T KBL. AMD kann das kaum bis ~2020 (7nm APUs) aussitzen wenn man in diesen Segmenten aktiv bleiben will.

StefanV

2018-05-25, 07:40:30

Es geht auch darum z.B. etwas gegen Atom und die kleinen Cores in der Hand zu haben (Notebooks, NUC-Klasse usw.). Hier könnte man richtig Masse absetzen.
Und möglicherweise gibt es auch noch das hier:
https://hypebeast.com/2018/5/sony-portable-gaming-playstation-5

Loeschzwerg

2018-05-25, 07:50:40

Ahh, interessant :) Potential wäre da zumindest vorhanden.

HOT

2018-05-29, 07:38:46

http://www.pcgameshardware.de/AMD-Zen-Architektur-261795/News/Ryzen-3000-zwei-Dies-12-16-Kerne-1257266/
Sehr spannende Entwicklung und macht durchaus Sinn. Dann ist das 12-Kern-Die eine reine Consumer-Angelegenheit und dürfte ggü. dem 16-Kerner einiges abgespeckt haben. Man wird sich auf 24 PCIe-Lanes beschränkt haben und die üblichen Features von AM4 eingebaut haben, zudem natürlich einen IF-Link für die Threadripper-Variante. Dazu passt ja, dass TR3 eine neue Plattform erhalten soll (sicherlich sogar einen neuen Sockel). Das große Die wird dann sicherlich alle EPYC-Belange unterstützen. Mich würd mal interessieren, ob die beiden Dies dann bei verschiedenen Foundries vom Band laufen.

robbitop

2018-05-29, 08:35:24

Ich kann mir kaum vorstellen, dass AMD extra 2x Cores auflegt. Einen 16C und einen 12C, wo sie mit der "1 Kern für Alles" Strategie in 2017 und 2018 so erfolgreich waren. Ggf wird man IMO eher 4C deaktivieren als 2x Masken und Fertigungsstraßen zu betreiben.

Andererseits: AMD soll ja Matisse bei GF und TSMC bauen. Ggf. hängt das damit zusammen. Der eine baut den 12C und der andere den 16C.
IIRC will AMD @7nm den Professionellen Prozessor (Epyc / TR) ja vor dem Consumer Prozessor bringen. Könnte z.B. sein, dass eine Foundry (z.B TSMC @16C) besser im Zeitplan liegt als GF.
Zur Not könnte man dann, falls eine Foundry versagt, den Kern auch im jeweils anderen Produkt verbauen. Beim 16C deaktiviert man halt 4C. Beim 12C müsste man hingegen das Top-Tier Prodiukt verzögern. Andererseits wäre es IMO logischer beiden Foundries den gleichen Core zu geben. Würde mehr Flexibilität bringen...

HOT

2018-05-29, 08:46:31

Das ist eine exzellente Begründung und genau das wird auch der Grund für diese 2-Die-Strategie sein. Man wird das "Hauptprodukt" immer von 2 Foundries fertigen lassen wollen. Ich hab ja die Theorie, dass das bei Vega2 ähnlich laufen wird.

Der_Korken

2018-05-29, 08:52:21

HOT

2018-05-29, 08:58:25

Wieso soll das komisch sein? Man geht ja sicherlich auch von steigenden Marktanteilen aus. Und man will sich eben nicht mehr von nur einer Foundry abhängig sein.
Das Portfolio wird dann aber 2019 wie folgt aussehen:
12-Kern Zen2 (Matisse)
8-Kern-Zen2 (Matisse)
8-Kern Zen+ (PR)
6-Kern Zen+ (PR)
4 Kern Picasso
2-Kern Kestrel

später Anfang 2020 kommt dann ein 8-Kern Renoir dazu als APU, also
12-Kern Zen2 (Matisse)
8-Kern Zen2 (Matisse)
8-Kern Renoir
4-Kern Renoir
2-Kern Kestrel

Für EPYC basiert dann eben alles auf den 16-Kernern, genau wie jetzt alles auf den B2 basiert. Dann kommt der 16-Kerner und V20 eben von TSMC recht früh in 2019 und der Rest dann eben so Mitte 2019 von GloFo.

Das hat noch mehr Vorteile. Man wird den Profichips sicherlich gerne mit mehr Cache und evtl. anderer Cache-Struktur aufbauen, um AVX512 besser zu unterstützen. Das braucht man ja alles im Consumerchip gar nicht. Es wurden ja 64MB L3 pro CCX kolpotiert, das könnte für den Profichip zutreffen, ohne, dass es Matisse unnötig verteuern würde.

Piefkee

2018-05-29, 09:17:36

16 und 12 Kerne als extra Masken wäre schon komisch im Vergleich zur Zen 1 Strategie. Man bräuchte ja dann sogar noch einen dritten Die für die APUs. Vielleicht sind es aber auch 16 und 8 Kerne, wobei der 8-Kerner weniger PCIe-Lanes hat, dafür aber eine IGP. Somit würde man vom mobilen 15W-Modell bis zum 3600X den 8-Kern-Die verwenden und für Ryzen 7 einen abgespeckten 16-Kerner mit 12 Kernen ohne IGP.

Ich denke das AMD eh 2 Masken für GloFo und TSMC braucht. Sie hatten ja ZEN 2 Tape-Outs bei beiden. Ich denke man kann für unterschiedliche Prozesse nicht die selben Masken benutzen. Deshalb macht das alles schon Sinn16 Core bei TSMC und 12 Core GloFo.

Wenn man bedenkt das ZEN 2 Design schon länger fertig ist und EPYC als ersten erscheinen soll, kann dieser nur bei TSMC gefertigt werden.

Piefkee

2018-05-29, 14:50:29

https://www.eetimes.com/document.asp?_mc=RSS_EET_EDT&doc_id=1333326&page_number=2

Later this year, GF will use immersion steppers to tape out its first 7nm chip, an AMD processor.

GF made the size of its 7nm pitches and SRAM cells similar to those of TSMC to let designers like AMD use both foundries. AMD “will have more demand than we have capacity, so I have no issues with that,” he said of AMD using the Taiwan foundry.

Damit sollte alles klar sein oder?:biggrin::biggrin:
Die Zeichen für Zen 2 stehen wirklich extrem gut.

Nightspider

2018-05-29, 15:12:59

AMD könnte ziemlich hohe Preise für einen Server Prozessor mit 64 Kernen verlangen, da man deutlich vor Intel liegen würde.
Damit steigt natürlich auch die Marge und AMDs Gewinne werden nach oben schießen.

mboeller

2018-05-29, 15:18:55

https://www.eetimes.com/document.asp?_mc=RSS_EET_EDT&doc_id=1333326&page_number=2

vom Tape-out bis zum Release vergeht ca. 1 Jahr, oder?
SR hatte ja angeblich im März 2016 den Tape-out

Damit wäre GF mal wieder viel zu spät dran. Immersion ist ja die "normale" 7nm Technologie. EUV kommt dann noch mal min. 1 Jahr später.

Damit dürften die ersten 7nm AMD CPUs und APUs wirklich von TSMC kommen.

Zum Glück ist AMD nicht mehr an GF gebunden.

PS.: der Satz über die AMD CPU macht aber in dem Artikel nicht viel Sinn.

HOT

2018-05-29, 15:19:12

https://www.eetimes.com/document.asp?_mc=RSS_EET_EDT&doc_id=1333326&page_number=2

Damit sollte alles klar sein oder?:biggrin::biggrin:
Die Zeichen für Zen 2 stehen wirklich extrem gut.
Wobei das hört sich eher so an, als würde man beide Masken bei TSMC entwickeln und später rübershiften wenn GloFo genug Kapazität bereitstellen kann. Ansonsten hätte man sich ja den Aufwand ja sparen können. Alles in Allem ist das aber alles ein sehr schlechtes Zeichen für GloFos Prozessfertigstellung, dann wird das nämlich nix vor Herbst. AMD tat sehr gut daran, die Hauptentwicklung nach TSMC zu verlagern.

Piefkee

2018-05-29, 15:43:41

mboeller

2018-05-29, 16:30:18

Naja nicht unbedingt. Wenn Ryzen 3xxx im Q2 2019 startet finde ich das mehr als rechtzeitig :)

die kommen dann aber IMHO nicht von GF

Piefkee

2018-05-29, 16:47:39

die kommen dann aber IMHO nicht von GF

Q2 wird sportlich da hast du recht.
Ich denke Q2 wird für TSMC schon hinkommen und H2 dann GloFo.

Man muss auch bedenken TSMC erst im Mai die ersten 7nm Tape-Outs hatte. Wenn GloFo jetzt in 3 Monaten ebenfall 7nm Tape-Out hat dann passt das Zeitfenster.

Sie haben ja ehrlich zugegeben, dass sie es sich nicht leisten können einen Leading Process anzubieten, sondern lieber schnell zu den Leading Foundries aufschließen möchten :biggrin:

HOT

2018-05-29, 17:20:57

TSMC wird schon ab Mitte 2017 7nm-Tapeouts durchgeführt haben, eben ab da, wo die Risc-Produktion gestartet ist. AMD jedenfalls schrieb ja sogar offiziell, dass sie die 7nm-Tapeouts schon in 2017 durchführen. Damit werden alle TSMC-Chips gemeint gewesen sein.

robbitop

2018-05-29, 17:27:14

Wobei das hört sich eher so an, als würde man beide Masken bei TSMC entwickeln und später rübershiften wenn GloFo genug Kapazität bereitstellen kann. Ansonsten hätte man sich ja den Aufwand ja sparen können. Alles in Allem ist das aber alles ein sehr schlechtes Zeichen für GloFos Prozessfertigstellung, dann wird das nämlich nix vor Herbst. AMD tat sehr gut daran, die Hauptentwicklung nach TSMC zu verlagern.
GF hatte sich doch in einem vergangenen Interview vor einigen Wochen relativ pessimistisch in Bezug auf Bleeding Edge Prozessentwicklung geäußert. Anscheinend hat man dort die finanziellen Mittel seitens Investors (Arabischer Teilhaber?) gedrosselt. Kommt also nicht ganz unerwartet.

edit: siehe Posting von Piefke

Gipsel

2018-05-29, 17:42:50

Wobei das hört sich eher so an, als würde man beide Masken bei TSMC entwickeln und später rübershiften wenn GloFo genug Kapazität bereitstellen kann.Anderer Prozeß bedeutet praktisch zwingend ein anderes Maskenset. Das geht heutzutage gar nicht mehr anders.
Ausnahmen wären kleine Tweaks an einem bestehenden Prozeß, der dadurch aber nicht grundsätzlich anders funktioniert.

SKYNET

2018-05-29, 17:46:00

HOT

2018-05-29, 18:20:21

Der wird weit heftiger, da der Sprung von Zen zu Zen+ eigentlich 0 ist. Es handelt sich ja um dasselbe Die, es ist nur einen Metalspin weiter und hat einen geringfügig optimierten Prozess bekommen, das wars. Zen2 bekommt stärkere architektonische Änderungen und einen massiven Prozess-Shrink, das ist ne ganz andere Liga.

Anderer Prozeß bedeutet praktisch zwingend ein anderes Maskenset. Das geht heutzutage gar nicht mehr anders.
Ausnahmen wären kleine Tweaks an einem bestehenden Prozeß, der dadurch aber nicht grundsätzlich anders funktioniert.

Mag ja sein, dennoch wagt man es offensichtlich. Warum sonst sollte GloFo seine SRAM-Zellen an die Geometrie jener von TSMC anpassen wollen für ein AMD-Produkt? Das muss zur Vereinfachung einer Übernahme der Maske oder im Maskendesign dienen, sonst gibts da nicht viel... Man wird sich beim Maskendesign der GloFo-Zen2-Maske einfach dadurch ein paar Arbeitsschritte sparen. Schrieb AMD nicht mal, dass die daran arbeiten mehr Modularität zu bekommen, um Foundries flexibler nutzen zu können?

dildo4u

2018-05-29, 18:36:23

ich frage mich ob der sprung auf zen2 so heftig wird wie von zen auf zen+ O_o

anderweitig lasse ich den aus und erfreue mich dann an zen3, der ja auch noch mit DDR4 kommen dürfte, da AMD ja support für AM4 bis einschliesslich 2020 zusagte.
AMD fehlt noch locker 300mhz bei den Boost Frequenzen,das sollte 7nm endlich lösen.

https://youtu.be/wSmpw8jFHoM?t=3m46s

mboeller

2018-05-29, 20:24:50

Q2 wird sportlich da hast du recht.
Ich denke Q2 wird für TSMC schon hinkommen und H2 dann GloFo.

du bist IMHO wirklich SEHR optimistisch bzgl. GF! In dem Text stand doch drin, dass die AMD CPU das erste 7nm Projekt von GF ist. Glaubst du nicht, dass GF mit einem "nagelneuen" Prozess nicht das eine oder andere Problem haben wird? Ich würde bei H2/19 schon eher von Dezember als von Juli ausgehen.

anderes Thema:

was mich immer wieder wundert sind so Interviews in denen sich eine Firma bzw. der Interviewte nicht wirklich mit Ruhm bekleckert:

Later this year, GF will use immersion steppers to tape out its first 7nm chip, an AMD processor.
+
GF made the size of its 7nm pitches and SRAM cells similar to those of TSMC to let designers like AMD use both foundries. AMD “will have more demand than we have capacity, so I have no issues with that,” he said of AMD using the Taiwan foundry.

GF gibt hier zu min. 1 Jahr hinter TSMC zu sein beim 7nm Prozess, wenn ich die Zeitschiene von TSMC halbwegs richtig im Kopf habe und sie haben ihren Prozess so angepasst das AMD ihre CPUs auch bei GF fertigen lassen kann...
Sie geben damit IMHO indirekt zu, dass sie bei AMD, ihrem bisherigen Hauptkunden (soweit ich weiß) nur noch die 2. Geige spielen und AMD sie nur nutzt wenn sie mehr Kapazität brauchen als TSMC liefern kann.
Zumindest lese ich das so. :)

Piefkee

2018-05-29, 20:33:43

du bist IMHO wirklich SEHR optimistisch bzgl. GF! In dem Text stand doch drin, dass die AMD CPU das erste 7nm Projekt von GF ist. Glaubst du nicht, dass GF mit einem "nagelneuen" Prozess nicht das eine oder andere Problem haben wird? Ich würde bei H2/19 schon eher von Dezember als von Juli ausgehen.

Warum ich optimistisch GloFo bin? Ganz einfach wegen der IBM Übernahme. Die haben die besten Leute die es im Umfeld gibt meiner Meinung. IBM war schon immer an der Spitze und aus dem Interview geht ja auch hervor das der 7nm HP-Prozess der extra für IBM entwickelt worden ist schon Anfang 2019 sein Tapeout hat.

Schaut man sich den 7nm HP Prozess genauer an und wie groß die Die wird 800mm^2 und welche Anforderungen IBM hat dann ist der normale 7nm LP schon "so gut wie" fertig. Die Arbeiten natürlich noch am Yield etc etc.

Aber ich denke wir werden Anfang des Jahres EPYC sehen und Mitte/Ende 2019 dann den Consumer Ryzen 3xxx

gravitationsfeld

2018-05-29, 21:16:52

AMD fehlt noch locker 300mhz bei den Boost Frequenzen,das sollte 7nm endlich lösen.

https://youtu.be/wSmpw8jFHoM?t=3m46s
Was soll das Video? Ist doch alles im vollen GPU-Limit, was soll das aussagen? Im Prinzip ist Intel hier bescheuert, dass sie mehr boost geben ohne Grund.

basix

2018-05-31, 10:12:02

Was soll das Video? Ist doch alles im vollen GPU-Limit, was soll das aussagen? Im Prinzip ist Intel hier bescheuert, dass sie mehr boost geben ohne Grund.

Bescheuert würde ich jetzt nicht pauschal sagen. Mehr Takt = oftmals bessere min. FPS

HOT

2018-05-31, 11:06:12

[...]

GF gibt hier zu min. 1 Jahr hinter TSMC zu sein beim 7nm Prozess, wenn ich die Zeitschiene von TSMC halbwegs richtig im Kopf habe und sie haben ihren Prozess so angepasst das AMD ihre CPUs auch bei GF fertigen lassen kann...
Sie geben damit IMHO indirekt zu, dass sie bei AMD, ihrem bisherigen Hauptkunden (soweit ich weiß) nur noch die 2. Geige spielen und AMD sie nur nutzt wenn sie mehr Kapazität brauchen als TSMC liefern kann.
Zumindest lese ich das so. :)

Dazu gibt es zwei Anmerkungen: 1.) GloFo ist bei den Tapeouts ca. 1/2 bis 3/4 Jahr später dran, das stimmt. 2.) GloFo produziert keine SoCs auf dem Prozess sondern direkt große Prozessoren. Das relativiert den Abstand wieder etwas, da GloFo sofort Prozessoren baut und TSMC eben mit 1/2 Jahr Verzögerung erst damit anfangen kann.

Man darf die Aussagen nicht falsch verstehen, GloFo ist nicht konkurrenzfähig für den SoC-Markt - entsprechend gehen denen natürlich große Gewinnmargen durch die Lappen. Daher gibts bei GloFo weder die Prozesse zum gleichen frühen Zeitpunkt wie bei TSMC/Samsung noch erlaubt man sich die Zwischenschritte (20, 10, 5nm). Das ist aber auch nur so lange wirklich lukrativ, wie der Markt für HighEnd-Smartphones weiter brummt und genau hier hauts massiv ins Kontor. Denn die Smartphonehersteller (allen voran Huawai) verlagern schon HighEnd-Features wie spezielle Kamerafeatures und AI-Krempel in den oberen Mainstream (Honor10 anschauen) und gleichzeitig steigt die Nachfrage nach günstigen Telefonen bei gleichzeitiger sinkender Nachfrage nach HighEnd-Telefonen. Wer heute top aktuell sein will braucht im Grunde nur 400€ ansgeben für ein Smartphone, nicht mehr 1000, die dann um Nuancen besser sind.

Nightspider

2018-06-06, 05:22:08

Zen 2 (Ryzen 3rd generation) für AM4 bestätigt und erste Testchips in 7nm bereits im Labor. Sampling zu Kunden bereits im zweiten Halbjahr.

Epyc 2 kommt auch im gleichen Sockel.

AMD wird dick Kasse machen.

Achill

2018-06-06, 07:22:02

[..]
GF gibt hier zu min. 1 Jahr hinter TSMC zu sein beim 7nm Prozess, wenn ich die Zeitschiene von TSMC halbwegs richtig im Kopf habe und sie haben ihren Prozess so angepasst das AMD ihre CPUs auch bei GF fertigen lassen kann...
Sie geben damit IMHO indirekt zu, dass sie bei AMD, ihrem bisherigen Hauptkunden (soweit ich weiß) nur noch die 2. Geige spielen und AMD sie nur nutzt wenn sie mehr Kapazität brauchen als TSMC liefern kann.
Zumindest lese ich das so. :)

Nach meinen Verständnis ist es anderes herum:

[..]

To ease its migration, GlobalFoundries is phasing in EUV on just five layers of metal at relatively relaxed 7-nm pitches. “We can operate at lower doses for good throughput,” said Gary Patton (https://en.wikipedia.org/wiki/Gary_Patton), chief technologist of the company, in an interview here.

Later this year, GF will use immersion steppers to tape out its first 7-nm chip, an AMD processor. An IBM processor will follow with ASICs coming in 2019, said Patton.

GF made the size of its 7-nm pitches and SRAM cells similar to those of TSMC to let designers like AMD use both foundries. AMD “will have more demand than we have capacity, so I have no issues with that,” he said of AMD using the Taiwan foundry.

[..]

Der Context der Information stammt aus dem Interview mit Gary Patton von GF, er bzw. GF hat also keine Einwände (offiziell) wenn TSMC aushilft, da GF nicht den Bedarf von AMD decken kann.

mboeller

2018-06-06, 07:48:39

Nach meinen Verständnis ist es anderes herum:

Der Context der Information stammt aus dem Interview mit Gary Patton von GF, er bzw. GF hat also keine Einwände (offiziell) wenn TSMC aushilft, da GF nicht den Bedarf von AMD decken kann.

offizielle / PR Story <-> Realität. Du musst "nur" zwischen den Zeilen lesen und mit einrechnen, dass GF bei den Tape-outs gegenüber TSMC einen massiven Verzug hat.

Locuza

2018-06-09, 04:02:03

Von der Gerüchteküche bzw. geleakten slides haben wir Starship mit 48 Kernen beim Server-Zen gesehen, später gab es Gerüchte bezüglich gar 64-Kernen.
Aktuell sieht es so aus, als ob 48-Kerne für Zen 2 (Rome) gelten und 64-Kerne erst später mit Zen 3 (Milan) eingeführt werden sollen:
(Edit June 6, 2018: Mea Culpa. Looks like we got some generational information “confirmed” to us incorrectly. Expect a 48 core / 96 thread generation before a 64 core / 128 thread generation. Still quite a huge gap. DDR4 and interconnect improvement information held up to further confirmations. 64 core / 128 thread apparently is still coming, just missed one generation due to a few words not being typed in messages to us.)
This article was updated shortly after go-live as noted in Edit June 6, 2018 as we had two sources discussing the next generation rather than the 48 core generation. We still expect 64 core / 128 thread, but one generation after the initial 7nm gen.
https://www.servethehome.com/amd-epyc-rome-details-trickle-out-64-cores-128-threads-per-socket/

Bevor Zen 2 erscheint sollten wir einen Pool öffnen.
4 Core CCX x 3 oder 6 Core CXX x 2 ?

Ich stimme für 4x3.

TheAntitheist

2018-06-09, 04:56:20

Keine Ahnung wozu du ein Pool aufmachen willst, aber ich bin für 8C x2

Locuza

2018-06-09, 05:16:46

Einfach nur um zu sehen, wo die Leute mit ihrem Gefühl bezüglich der Umsetzung von 12 Kernen stehen.
Aber einen extra Thread dafür würde ich natürlich nicht aufmachen wollen, war suboptimal von mir formuliert, eine Rundumfrage im Thread tut es hoffentlich auch.

Also du bist schon für 8x2 bei Zen 2?

HOT

2018-06-09, 08:56:09

Das könnte aber auch so ablaufen, dass man direkt zum Jahresanfang dann die 12 Kerne bringt und Mitte des Jahres noch einen 16-Kerner hinterherschiebt. Die Meldungen klingen eher nach so einder Lösung, dass man kurzentschlossen noch eine stärkere CPU nachgeschoben hat. Es bleiben auf jeden Fall 4-Kerne-CCX. Matisse hat halt 3 davon und der ominöse EPYC 16-Kerner hat 4. Ich glaub nicht, dass Zen3 mehr als 12 Kerne hat, im Consumermarkt ist das reichlich sinnlos.

robbitop

2018-06-09, 09:18:24

4C pro ccx

basix

2018-06-09, 09:24:36

4C pro CCX ist das naheliegenste bezüglich Skalierung. Da kann man schön Die mit x * 4C designen. Ich würde aber auf 6C oder 8C hoffen / tippen. Mit mehr 4C CCX wird die Speicherarchitektur inkl. IF noch dominanter, was die Performance angeht.

HOT

2018-06-09, 09:33:13

Das wird man irgendwann über einen Cache abfangen müssen. Intel macht aber doch ähnliches, die meshen halt Kerne direkt und nicht nur CCX.

fondness

2018-06-16, 11:56:09

At Computex 2018, AMD announced that they are sampling the second generation, 7nm based EPYC ‘Rome’ processors in 2H 2018. AMD’s CEO, Lisa Su, even held a 7nm EPYC processor in her hands, showcasing it to the audience. The same processors are currently in AMD labs and being evaluated. Now at their one-year anniversary webinar, AMD Senior Vice President and General Manager of Datacenter and Embedded Solutions, Forrest Norrod, reaffirmed that they are going to bring 7nm processors are per scheduled in early 2019.

https://wccftech.com/amd-epyc-rome-7-nm-2019-launch-zen-4-zen-5-revealed/

basix

2018-06-17, 11:31:41

Aktuell sieht es so aus, als ob 48-Kerne für Zen 2 (Rome) gelten und 64-Kerne erst später mit Zen 3 (Milan) eingeführt werden sollen:

Macht eigentlich am meisten Sinn aus produktpolitischer Sicht als auch aus Sicht Fertigungskosten. Dann wird das 12C Die definitiv kleiner als die heutigen 213mm2, wahrscheinlich nicht mal 150mm2. Die zweite Generation kommt mit 7nm EUV und somit nochmals 20-30% Flächeneinsparung. Dann wäre Zen 3 mit 16C pro Die vermutlich nochmals etwas kleiner als Zen 2. Im Desktop Markt sind 12C für die nächste Gen eh genug. Besser wenn die Taktraten dann nochmals um 400-500+ MHz steigen.

Das einzige, was AMD dazu bringen könnte mehr Cores zu bringen, ist die aktuelle Marktsituation mit Intel. Mit 64C würden sie in den nächsten 1-2 Jahren absolut konkurrenzlos im Servergeschäft dastehen.

Locuza

2018-06-17, 11:59:54

Es wird jedenfalls spannend, wenn der MCM von Intel mit 56 Kernen (2x28) nächstes Jahr erscheint:
http://www.pcgameshardware.de/Cascade-Lake-X-Codename-266971/News/Intel-Advanced-Processor-56-Kerne-Multi-Chip-Modul-MCM-1258756/

Das wären mehr Kerne, als die 48 (4x12) bei Zen2 mit Rome, aber Intel hätte lustigerweise ein Fertigungsnachteil.
Ihr 14nm Prozess gegenüber dem 7nm Prozess bei TSMC/GloFo.
AMD müsste beispielhaft 17% mehr Takt schaffen, bei gleicher IPC, also um den Wert muss auch die 7nm Fertigung gegenüber Intels aktueller 14nm Fertigung bei der Perf/Watt zulegen, um einen Gleichstand zu erreichen.

Wie Zen2 pro Kern aussieht, wird dann auch sehr entscheidend sein, welcher Mix genau nötig ist, um mit Intel gleichzuziehen oder gar zu schlagen.
Aber 64 Kerne schon mit Zen2 erwarte ich nicht, entsprechend sehe ich da auch keine konkurrenzlose Situation für AMD am Horizont.

dildo4u

2018-06-17, 12:11:49

Wird so ein Board nicht Absurd teuer?Wobei das 10000$ CPU sind,der Anteil an den Systemkosten wird vermutlich relativ klein sein.

basix

2018-06-17, 12:15:23

AMD müsste beispielhaft 17% mehr Takt schaffen, bei gleicher IPC, also um den Wert muss auch die 7nm Fertigung gegenüber Intels aktueller 14nm Fertigung bei der Perf/Watt zulegen, um einen Gleichstand zu erreichen.

Die +17% ausgehend von den heutigen Taktraten sollten eigentlich locker machbar sein bei >= 2x Effizienzsteigerung. Wenn sie bei der gleichen TDP bleiben, sind 33% Energiebudget für +17% Takt meiner Meinung nach machbar.

Wie Zen2 pro Kern aussieht, wird dann auch sehr entscheidend sein, welcher Mix genau nötig ist, um mit Intel gleichzuziehen oder gar zu schlagen.

Wahrscheinlich ist es aber gar nicht zwingend nötig sein den höheren Takt hinzulegen als heute. Intel wird definitiv die wesentlich geringere Effizienzsteigerung hinlegen. Perf/Watt wird somit vermutlich eh schlechter sein und somit sind die Taktraten geringer oder die TDP ist höher. Höchstens wenn es um maximale Performance pro Sockel geht, könnte es einen Unterschied machen.

BoMbY

2018-06-18, 10:07:37

fondness

2018-06-18, 11:29:05

Skysnake

2018-06-18, 12:25:14

Wird vor allem sehr lustig nachdem Intel in seiner Präsentation Epyc als "zusammengeklebt mit inkonsistenter Performance" bezeichnet hat ...

Daran musste ich auch denken :D

SKYNET

2018-06-18, 18:17:01

Die Frage ist eher, welche Taktraten/TDP Intel bei de schnell zusammengeflickten 2x28 Kerne Ding erreichen will^^.

56x 2.4GHz mit trotzdem 600W+ ;D

Gipsel

2018-06-18, 19:38:04

56x 2.4GHz mit trotzdem 600W+ ;D
Na so schlimm wird es nicht werden. Momentan bietet Intel
28 Kerne bei 2,5GHz Base (mit AVX2: 2,1GHz; mit AVX-512 1,7GHz) und maximalem all core Turbo (TDP begrenzt, je nach Workload weniger) von 3,2GHz (AVX2: 2,8GHz; AVX512: 2,3GHz) in 205W TDP (Xeon Platinum 8180) oder
28 Kerne bei 2,1GHz Base (mit AVX2: 1,7GHz; mit AVX-512 1,3GHz) und maximalem all core Turbo (TDP begrenzt, je nach Workload weniger) von 2,8GHz (AVX2: 2,4GHz; AVX512: 1,9GHz) in 165W TDP (Xeon Platinum 8176)

Also selbst ohne irgendwelche Fertigungsfortschritte könnte Intel also 2,5GHz Base (ohne AVX) in 400W anbieten. Die Frage wird eher sein, wie weit über 300W intel die Plattform pushen will. Momentan gibt es ja bereits die Xeon Phi im gleichen Sockel wie die heutigen Xeons (LGA3647) mit bis zu 320W TDP (Xeon Phi 7295). Die Plattform gibt das also im Prinzip her und angeblich werden diese Dual-Die Dinger ja in einem noch größeren Sockel kommen. Also wenn intel verzweifelt ist könnten wir schon bis zu 400W sehen (praktisch eine Verdopplung zum heutigen 28kernigen Xeon Platinum 8180).

mczak

2018-06-18, 19:52:30

=Floi=

2018-06-18, 20:00:08

ich finde einen 12 core ccx noch immer sehr ambitioniert. Zen 2 12 core und mit Zen 3 16 core wäre schon heftig. Ich glaube da bleibt die consumer software auf der strecke.

Gipsel

2018-06-18, 20:02:20

Bleibt denn AMD bei den 180W TDP? Für einen 48-Kern Epyc 2 scheint mir das durchaus vernünftig, wenn es allerdings 64 Kerne werden sollen würden da die Taktraten wohl doch arg tief ausfallen, 7nm hin oder her (sind schliesslich auch jetzt mit 32 Kernen nur 2.2Ghz Basistakt).
Wenn da intel mit den 2x28 Kernen deutlich darüber liegt (also 300W-400W) wäre intel dann imerhin auch schneller pro Sockel, allerdings würde es da wohl punkto Perf/W auch nicht gerade super aussehen.
Sollen die neuen Threadripper der 2000er-Serie nicht mit 250W TDP kommen? Eventuell ist das ja ein Fingerzeig auch für die zukünftigen Epycs (der Threadripper 1950X hat 180W TDP genau wie der bisher schnellste Epyc).

Im Übrigen dürfte für Performancevorhersagen auch wichtig sein, wo sich im praktischen Betrieb denn die Taktraten einsortieren, also eher am Basetakt oder doch eher nahe am maximalen allcore-Boost. Die 2,2GHz Basetakt beim Epyc 7601 sind offenbar doch recht konservativ gewählt, da nach den mir bekannten Tests die bei den meisten Workloads eher nahe an den 2,7GHz all core-Boost rumhängen. Inwiefern das bei intel auch gilt (abzüglich der generell abgesenkten Taktraten mit AVX2/512) dürfte stark davon abhängen, wie großzügig die TDP angesetzt wird.
Interessanterweise weisen übrigens der Epyc 7601 (2,2GHz Base, 2,7GHz allcore Boost) und der Xeon Platinum 8176 (2,1GHz Base, 2,8GHz allcore Boost) bei beinahe identischen Taktraten auch ein beinahe identisches Powerbudget pro Kern auf (180W/32=5,6W/Kern, 165W/28=5,9W/Kern; der Epyc technisch wohl noch etwas weniger, da mehr für die zwei zusätzlichen Speicherkanäle und die höhere Anzahl der PCIe-Lanes draufgeht [und die Verbindung zwischen den 4 Dies auch nicht ganz umsonst ist]).

dargo

2018-06-18, 20:21:20

Was meint ihr? Sehen wir Zen 2 für den AM4 in März/April 2019?

Meine Überlegung war der R7 2700X wenns ein sehr gutes Angebot gibt (irgendwelche starke Rabattaktion). Wenn Zen 2 aber bereits März bis April 2019 kommt macht das denke ich keinen Sinn mehr.

Daredevil

2018-06-18, 20:47:14

Dein 1600er ist doch ein solides Ding. Mir wäre das Upgrade zu einem 8 Kerner nicht viel Wert.
Mein Prozessor ist ja sogar ne Ecke langsamer als deiner und ich sehe aktuell alles außer einen Threadripper nur als Sidegrade... ^^

Mehr Takt/SingleCore Performance und deutlich mehr Kerne wären es, aber nur ein bisschen hier und ein bisschen da ist doch Lasch.

dargo

2018-06-18, 20:53:23

Stimmt schon. Aber du kennst das Gefühl vielleicht... irgendwann juckt es wieder in den Fingern. :D

SKYNET

2018-06-19, 01:28:15

Mangel76

2018-06-19, 09:16:27

ende quartal 01/19 :)

Sollte da nicht erst der neue EPYC kommen? Diesmal sollten doch die großen CPUs zuerst den Schritt machen, da sie ZEN+ ausgelassen haben. Ich fürchte, dass 7nm etwas später auf AM4 kommt, vielleicht im Sommer/Herbst 2019. Das würde dem neuen Prozess noch ein bisschen "Eingewöhnung" verschaffen, bevor die große Nachfrage kommt.

AffenJack

2018-06-19, 09:26:50

Sollte da nicht erst der neue EPYC kommen? Diesmal sollten doch die großen CPUs zuerst den Schritt machen, da sie ZEN+ ausgelassen haben. Ich fürchte, dass 7nm etwas später auf AM4 kommt, vielleicht im Sommer/Herbst 2019. Das würde dem neuen Prozess noch ein bisschen "Eingewöhnung" verschaffen, bevor die große Nachfrage kommt.

Davon ist auszugehen. Anfang H2 für Zen2 klingt bisher am realistischten. Man braucht für zen einfach viel zu viele Wafer, als dass man den so früh in großen Mengen produzieren kann. Vor allem, da es aussieht, dass Gf auch noch nicht so schnell 7nm liefern kann.

BoMbY

2018-06-19, 13:00:22

Ende Q1 wäre eigentlich zu früh. Ich würde tippen Anfang Q2, also nicht früher als ein Jahr nach Ryzen 2.

Skysnake

2018-06-19, 19:17:39

Sollen die neuen Threadripper der 2000er-Serie nicht mit 250W TDP kommen? Eventuell ist das ja ein Fingerzeig auch für die zukünftigen Epycs (der Threadripper 1950X hat 180W TDP genau wie der bisher schnellste Epyc).

Im Übrigen dürfte für Performancevorhersagen auch wichtig sein, wo sich im praktischen Betrieb denn die Taktraten einsortieren, also eher am Basetakt oder doch eher nahe am maximalen allcore-Boost. Die 2,2GHz Basetakt beim Epyc 7601 sind offenbar doch recht konservativ gewählt, da nach den mir bekannten Tests die bei den meisten Workloads eher nahe an den 2,7GHz all core-Boost rumhängen. Inwiefern das bei intel auch gilt (abzüglich der generell abgesenkten Taktraten mit AVX2/512) dürfte stark davon abhängen, wie großzügig die TDP angesetzt wird.
Interessanterweise weisen übrigens der Epyc 7601 (2,2GHz Base, 2,7GHz allcore Boost) und der Xeon Platinum 8176 (2,1GHz Base, 2,8GHz allcore Boost) bei beinahe identischen Taktraten auch ein beinahe identisches Powerbudget pro Kern auf (180W/32=5,6W/Kern, 165W/28=5,9W/Kern; der Epyc technisch wohl noch etwas weniger, da mehr für die zwei zusätzlichen Speicherkanäle und die höhere Anzahl der PCIe-Lanes draufgeht [und die Verbindung zwischen den 4 Dies auch nicht ganz umsonst ist]).
Skylake-X ist hart power limited, sobald man mehr als 12 Cores verwendet mit AVX512.

Und das bezieht sich nicht mal auf Linpack, sondern ordentlich optimierten Code. Wobei der dennoch Divs und Sqrt macht. Nicht sooo viel, aber doch auch nicht ganz zu vernachlässigen.

Intel muss da ziemlich hart ran gehen. Und beliebig mit dem Takt runter gehen können Sie in dem Bereich auch nicht, da insbesondere Omnipath ziemlich am Takt der CPU hängt...

Also ich seh da für Intel doch einige PRobleme.

Die große Frage ist halt, wie werden sich die Preise entwickeln. Wenn Intel will, verkauft AMD keinen einzigen Chip....

Screemer

2018-06-19, 19:54:26

Warum macht man überhaupt vectoroperationen auf der cpu, wenn ne gpu das wesentlich performante und effizienter hinbekommt? Eigentlich müsste schon avx256 ne Totgeurt sein.

Die große Frage ist halt, wie werden sich die Preise entwickeln. Wenn Intel will, verkauft AMD keinen einzigen Chip....
Das halte ich für eine sehr gewagte Aussage. Kartellhüter sind nicht mehr so träge wie sie das vor 20 Jahren Mal waren.

LadyWhirlwind

2018-06-19, 20:07:51

Warum macht man überhaupt vectoroperationen auf der cpu, wenn ne gpu das wesentlich performante und effizienter hinbekommt? Eigentlich müsste schon avx256 ne Totgeurt sein.

Das halte ich für eine sehr gewagte Aussage. Kartellhüter sind nicht mehr so träge wie sie das vor 20 Jahren Mal waren.

Auch liegt der selbstkostenpreis von AMD höchstwahrscheinlich unter dem von Intel... und so schnell geht AMD nicht konkurs. Es wird Kunden geben die AMD kaufen, weil ein Monopol von Intel noch schlechter wäre.

Skysnake

2018-06-19, 20:28:43

Intel könnte die 2 DIE Dinger nächstes Jahr zum gleichen Preis wie aktuell verkaufen. Die Frage ist eher, ob Sie das wollen.

Warum macht man überhaupt vectoroperationen auf der cpu, wenn ne gpu das wesentlich performante und effizienter hinbekommt? Eigentlich müsste schon avx256 ne Totgeurt sein.

Weil es zwei völlig unterschiedliche Anwendungsgebiete sind.

Einer CPU reichen etwa Cores*SIMD*FPU-Pipes*5 an Parallelität aus, damit man die FPU auslasten kann. Also so etwas im Bereich von 28*8*2*5=2240

Bei GPUs bist du eher bei 10k+, damit du überhaupt eine Chance hast eine GPU voll auslasten zu können. Da liegt also noch immer ein Faktor 5 dazwischen, selbst wenn du die dicksten CPUs nimmst.

Je nachdem ist es bei CPUs auch etwas weniger als die 2k. Bei GPUs brauchste aber die 10k.

Wenn jetzt deine Anwendung auch noch memory bandwidth limited ist, dann fliegst du mit GPUs voll auf die Nase. Denn die MemoryBandbreite pro Core hat sich bei nVidia schon länger nicht mehr verbessert und ist meilenweit von dem pro CPU core weg. Wenn du also auch noch kurze sequenzielle Abschnitte hast, dann ist eine CPU sehr sehr viel schneller.

Gibt da z.B. ein nettes Paper von Leuten die IBM BlueGene, Titan und noch ein paar andere CPU Systeme mit ich glaub Wettercodes verglichen haben. Du konntest auf Titan zwar die größten Simulationen laufen lassen, aber die minimale Berechungszeit pro Iterationen war bei Titan deutlich größer als bei den CPU Systemen. Sprich wenn du sehr lange Zeitskalen berechnen willst, und du möglichst schnell dein Ergebnis brauchst, weil z.B. die Wettervorhersage von morgen die übermorgen nichts mehr bringt, dann wirst du das auf großen CPU Systemen rechnen müssen.

Das gleiche in Grün bei Strukturmechanikproblemen oder auch Molekurlardynamik wo nur Kräfte mit Fernwirkung gerechnet werden. Das skaliert teilweise einfach beschissen. Ab 4-16 Knoten wird das schon wieder langsamer. Da würdest du mit GPUs voll auf die Fresse fliegen.

Das halte ich für eine sehr gewagte Aussage. Kartellhüter sind nicht mehr so träge wie sie das vor 20 Jahren Mal waren.
Intel hat gute Margen. Da können die erstmal ziemlich was abschmelzen, bevor man auch nur in die Nähe von Wettbewerbsproblemen kommt.

Sie haben das damals auch nur gemacht, damit es Sie weniger kostet...

ChaosTM

2018-06-19, 20:30:38

Die große Frage ist halt, wie werden sich die Preise entwickeln. Wenn Intel will, verkauft AMD keinen einzigen Chip....

Intel ist schon lange nicht mehr Technologieführer bei der Prozessorherstellung. TSMC und Samsung sind mittlerweile klar in Führung.

Sollte MS mal ein vernünftiges OS für ARM-PC`s herausbringen, könnte Intel sehr bald zu eine Randnotiz verkommen.

Man hat die letzten 5 Jahre mehr oder weniger verschlafen.

Mein nächstes System wird, nachdem mein altes Ivy Bridge System leider viel zu früh die Grätsche gemacht hat, wohl wieder von AMD kommen.

Vorerst mit einem 2700x, mit der Option auf Ryzen 2 nächstes Jahr.

|MatMan|

2018-06-19, 22:44:58

Einer CPU reichen etwa Cores*SIMD*FPU-Pipes*5 an Parallelität aus, damit man die FPU auslasten kann. Also so etwas im Bereich von 28*8*2*5=2240
Ist ja interessant wie du das schätzt. Wo kommt denn das her? Wie definierst du Parallelität? Wie kann man das in eine Matrix- oder Vektorgröße umrechnen? Das hängt doch stark vom eigentlichen Algorithmus ab.

Wenn jetzt deine Anwendung auch noch memory bandwidth limited ist, dann fliegst du mit GPUs voll auf die Nase. Denn die MemoryBandbreite pro Core hat sich bei nVidia schon länger nicht mehr verbessert und ist meilenweit von dem pro CPU core weg.
Das ist irgendwie unlogisch. Die Gesamtbandbreite der großen GPUs ist deutlich größer als bei CPUs. Wenn der Algorithmus memory bandwidth limited ist, muss die größere Bandbreite der GPU durchschlagen. Die Bandbreite pro Core ist dafür nicht so interessant, dann lastet man halt nicht alle Cores aus - na und?!

Eines der Hauptprobleme ist doch immernoch das Zeug erst auf die GPU zu schieben und irgendwann wieder zurückzuholen.

Bei einer high performance APU wären die Anforderungen bzgl. Parallelität zwischen CPU and APU sicherlich geringer.

Skysnake

2018-06-19, 23:32:21

Ist ja interessant wie du das schätzt. Wo kommt denn das her? Wie definierst du Parallelität? Wie kann man das in eine Matrix- oder Vektorgröße umrechnen? Das hängt doch stark vom eigentlichen Algorithmus ab.

Also mal der Reihe nach. Parallelität ist die Anzahl an unabhängigen Instruktionen.

Also wenn ich z.B. eine Schleife der Form

for i=1, i<n; n++ {
a[i] = a[i-1] * b[i]
}

habe, dann ist die Parallelität genau 1, da ich immer auf das Ergebnis der vorheringen Iteration warten muss.

In diesem Fall komm dann erschwerend noch hinzu, das ich ein Mul mache, was eine Latenz von 4 - 6 Takten bis zum reuse des Ergebnisses hat. Mit so einem Code kann ich also maximal 25 bis 17% der scalaren performance erreichen, wenn ich nur eine FPU pipe hätte.

Wenn ich jetzt daraus folgendes mache:

for i=1, i<n; n++ {
a[i] += a[i-1] * b[i]
}

Dann bin ich bei einer Parallelität von 2, weil ich Mul und Add machen kann bevor ich auf das vorherige Ergebnis warten muss.

Und wenn ich jetzt daraus das hier mache:

for i=0, i<n; n++ {
a[i] += a[i] * b[i]
}

Dann ist meine Parallelität 2*n, da ich n mal ein Mul und Add unabhängig voneinander ausführen kann. So was kann ich auch ganz leicht verktorisieren.

Soweit klar oder?

Kommen wir zur Abschätzung:

Core sollten klar sein oder?

SIMD = 8, weil man 8 DP Values in ein AVX512 CMD packen kann. Entsprechend halt 16 SP Values. Aber mich interessieren an sich nur DP Berechnungen, und es ging ja auch um eine untere Schranke. Daher die 8

Pipes ist auch klar denke ich. SkylakeX hat halt z.B. 2 Pipes, und AMD hat auch 2 AVX2 Pipes. Die müssen wie Cores halt gefüllt werden.

Bleibt also nur noch die 5.

Die kommt von der Latenz vom Mul bis man ein Ergebnis reusen kann. Das ist ein ganz guter Wert, da man Muls praktisch immer hat. Es ist also ein praxisrelevanter Wert. Man könnte auch 1 nehmen für die ReuseLatency vom Add, aber das ist ziemlich Banane, da man keine Codes hat, die nur Add machen. Bitmanipulationen haben aber auch teils eine Latenz von Eins. Je nach Code, könnte das also doch relevant sein, aber wäre schon sehr exotisch.

Auf der anderen Seite hat man dann noch Div oder Sqrt. Div kann man mit 20-30 Takten ansetzen und Sqrt mit >100.

Hinzu kommt bei Div und Sqrt noch, dass die nicht mit der gleichen Raw-Performance wie Add und Mul laufen. Da sind die Hardware Functions einfach schwächer ausgelegt. Daher macht es keinen Sinn deren Werte zu verwenden um eine untere SChranke zu definieren.

Soweit dann alles klar oder?

Das ist irgendwie unlogisch. Die Gesamtbandbreite der großen GPUs ist deutlich größer als bei CPUs. Wenn der Algorithmus memory bandwidth limited ist, muss die größere Bandbreite der GPU durchschlagen. Die Bandbreite pro Core ist dafür nicht so interessant, dann lastet man halt nicht alle Cores aus - na und?!

Ja, die Bandbreite ist höher, aber NUR! wenn du auch genug Parallelität hast. Wenn deine Parallelität nur bei rund 1000 oder 2000 ist, bekommst du aus einer GPU maximal 20% der Peak-Memory Bandbreite raus. Bei ner CPU bist zu aber schon in Saturation beim Memory-Interface.

Du musst also erstmal ganz schön viel Parallelität haben, um überhaupt theoretisch das Memory Interface vernünftig nutzen zu können. Ist die nicht da, fliegste auf die Nase.

Eines der Hauptprobleme ist doch immernoch das Zeug erst auf die GPU zu schieben und irgendwann wieder zurückzuholen.

Das ist ein weiteres Problem, das an sich komplett unabhängig von dem anderen ist. Um Performante Applikationen zu schreiben muss man diese und noch ziemlich viele andere Lösen.

Bei einer high performance APU wären die Anforderungen bzgl. Parallelität zwischen CPU and APU sicherlich geringer.
Kommt darauf an.

Bei einer APU kannst du die GPU ja auch einfach nicht nutzen für Code, wo es keinen Sinn macht. Da haste dann halt nur eine CPU.

Für code der aber die iGPU nutzt, ist es im Prinzip recht ähnlich. Man spart sich halt "nur" den Overhead vom hin und her kopieren WENN man einen unified addressspace hat, der cache kohärent ist...

NAtürlich ist die notwenige Parallelität kleiner, weil man weniger ALUs hat, aber an sich ist die Parallelität pro ALU, die man braucht identisch mit dGPUs.

Sunrise

2018-06-20, 12:46:10

...Das halte ich für eine sehr gewagte Aussage. Kartellhüter sind nicht mehr so träge wie sie das vor 20 Jahren Mal waren.
Die Strafen sind aber inmernoch dürftig und wenn es Jahre dauert ist der Schaden doch schon vielfach in bessere Geschäftszahlen aufgegangen. Dennoch ist das in der Tat eine Diskussion von gestern, gibt genug Mittel und Wege, den Preis zu senken, wenn man sich die Preise mal so anschaut.

Jedenfalls ist es gut, dass wir wieder Alternativen haben, kommt mir schon fast so vor wie damals zu FX-Zeiten.

=Floi=

2018-06-20, 15:52:38

.

cooles post
über parallelisierung wäre ein artiekl mal was.

Skysnake

2018-06-20, 16:33:44

Naja, das war letztes Jahr noch mein täglich Brot. Ist aber alles nicht so ganz einfach.

Je nach Architektur muss man komplett anders optimieren.

Das Problem hierbei ist meiner Meinung nach das viele Leute sich einfach nicht auskennen, und Performance selbst im HPC Bereich oft erst eine Optimierung ist.

Das Problem daran ist, das man oft die Datenstrukturen anfassen muss um zu optimieren. Und dann läuft das schnell auf mehr oder weniger neu schreiben raus....

BoMbY

2018-06-20, 17:01:32

Wäre natürlich schön wenn die Hardware und Compiler einem die mühsame Optimierung abnehmen würden. Die neue Architektur von MS hört sich dahingehend jedenfalls interessant an (https://www.theregister.co.uk/2018/06/18/microsoft_e2_edge_windows_10/), vielleicht kann man ja auch für x86 noch was daraus lernen.

Skysnake

2018-06-20, 17:09:23

....

Könnt ihr das bitte endlich vergessen mit der Autooptimierung?

Das Problem ist, dass die Compiler halt nur mit dem Wissen optimieren können die Ihnen die Sprachen zur Verfügung stellen. Allein wenn pointer in Spiel kommen haste meist schon verloren, weil der Compiler nicht wissen kann, ob die pointer überlappend sind oder nicht...

Wir sind nach Jahrzehnten mit Unmengen von Ressourcen die reingekippt wurden genau da wo wir heute sind.... Da wird keine disruptive Änderung bei den aktuellen Sprachen kommen.

Wenn muss man Sprachen entwickeln bzw benutzen die einen Datenflussgraph haben

BoMbY

2018-06-20, 17:31:15

Das Problem ist, dass die Compiler halt nur mit dem Wissen optimieren können die Ihnen die Sprachen zur Verfügung stellen.

Nur sagen die halt etwas anderes. Die sagen sie haben LLVM umgebaut und das analysiert u.A. den Dataflow und legt entsprechende Hints für die EDGE-CPU im generierten Code ab, bzw. erzeugen den Code entsprechend, und das alles ohne neue Programmiersprachen.

Skysnake

2018-06-20, 19:01:06

Schön , dann musst du aber Laufzeitanalysen machen. Das ist ja das Problem. Die Wertebereich kann der Compiler meist nicht Einschränken.

Da haste schnell eine Fall wo du falschen Code erzeugen würdest für gewisse Inputparameter.

Ich sage mal nur inlineing einer Funktion die in einem anderen File definiert ist...

Man kann viel machen, aber sobald es über Trivial Beispiele hinaus geht explodiert dir der Lösungsraum.

Bringt dir ja auch nichts Wochen für ein compilat zu brauchen, das dann TB groß ist....

Setsul

2018-06-20, 20:14:11

Nur sagen die halt etwas anderes. Die sagen sie haben LLVM umgebaut und das analysiert u.A. den Dataflow und legt entsprechende Hints für die EDGE-CPU im generierten Code ab, bzw. erzeugen den Code entsprechend, und das alles ohne neue Programmiersprachen.
Das bezieht sich nicht unbedingt auf Optimierungen.
Bei früheren Dataflow-Architekturen musste man in Dataflow-Sprachen schreiben, sonst hatte der Compiler keinen Dataflow und es gab kein Programm.
Worauf Microsoft stolz ist, ist dass sie aus C++ Quellcode überhaupt ein funktionierendes Programm erzeugen können. Das kann so optimal wie Fußpilz sein.

Skysnake

2018-06-20, 21:05:28

This.

Ich musste mich teilweise mit nicht vektorisierenden Funktionen rum schlagen und oft hat der Compiler einfach recht. Es gibt irgendwelche Cornercases in c/c++ oder Fortran, die man einfach selbst nicht kennt. Schaut man aber teils in die Standards schlägt man die Hände über dem Kopf zusammen warum da so was steht.

Compiler Entwickler können halt nicht sagen, dass das in 99.9% der Fälle schon so ok ist. Das muss immer richtig sein was die CPU rechnet...

Locuza

2018-06-21, 07:46:49

“Our plan for the Naples-Rome-Milan roadmap was based on assumptions around Intel’s roadmap and our estimation of what would we do if we were Intel,” Norrod continues. “We thought deeply about what they are like, what they are not like, what their culture is and what their likely reactions are, and we planned against a very aggressive Intel roadmap, and I really Rome and Milan and what is after them against what we thought Intel could do. And then, we come to find out that they can’t do what we thought they might be able to. And so, we have an incredible opportunity. Rome was designed to compete favorably with “Ice Lake” Xeons, but it is not going to be competing against that chip. We are incredibly excited, and it is all coming together at one point. We have reintroduced ourselves to the market, gotten the initial traction and wins, we got the initial customer support, and we validated that AMD is a safe choice with an effective processor. With the Rome processor and process, we are going to be in an incredible position going forward.”
https://www.nextplatform.com/2018/06/20/amds-epyc-return-to-the-datacenter-ring/

Piefkee

2018-06-21, 08:44:50

Rome wird bestimmt Bombe, die Entscheid bei TSMC zu fertigen war absolut richtig

fondness

2018-06-21, 09:40:13

Rome wird bestimmt Bombe, die Entscheid bei TSMC zu fertigen war absolut richtig

Die Entscheidung war überfällig. Selbst die GPUs haben sich wegen GF verspätet und werden offensichtlich auch taktmäßig ausgebremst, wie man an Pascal@14FF@Samsung sieht. Vermutlich würden sich auch die CPUs @TSMC16nm höher takten lassen. Mit einem unterlegenen Fertigungsprozess kann man schwer konkurrieren. Jetzt sieht Intel das erste mal überhaupt was es heißt, eine Fertigungsstuße hinten zu sein.

SKYNET

2018-06-21, 09:44:44

Die Entscheidung war überfällig. Selbst die GPUs haben sich wegen GF verspätet und werden offensichtlich auch taktmäßig ausgebremst, wie man an Pascal@14FF@Samsung sieht. Vermutlich würden sich auch die CPUs @TSMC16nm höher takten lassen. Mit einem unterlegenen Fertigungsprozess kann man schwer konkurrieren. Jetzt sieht Intel das erste mal überhaupt was es heißt, eine Fertigungsstuße hinten zu sein.

tjo, und wenn GF nicht vorwärts macht, werden sie bald nur noch billig chips produzieren dürfen.... gut das AMD sich da abgenabelt hat, hoffe die geschäfte laufen so gut, das sie bald wieder ne eigenen FAB hochziehen können.

Korvaun

2018-06-21, 10:05:07

AMD wird niemals wieder eine eigene Fab bauen, das ist viel zu teuer und risikobehaftet wenn man aktuelle Prozesse (7nm und kleiner) verwenden will.

Tobalt

2018-06-21, 10:06:39

Also davon ist AMD glaub meilenweit entfernt. Das Investment in moderne 300mm 7nm Fabs wäre für AMD IMO selbst dann zu groß/riskant, wenn sie komplett auf Auftragsfertigung umsteigen würden.

edit: das war nicht einstudiert :-P

AffenJack

2018-06-21, 10:11:34

tjo, und wenn GF nicht vorwärts macht, werden sie bald nur noch billig chips produzieren dürfen.... gut das AMD sich da abgenabelt hat, hoffe die geschäfte laufen so gut, das sie bald wieder ne eigenen FAB hochziehen können.

Es wird Gf genauso wie UMC gehen. Sie schaffen es einfach nicht mehr die entwicklungsarbeit zu stemmen und werden zurückfallen. Bei 7nm hatte man noch Hoffnung, aber selbst mit der Hilfe von IBM liegt man wieder zurück und der abstand dürfte in Zukunft eher mehr werden. Daher ist es definitiv gut, wenn AMD vermehrt bei anderen produziert.

Wie die anderen schon gesagt haben, wird AMD niemals mehr Fabs haben. Das ist überhaupt nicht machbar. Selbst bei Intel könnte es die nächsten Jahre spannend werden und es könnte sein, dass man sich mehr für Fremdfertigung öffnen wird oder unter Umständen sogar die Fabs auslagert.

StefanV

2018-06-21, 10:26:55

Selbst bei Intel könnte es die nächsten Jahre spannend werden und es könnte sein, dass man sich mehr für Fremdfertigung öffnen wird oder unter Umständen sogar die Fabs auslagert.
Das machen die doch schon!
Nur will bei denen niemand fertigen, da nicht vertrauenswürdig und ihre Prozesse zu sehr auf ihre Produkte ausgelegt sind.

Daher wird wohl kaum jemand bei Intel fertigen. Apple wäre möglich, aber sonst niemand.

BoMbY

2018-06-21, 10:41:50

AMD wird niemals wieder eine eigene Fab bauen, das ist viel zu teuer und risikobehaftet wenn man aktuelle Prozesse (7nm und kleiner) verwenden will.

AMD hat ja extra die Fabs verkauft. Wenn überhaupt würde AMD GloFo zurückkaufen.

BoMbY

2018-06-21, 10:43:14

Rome wird bestimmt Bombe, die Entscheid bei TSMC zu fertigen war absolut richtig

Schon wieder Zeit für Hellseher?

AffenJack

2018-06-21, 10:45:39

Das machen die doch schon!
Nur will bei denen niemand fertigen, da nicht vertrauenswürdig und ihre Prozesse zu sehr auf ihre Produkte ausgelegt sind.

Daher wird wohl kaum jemand bei Intel fertigen. Apple wäre möglich, aber sonst niemand.

Bisher sehe ich da die Beziehung eher, wenn man von Intels Gnaden ist, kann man die Chance kriegen bei Ihnen zu fertigen. So produziert da natürlich keiner. Nur wenn Intel sich wirklich öffnet, gute Foundryservives anbietet, sieht das schon anders aus. Aber vielleicht wird man dafür die Foundries abspalten müssen. Klar würde das bei Intel im Moment niemand nur andenken, aber Intel könnte ~2020 ne andere Firma sein als jetzt.

Nächstes Jahr wird AMD auch im Server massiv Marktanteile gewinnen und dann wird es bei Intel richtig krachen, vor allem falls sich die Fertigung weiter verzögert. Aber selbst wenn nicht, 2020 7nm EUV gegen Intels 10nm hört sich von der Fertigung immer noch ziemlich gut an für AMD.

Opprobrium

2018-06-21, 10:56:13

Schon wieder Zeit für Hellseher?

Muss man nicht wirklich sein in diesem Falle. Im Gegenteil, sogar der Intel Chef ist dieser Meinung und ementsprechebd hinsichtlich Intel das Gegenteil, nämlich Schwarzseher :smile:

SKYNET

2018-06-21, 10:58:06

AMD hat ja extra die Fabs verkauft. Wenn überhaupt würde AMD GloFo zurückkaufen.

wenn würden sie wohl nur die FABs in dresden und NY kaufen... der rest ist komplett uninteressant für AMD da 25nm+

SKYNET

2018-06-21, 11:00:18

Schon wieder Zeit für Hellseher?

naja, wenn sogar intel der kackstift geht und sie sagen, das sie irgendwie die serververluste zugunsten AMDs alleine im kommenden jahr bei unter 20% halten wollen/müssen... da muss man nicht mehr viel hellsehen, auch intel hat seine vögelchen bei AMD die zwitschern(und umgedreht)... heisst: AMDs neue epyc generation wird SEHR gut werden.

YfOrU

2018-06-21, 11:08:55

Solang nicht noch etwas gravierend schief läuft spricht wenig dagegen. Eine leichte Steigerung der IPC, moderat höhere Frequenzen und ein zusätzliches CCX wäre schon genug um Intel im Server Segment mehr als nur ärgern zu können.

Dafür muss der 7nm Prozess nicht mal besonders "gut" sein (Skalierung, Frequenz). Das Niveau welches beispielsweise Apple benötigt (ultra-mobile SoCs) sollte hier schon ausreichen.

Selbst ohne größere Änderungen am Design wäre das Produkt nur durch ein zusätzliches CCX und 14 -> 7nm (Leistungsaufnahme) schon ein absoluter Hammer. Darüber lässt sich das was die Fabric/Interconnects heute (gegenüber Intel zusätzlich) verbraten mehr als kaschieren. Womit dann einer der wirklich großen Nachteile des MCM Ansatzes erstmal unter den Tisch fällt. Aktuell sind beispielsweise die Xeon Silver für AMD nicht mal im Ansatz erreichbar (Effizienz).

fondness

2018-06-21, 11:27:59

tjo, und wenn GF nicht vorwärts macht, werden sie bald nur noch billig chips produzieren dürfen.... gut das AMD sich da abgenabelt hat, hoffe die geschäfte laufen so gut, das sie bald wieder ne eigenen FAB hochziehen können.

LOL, der Fabverkauf von AMD war doch die beste Entscheidung die man treffen konnte. Man ist so viel flexibler und kann jeweils die Fab auswählen, die das beste Ergebnis liefert. Im Notfall kann man auch bei zwei fertigen lassen. Was es heißt eine eigene Fab zu haben und darauf angewiesen zu sein sieht gerade Intel schmerzlich. Und da reden wir von Intel, wo Geld keine Rolle spielt und die immer die beste Fab hatten. In der heutigen Zeit ist eine eigene Fab definitiv nicht erstrebenswert. Selbst Größen wie Qualcomm, Apple, etc. sparen sich das aus gutem Grund.

Menace

2018-06-21, 11:35:45

Wenn die Servermarktanteile immer reine rationelle Entscheidungen wären, ja, dann. Aber intel und Konsorten/Abnehmer würden sich nicht zum ersten mal "irrationell"/politisch verhalten. Deshalb wartet mit euren Jubelarien, bis das Szenario wirklich eintrifft.

YfOrU

2018-06-21, 11:40:38

Da habe ich wenig Bedenken denn die Plattform (SP3) ist jetzt wirklich mal am Markt angekommen. Die (System) Basis ist nicht überragend aber solide (praktisch alle relevanten OEMs sind dabei) und das reicht um mit einem guten Produkt das Geschäft mit ordentlichem Wachstum ausbauen zu können. Bitter wäre es für AMD gewesen (und irgendwie typisch) wenn man mit Rome hätte starten müssen. Auch bei der dritten Generation sehe ich AMD grundsätzlich sehr gut aufgestellt (weitere 4C pro DIE) denn es wird dauern bis Intel eine schlagkräftige Antwort hat.

Die wird es definitiv geben (und ist sicherlich schon länger in Planung). Nur nicht so zeitnahe denn das geht fast nur mit einer neuen Plattform welche den Fokus ebenfalls auf MCMs legt. Große monolithische Chips weiterhin anzubieten schließt das erstmal nicht aus. Das Problem sind ja eigentlich weniger die Kosten für Intel sondern vor allen die Flexibilität (und damit auch Time to Market). Intel hat selbst seit Jahren MCMs in Planung bzw. Produktion (CPU+FPGA bzw. Fabric). Hat man also auf dem Schirm und die Problematik der großen Chips sowieso. Entsprechende Lösungen wie EMIB auch. Deren Roadmap ist halt total baden gegangen und AMD hat mans nicht wirklich zugetraut.

Piefkee

2018-06-21, 12:37:15

Es wird Gf genauso wie UMC gehen. Sie schaffen es einfach nicht mehr die entwicklungsarbeit zu stemmen und werden zurückfallen. Bei 7nm hatte man noch Hoffnung, aber selbst mit der Hilfe von IBM liegt man wieder zurück und der abstand dürfte in Zukunft eher mehr werden. Daher ist es definitiv gut, wenn AMD vermehrt bei anderen produziert.

Wie die anderen schon gesagt haben, wird AMD niemals mehr Fabs haben. Das ist überhaupt nicht machbar. Selbst bei Intel könnte es die nächsten Jahre spannend werden und es könnte sein, dass man sich mehr für Fremdfertigung öffnen wird oder unter Umständen sogar die Fabs auslagert.

mM. darf man GloFo noch nicht abschreiben... Man darf nicht ganz vergessen das zwar TSMC begonnen hat 7nm zu produzieren aber eben noch keine CPU's. Es gibt die Zen 2 Samples seit Mai. GloFo hat ja davon gesprochen die ersten 7nm noch 2018 zu bringen. Von daher ist der Abstand zu TSMC und vorallem zu Samsung nicht wirklich groß.

Bin der Meinung, dass Sie mit 7nm nicht genauso versagen wie mit 14nm :wink:

mboeller

2018-06-21, 13:06:41

mM. darf man GloFo noch nicht abschreiben... Man darf nicht ganz vergessen das zwar TSMC begonnen hat 7nm zu produzieren aber eben noch keine CPU's. Es gibt die Zen 2 Samples seit Mai. GloFo hat ja davon gesprochen die ersten 7nm noch 2018 zu bringen. Von daher ist der Abstand zu TSMC und vorallem zu Samsung nicht wirklich groß.

Bin der Meinung, dass Sie mit 7nm nicht genauso versagen wie mit 14nm :wink:

der allererste 7nm Tape-out ist bei GF erst für Mitte/Ende 2018 geplant (und das ist der AMD Prozessor). Dann +0,75 - 1 Jahr bis zur Serienfertigung.

Der Abstand beträgt zu TSMC also min. 1 Jahr wenn nicht mehr.

Later this year, GF will use immersion steppers to tape out its first 7-nm chip, an AMD processor.

Link: https://www.eetimes.com/document.asp?doc_id=1333326&page_number=2

für mich hört sich "later this year" nicht nach in 2-3 Monaten an, das wäre dann IMHO "in Kürze". Der Artikel ist vom 29. Mai 2018. Deshalb gehe ich persönlich eher von Q4/18 aus.

Ravenhearth

2018-06-21, 13:16:20

Nächstes Jahr wird AMD auch im Server massiv Marktanteile gewinnen und dann wird es bei Intel richtig krachen, vor allem falls sich die Fertigung weiter verzögert. Aber selbst wenn nicht, 2020 7nm EUV gegen Intels 10nm hört sich von der Fertigung immer noch ziemlich gut an für AMD.
Klingt eher, als würden Ice Lake bzw. 10nm+ erst 2021 (https://www.forum-3dcenter.org/vbulletin/showthread.php?p=11716145#post11716145) in Server kommen. ;D

YfOrU

2018-06-21, 14:06:05

für mich hört sich "later this year" nicht nach in 2-3 Monaten an, das wäre dann IMHO "in Kürze". Der Artikel ist vom 29. Mai 2018. Deshalb gehe ich persönlich eher von Q4/18 aus.

Das sehe ich auch so. Vor H2/2019 kann man nur mit dem rechnen was TSMC liefert. Da AMD dieses mal Epyc priorisiert gehe ich eigentlich nicht davon aus das Ryzen 3 (Desktop) im ersten Halbjahr kommt.

Vorstellen könnte man sich natürlich noch zwei Top-SKUs mit 12 und 10C oberhalb des bestehenden 12nm Portfolios gegen Mitte/Ende Q2. Aber dann halt auch zu entsprechenden Preisen und damit automatisch recht geringen Stückzahlen. TR 3 sollte kein Problem sein da die Stückzahlen sowieso sehr niedrig sind. Also vermutlich das obere Ende des (Desktop) Portfolios schön tapezieren und drunter erstmal weiter 12nm Produkte verkaufen bis GF richtig in die Gänge kommt.

SKYNET

2018-06-21, 14:37:06

der allererste 7nm Tape-out ist bei GF erst für Mitte/Ende 2018 geplant (und das ist der AMD Prozessor). Dann +0,75 - 1 Jahr bis zur Serienfertigung.

Der Abstand beträgt zu TSMC also min. 1 Jahr wenn nicht mehr.

Link: https://www.eetimes.com/document.asp?doc_id=1333326&page_number=2

für mich hört sich "later this year" nicht nach in 2-3 Monaten an, das wäre dann IMHO "in Kürze". Der Artikel ist vom 29. Mai 2018. Deshalb gehe ich persönlich eher von Q4/18 aus.

dürfte wohl der athlon auf zen+ architektur sein dann....

robbitop

2018-06-21, 15:26:22

Ich sehe das auch so. Sich von Fabs zu trennen war genau der richtige Schritt. So trägt man Risiko, Betriebskosten und Forschung nicht allein, sondern wird auf viele Kunden verschmiert. Auch haben Fremdfertiger wie TSMC/Samsung selbst das Kapital, das Know How und den Willen (ist ja ihr Kerngeschäft) an der bleeding edge zu bleiben.

Auch zu AMDs Zeiten gab es schon Prozesse, die nicht so toll liefen und z.T. Verspätungen hatten (65 nm und 32 nm waren nicht so toll). Es wäre sicherlich auch nicht besser geworden, da anzunehmen ist, dass mit immer kleineren Prozessen die Forschungsaufwände (und somit auch der Kapitalbedarf) mit einer nicht-linearen Funktion (Potenzfunktion) steigt.

Was AMD+Fremdfertiger mit den aktuellen Zen CPUs aus dem 14nm LP Prozess macht ist schlichtweg sehr, sehr gut.

Rückblickend alles richtig gemacht (habe ich damals aber anders gesehen).

reaperrr

2018-06-21, 16:35:59

Rückblickend alles richtig gemacht (habe ich damals aber anders gesehen).
Geht mir auch so.

Selbst der Wafer-Supply-Agreement-Albatross, der AMD noch um den Hals hängt (was ja zum Glück langsam weniger nachteilhaft wird), war (leider) nötig, um den Schritt überhaupt durchführen zu können.

Sie mussten quasi darauf bauen, sich die ersten Folge-Jahre irgendwie über Wasser zu halten und dann später irgendwann mit besseren Designs die passendsten oder günstigsten (je nach Anforderung) Prozesse für ihre Chips aussuchen zu können.

Man muss auch mal bedenken, dass AMD selbst zu den besten A64-Zeiten kaum Kapital (Gewinn) aus dem Vorteil ziehen konnte, weil die Kosten für Produktion und Fab-R&D so verdammt hoch waren und sie wegen zu wenig Fabs nicht die Kapazität hatten, um die Nachfrage befriedigen und die Fixkosten je CPU senken zu können.

SKYNET

2018-06-21, 16:38:24

Man muss auch mal bedenken, dass AMD selbst zu den besten A64-Zeiten kaum Kapital (Gewinn) aus dem Vorteil ziehen konnte, weil die Kosten für Produktion und Fab-R&D so verdammt hoch waren und sie wegen zu wenig Fabs nicht die Kapazität hatten, um die Nachfrage befriedigen und die Fixkosten je CPU senken zu können.

das grösste problem damals war wohl eher intel und deren absprachen mit indell und HP...

Schnoesel

2018-06-21, 18:18:02

http://europa.eu/rapid/press-release_IP-09-745_de.htm

Die Kommission wendet sich in ihrer Entscheidung nicht gegen die Rabatte an sich, sondern gegen die Bedingungen, die Intel an die Rabatte geknüpft hat. Da Computerhersteller marktbedingt den größten Teil ihres Bedarfs an CPUs mit x86-Architektur von Intel abdecken, unterliegt ohnehin nur ein beschränkter Teil des CPU-Bedarfs eines Computerherstellers dem Wettbewerb.

Die Preispolitik von Intel bestand darin, dass ein Computerhersteller, der beschloss, für den dem Wettbewerb unterliegenden Teil seines Bedarfs CPUs von AMD zu erwerben, den Rabatt (bzw. einen großen Teil seines Rabatts) verlor, den Intel für den weitaus größeren Teil seines Bedarfs gewährte, den der Computerhersteller notgedrungen nur bei Intel decken konnte. Der Computerhersteller hätte daher für jede der gelieferten Einheiten, die er ausschließlich bei Intel beziehen konnte, einen höheren Preis entrichten müssen. Mit anderen Worten: Wenn ein Computerhersteller nicht praktisch seinen gesamten Bedarf an CPUs mit x86-Architektur bei Intel deckte, entging ihm ein erheblicher Rabatt auf seine gesamten und sehr umfangreichen Einkäufe bei Intel. Um im Wettbewerb für den restlichen CPU-Bedarf der Computerhersteller mit den Intel-Rabatten mithalten zu können, hätte ein Wettbewerber, der ebenso effizient war wie Intel, für seine CPUs einen unterhalb seiner Herstellungskosten liegenden Preis berechnen müssen, selbst wenn der durchschnittliche Preis seiner CPUs bereits unter dem Intel-Preis lag.

So hat AMD einem bestimmten Computerhersteller zum Beispiel eine Million CPUs kostenlos angeboten. Hätte der Computerhersteller alle angebotenen CPUs angenommen, so hätte er Intels Rabatt auf den Erwerb der vielen Millionen verbleibenden CPUs verloren, so dass er allein durch die Annahme dieses ausgesprochen günstigen Angebots insgesamt schlechter dagestanden hätte. Deshalb akzeptierte der Computerhersteller nur 160 000 kostenlose CPUs.

fondness

2018-06-21, 18:48:13

http://europa.eu/rapid/press-release_IP-09-745_de.htm

Und das traurige daran: Für Intel hat sich das mehr als nur bezahlt gemacht. Die paar Milliarden Strafe waren ein klacks dagegen. Plus: Heute würde es nicht anders laufen.

reaperrr

2018-06-22, 07:40:59

das grösste problem damals war wohl eher intel und deren absprachen mit indell und HP...
AMD hat aber auch die 65nm-R&D und -Implementierung verzögert um länger so viele 90nm-CPUs wie möglich produzieren zu können.

Natürlich hat Intel ihnen auch geschadet, aber in dem von mir gemeinten Zeitraum war AMD einfach hauptsächlich durch fehlende Produktionskapazitäten gedeckelt.

Das wird ihnen durch das Dual-Sourcing mit TSMC und GloFo ab 2019, wenn sie mit Zen2 erstmal die Performance-Krone haben, wohl nicht mehr passieren.

Übrigens: Es geht das Gerücht um, dass auch Intels 14nm-DualChip-MCM-Zwischenlösung zur Überbrückung der Zeit bis IceLake-SP a) nicht in 2019 fertig wird und b) auch keine vollen 56 Kerne bieten wird (und die TDP trotzdem in die Kategorie "nicht mehr feierlich" fällt).
Sieht also ganz stark danach aus, dass AMD nicht nur beim Fertigungsprozess, sondern auch bei der maximalen Kernzahl pro Sockel mit Zen2 einen ordentlichen zeitlichen Vorsprung und zumindest 2019 quasi für sich allein hat. Wer hätte das vor einem Jahr gedacht... garantiert nicht mal AMD selbst.

Piefkee

2018-06-22, 08:15:43

Übrigens: Es geht das Gerücht um, dass auch Intels 14nm-DualChip-MCM-Zwischenlösung zur Überbrückung der Zeit bis IceLake-SP a) nicht in 2019 fertig wird und b) auch keine vollen 56 Kerne bieten wird (und die TDP trotzdem in die Kategorie "nicht mehr feierlich" fällt).
Sieht also ganz stark danach aus, dass AMD nicht nur beim Fertigungsprozess, sondern auch bei der maximalen Kernzahl pro Sockel mit Zen2 einen ordentlichen zeitlichen Vorsprung und zumindest 2019 quasi für sich allein hat. Wer hätte das vor einem Jahr gedacht... garantiert nicht mal AMD selbst.

Zu a) würde mich wundern wenn sie das MCM Konzept so schnell bringen können
zu b) Bei den Dual-MCM Konstrukt ist man auf BGA 5903. 28x2(XCC) auf einen Package in 14nm, wird es mM nicht geben. Der Interconnect benögtigt auch nicht unwenig Strom.

Bin sehr gespannt wie Intel auf die neuen EPYC's reagiert :wink:

Skysnake

2018-06-22, 08:35:02

Für Intel ist es gar kein Problem ein MCM mit 2 Dies zu bauen. Das könnten die heute schon machen, wenn sie ein neues Package Designer würden. Und das ja sogar mit zwei Sockel Support!

Die Xeon Platinum können ja 4s unterstützen.

Bißchen was am BIOS drehen und du hast eine CPU mit 12 Menschen Channels und bis zu 56 Cores.

Das Problem dabei ist eher, dass der Interconnect dann schmälern zwischen den CPUS ist als bei EPYC. Also zumindest soweit ich das im Kopf habe

SKYNET

2018-06-22, 09:28:04

Bin sehr gespannt wie Intel auf die neuen EPYC's reagiert :wink:

haben sie doch schon "wir müssen den verlust unter 20% halten im servermarkt" die wissen schon wie das teil performt. :)

fondness

2018-06-22, 19:34:28

TSMC bestätigt Beginn der 7nm Massenproduktion. Dabei werden AMD CPUs neben Qualcomm und Apple ausdrücklich erwähnt:
http://www.chinatimes.com/newspapers/20180621001096-260202

Unicous

2018-06-22, 20:02:59

Was?:eek:

Bomby hat doch gesagt, dass TSMC niemals im Leben CPUs fertigen wird sondern nur GPUs und das höchste der Gefühl wären APUs oder so.:eek:

:rolleyes:

OBrian

2018-06-23, 02:25:08

Es sind möglicherweise auch APUs gemeint, ich würde in eine Formulierung eines Schreibers nicht zu viel Gewicht legen.

Unicous

2018-06-23, 03:53:37

AMD braucht aber momentan keine APUs, sondern CPUs. GF kann die Kapazitäten nicht liefern die sie für Epyc@7nm brauchen, denn die Fab dürfte vollkommen ausgelastet sein mit 14/12nm Chips und wenn sie dann mal mit der 7nm risk production anfangen kann GF AMD nicht genug Epyc Chips liefern die sie brauchen um Intel ein Schnippchen zu schlagen.

TSMC hat man mit der Massenfertigung schon begonnen und die ersten Testchips gibt es auch schon. Ist ja auch keine Neuigkeit, die Chips hat Su auf der Computex gezeigt.:wink:

Zur Erinnerung:

Later this year, GF will use immersion steppers to tape out its first 7-nm chip, an AMD processor. An IBM processor will follow with ASICs coming in 2019, said Patton.

GF made the size of its 7-nm pitches and SRAM cells similar to those of TSMC to let designers like AMD use both foundries. AMD “will have more demand than we have capacity, so I have no issues with that,” he said of AMD using the Taiwan foundry.

https://www.eetimes.com/document.asp?doc_id=1333326&page_number=2

SKYNET

2018-06-23, 10:47:02

GF kann die Kapazitäten nicht liefern die sie für Epyc@7nm brauchen

sehe ich auch so, sonen supercomputer brauch ja schon um die 5000 CPUs, hört sich erstmal nach nix an, aber ist eine gewaltige menge, zumal in solchen rechnern ja grundsätzlich die topmodelle zum einsatz kommen, und die müssen erstmal selektiert werden... denke das nur jede 5. funktionsfähige CPU den ansprüchen genügt, entsprechend wären das schon 25k CPUs + ausfallrate auf dem wafer = 30-35k CPUs :freak:

AffenJack

2018-06-23, 11:29:15

AMD braucht aber momentan keine APUs, sondern CPUs. GF kann die Kapazitäten nicht liefern die sie für Epyc@7nm brauchen, denn die Fab dürfte vollkommen ausgelastet sein mit 14/12nm Chips und wenn sie dann mal mit der 7nm risk production anfangen kann GF AMD nicht genug Epyc Chips liefern die sie brauchen um Intel ein Schnippchen zu schlagen.

Ich glaube ja weniger, dass es bei Epyc an den Mengen scheitert. Eher, dass GF einfach gar nix in 7nm liefern kann, weil der Prozess nicht soweit ist. Sobald 7nm läuft dürfte ein Serverprodukt wie Epyc von den Kapazitäten locker zu stemmen sein. Gf dürfte erst in Kapazitätsprobleme laufen, wenn APUs und Ryzen beide vom Band laufen sollen (Oder sogar noch GPUs zusätzlich).

Skysnake

2018-06-23, 12:29:18

sehe ich auch so, sonen supercomputer brauch ja schon um die 5000 CPUs, hört sich erstmal nach nix an, aber ist eine gewaltige menge, zumal in solchen rechnern ja grundsätzlich die topmodelle zum einsatz kommen, und die müssen erstmal selektiert werden... denke das nur jede 5. funktionsfähige CPU den ansprüchen genügt, entsprechend wären das schon 25k CPUs + ausfallrate auf dem wafer = 30-35k CPUs :freak:

Intel Supercomputer werden fast nie die Top CPUs. Die sind in der Regel viel zu teuer für Ihre Leistung.

Es passiert nur recht selten das man die Topf CPUs nimmt. Wenn dann eigentlich nur weil man genug Geld aber zu wenig Strom oder Platz hat. Oder recht spezielle Anwendungen die nur innerhalb eines Knotens gut skalieren.
Da haste aber normal nur maximal zwei bis dreihundert nodes.

SKYNET

2018-06-23, 14:09:08

Intel Supercomputer werden fast nie die Top CPUs. Die sind in der Regel viel zu teuer für Ihre Leistung.

Es passiert nur recht selten das man die Topf CPUs nimmt. Wenn dann eigentlich nur weil man genug Geld aber zu wenig Strom oder Platz hat. Oder recht spezielle Anwendungen die nur innerhalb eines Knotens gut skalieren.
Da haste aber normal nur maximal zwei bis dreihundert nodes.

https://www.hardwareluxx.de/index.php/news/allgemein/wirtschaft/46784-deutschland-bald-wieder-in-den-top-10-der-supercomputer.html

Skysnake

2018-06-23, 17:41:12

Ja was willst du uns mit dem Link sagen?

Dir ist schon aufgefallen, dass die da 24 Core CPUS verbauen das Topmodel aber 28 hat.

Unicous

2018-06-23, 18:00:11

@AffenJack Nichts anderes habe ich geschrieben/gemeint. 😋

MR2

2018-07-20, 07:21:17

http://www.pcgameshardware.de/AMD-Zen-Architektur-261795/News/Ryzen-3000-AM4-16-Kerner-1261192/
"Ryzen 3000: AM4 soll angeblich 16 Zen-2-Kerne bekommen"

Gerüchte, Gerüchte....

Ich hoffe auf 10% mehr IPC, aber wie siehts mit dem Takt aus?

robbitop

2018-07-20, 10:56:09

johla

2018-07-20, 10:58:03

Werden alle bisher bekannten Sicherheitslücken gefixt sein?

Gipsel

2018-07-20, 11:11:47

Werden alle bisher bekannten Sicherheitslücken gefixt sein?Spectre v1 kannst Du praktisch nicht in Hardware fixen (ohne Spekulation/OoOE komplett auszuknipsen, was von der Performance nicht zu tolerieren wäre).

HOT

2018-07-20, 12:24:43

Ich würde auf folgendes tippen: 10% mehr IPC + >10 % mehr Singlecore Takt + >/=50% mehr Kerne.
Ich bin schon auf die Caches gespannt (irgendwo gab es ja mal ein Gerücht zur Verdopplung des L3 pro CCX).
Es war schon von 15% mehr IPC pro Takt die Rede und ich denke, irgendwas zwischen 5 und 10% wird auch realistisch sein, je nach Anwendungen. Hinzu käme noch der Takt, der in Richtung 5GHz tendiert und natürlich die 4-8 mehr Kerne. Es ist ziemlich klar, dass Zen2 Coffeelake in Sachen IPC pro Takt mehr oder weniger deutlich überflügeln wird und ähnliche Taktraten anpeilen dürfte. Große Unbekannte bleibt die Speicherlatenz bei 3-4 CCX. Sollte man allerdings den riesigen L3$ realisieren, wär das sicherlich ebenfalls kein Problem.

Opprobrium

2018-07-20, 12:24:55

16 Kerne wären natürlich schon ein Ding. Für Threadripper würde man sich dann wieder die Option offen halten ohne großen Aufwand die Kernzahl zu verdoppeln. Könnte natürlich auch sein, daß AMD für Zen 2 die ein-Die-für-Alles Strategie aufgibt, und einen 12 Kerner für Konsumenten sowie einen 16 Kerner für Server auflegt.

Auch möglich wäre, daß Threadripper 3 ein ganz eigenes Produkt mit eigenem Sockel wird und nur noch aus zwei Die besteht.

HOT

2018-07-20, 12:32:18

Ich würd mal darauf tippen, dass der 16-Kerner von TSMC kommt und er 12-Kerner von GloFo.

Der_Korken

2018-07-20, 15:14:54

Es war schon von 15% mehr IPC pro Takt die Rede und ich denke, irgendwas zwischen 5 und 10% wird auch realistisch sein, je nach Anwendungen.

[...]

Große Unbekannte bleibt die Speicherlatenz bei 3-4 CCX. Sollte man allerdings den riesigen L3$ realisieren, wär das sicherlich ebenfalls kein Problem.

Die Leistung steigt also quadratisch mit dem Takt :eek:

(schon klar was gemeint ist, bin aber beim Lesen drüber gestolpert :D)

Bei der Speicherlatenz hätte AMD möglicherweise noch einen Trumpf im Ärmel, nämlich einen vom Speichertakt entkoppelten IF-Takt. Wenn die Taktbarkeit des Prozessors steigt, der Speichertakt aber konstant ist, wird sowas sicher lohnend. An den CCX-zu-CCX-Latenzen sieht man, dass beim IF im Vergleich zu Intels Ringbus viel Latenz draufgeht - auch für den Speicher.

YfOrU

2018-07-20, 15:24:45

Es ist ziemlich klar, dass Zen2 Coffeelake in Sachen IPC pro Takt mehr oder weniger deutlich überflügeln wird und ähnliche Taktraten anpeilen dürfte.

Im Mittel erwarte ich bei gleicher Frequenz recht exakt CFL Niveau. AMD wird wahrscheinlich neben IF, Cache und Speichercontroller vor allen die Auslastung der Ausführungseinheiten verbessern. Im Umkehrschluss wird der "Gewinn" durch SMT gegenüber Zen 1 dann aber auch etwas abnehmen. Also mehr IPC bei 1T pro Kern.

Der_Korken

2018-07-20, 15:29:59

Könnte man die Anzahl der Ausführungseinheiten pro Kern eigentlich noch weiter steigern oder gibt das irgendwelche Probleme? Wenn man es schafft mehr auszulasten, lohnt sich das vielleicht, denn Singlethread-Performance ist schwierig zu erhöhen.

YfOrU

2018-07-20, 15:39:41

Ja mit beispielsweise SMT4 statt SMT2. Also 1C/4T (wie IBMs Power 9). Schaut man sich sowohl die ST als auch MT Performance (SMT) von Zen gegenüber CFL an hat AMD auf jeden Fall noch Spielraum. SMT4 hat immer dann Nachteile wenn nicht genug Threads vorhanden sind (Anwendung). Ein Teil der Ausführungseinheiten langweilt sich dann. Ein paar mehr "schmälere" Kerne mit SMT2 sind dann besser.

gravitationsfeld

2018-07-20, 16:19:49

Mehr Ausfuehrungseinheiten haben einen abnehmenden Ertrag. Gut optimierte Programme schaffen 1-2 Instructions/Cycle, selbst auf Prozessoren die bis zu acht koennten.

Ja mit beispielsweise SMT4 statt SMT2. Also 1C/4T (wie IBMs Power 9). Schaut man sich sowohl die ST als auch MT Performance (SMT) von Zen gegenüber CFL an hat AMD auf jeden Fall noch Spielraum. SMT4 hat immer dann Nachteile wenn nicht genug Threads vorhanden sind (Anwendung). Ein Teil der Ausführungseinheiten langweilt sich dann. Ein paar mehr "schmälere" Kerne mit SMT2 sind dann besser.
So breit ist Power9 gar nicht. Der maximale Durchsatz ist 6 Instructions/Cycle. Ryzen und Intel schaffen acht.

Der_Korken

2018-07-20, 17:40:53

Gipsel

2018-07-20, 18:00:58

Wo liegt eigentlich der Flaschenhals beim Steigern der IPC? 1-2 Instruktionen sind im Schnitt zu dem, was AMD und Intel pro Takt dekodieren und rechnen könnten, lächerlich wenig. Sind es Write-Read-Abhängigkeiten, zu viele Branches, ...? Ich finde es irgendwie erstaunlich, dass bei der Singlethread-Leistung sowas wie eine Sättigung eingetreten ist über die letzten Jahre, wenn das mit den Sprüngen früherer Architekturen (Conroe, Nehalem, Sandy Bridge) vergleicht. Als ob es eine physikalische Grenze geben würde, wie schnell ein CPU-Kern sein kann. Vielleicht nicht ganz so "ernst", aber in Anbetracht der sonstigen Entwicklungen im Halbleiterbereich ist die Stagnation hier imho erstaunlich.
Viele Probleme/Algorithmen erfordern eine gewisse serielle Abarbeitung und besitzen einfach eine begrenzte Menge an Instruction Level Parallelität. Und die möglichst perfekte Extraktion dieser Parallelität kostet irgendwann überproportional viele Ressourcen. Man muß also die CPUs enorm viel größer machen, um dann im Schnitt wenige Prozente Performance zu gewinnen. Und ab einer gewissen Grenze kostet das dann auch unvertretbar mehr Energie, als man an Performance gewinnt, die Effizienz geht also in den Keller.

gravitationsfeld

2018-07-20, 18:04:09

Der groesste Killer sind Cache-Misses. Ooops, Speicher nicht im Cache, >100 Takte futsch.

Digidi

2018-07-20, 18:24:11

Ich frag mich wohin die Reise mit CPUs noch geht. Im Gegensatz zu GPUs hilft einer CPU kein unendlich großer Die Space, da sie ja hauptsächlich Serielle Probleme abarbeiten soll. Bei der CPU dürften wir doch bald am Ende der Skalibarkeit sein. Man sieht doch schon jetzt das Intel CPUs kaum noch an Leistung gewinnen und der Mitbewerber eigentlich nur genau so Schnell kann.

Sind denn schon andere Transisoren in Sicht die schneller schalten können?

BlacKi

2018-07-20, 18:35:00

Man sieht doch schon jetzt das Intel CPUs kaum noch an Leistung gewinnen und der Mitbewerber eigentlich nur genau so Schnell kann.
jahrelang wird behauptet, intel wird nur nicht schneller weil amd zu langsam ist und jetzt erkennt man das man entwicklungs technisch das ende der fahnenstange erreicht hat?

letztendlich sehe ich das schon länger genauso.

da die großen taktsteigerungen ausbleiben muss man eben in die breite. die steigerungen der zukunft singlethreaded kommen wohl nur noch vom speichertakt/latenz.

also wenn amd zu intels singlethread performance ausschließen könnte, dann nur durch den speichertakt/latenz. an die 5ghz bei amd selbst mit OC glaub ich nicht mehr, auch deshalb, weil die coreanzahl wichtiger wird wie die letzten 100mhz beim takt. die steigende performance durch höheren ramtakt und verbesserte latenzen verbessert sich von gen zu gen, die sind fast kostenlos mitzunehmen.

Isen

2018-07-21, 11:14:06

[...] nämlich einen vom Speichertakt entkoppelten IF-Takt. [...]

Ganz zu Beginn, kurz vor dem Launch Ryzens, wurde erwähnt, dass man u.U. für den Refresh zumindest für den IF einen Multiplier anbieten möchte.
Kurz vor dem Launch des Refreshs war auf einmal nichts mehr zu dem Thema. Ich hoffe daher, dass das bei Zen2 möglich sein wird und ich hoffe das man dies nicht exklusiv für den 400er Chipsatz ermöglicht, würde mich dann schon echt ärgern.

also wenn amd zu intels singlethread performance ausschließen könnte, dann nur durch den speichertakt/latenz. an die 5ghz bei amd selbst mit OC glaub ich nicht mehr, auch deshalb, weil die coreanzahl wichtiger wird wie die letzten 100mhz beim takt.

Ne ne... der IF muss höher. Der Rest passt mittlerweile super, Problem ist nur, dass das alles noch Händisch vom User angepasst werden musste (Ryzen1)
Mit dem Refresh sieht man ja auch exakt dort die Verbesserungen. Nächste Schritt wird definitiv der IF sein und dort vermute ich auch die größte Leistungssteigerung.
Speichertakt hab ich mit Ryzen1 schon alles durchgetestet, da ist nichts mehr zu holen mit mehr Takt. Es Stagniert punkt genau ab 3500mhz und bei 3600 ist die Handbremse inkl. vollständiger Instabilitäten, wo man gar nicht mehr weiß, wo man jetzt ansetzen soll diese zu beseitigen.

Definitiv wird der IF Kernpunkt der Optimierungen, der Rattenschwanz den dieser mitbringt ist enorm.

Edit: Den Wahn an Kernen im Desktop sehe ich dann aber mit den Vermuteten 12/16 Kernen schon doch. 8 Kerne fürs zocken, Streamen usw sehe ich ja noch alles ein, ziehe jedenfalls den Nutzen aus diesen. Aber 12 gar 16 - neee das ist echt zu krass.
Dann lieber einen Selektierten Premium 8/16 mit zusätzlichen Features via CBS.

TGKlaus

2018-07-21, 12:43:18

Also ich glaube auch das 16 Kerne im Desktopbereich so sinnvoll sind wie damals die "8" Kerne beim Bulldozer.

Ich hoffe das AMD diesen Fehler nicht begeht.

Screemer

2018-07-21, 12:48:23

Jap, hoffentlich verstolpert man sich nicht im neuen Rennen um mehr Kerne. Ganz ehrlich hätte ich lieber noch winzige 2-4 low-power Kerne für die Alltagsarbeit. Keine Ahnung ob sich das bei x86 lohnen würde um das Powerbudget dort zu senken.

HOT

2018-07-21, 13:18:35

Also ich glaube auch das 16 Kerne im Desktopbereich so sinnvoll sind wie damals die "8" Kerne beim Bulldozer.

Ich hoffe das AMD diesen Fehler nicht begeht.
Was fürn Fehler?

Th3o

2018-07-21, 13:21:42

Es wir sicherlich auch Varianten mit 12 und 8 Kernen geben. Jeder nimmt das, was er braucht.

fondness

2018-07-21, 13:25:06

Es gibt keine Alternative zu mehr Kernen, gerade auch im Serversegment. IPC und Takt steigern kaum noch. Im übrigen wird das auch die Softwareentwicklung wieder deutlich animieren, bessere parallelisierte Produkte auszuliefern. Durch die ewig Intel-Stagnation hat sich da in den letzten Jahren ja nicht mehr so viel getan.

16 Kerne wären natürlich schon ein Ding. Für Threadripper würde man sich dann wieder die Option offen halten ohne großen Aufwand die Kernzahl zu verdoppeln. Könnte natürlich auch sein, daß AMD für Zen 2 die ein-Die-für-Alles Strategie aufgibt, und einen 12 Kerner für Konsumenten sowie einen 16 Kerner für Server auflegt.

Auch möglich wäre, daß Threadripper 3 ein ganz eigenes Produkt mit eigenem Sockel wird und nur noch aus zwei Die besteht.

Vor allem nachdem Intel nichts zu bieten hat wäre so ein Ding für AMD natürlich Gold wert. 16 Kerne mit >= Skylake-IPC, an die 5 Ghz Takt und weiterhin nicht mehr als ~100W TDP hat Intel in 2019 schlicht nichts entgegen zu setzen. So ein Ding kann man problemlos um $999 verkaufen. Im Serversegment sieht es für Intel sogar noch über aus, denn dort skaliert die Software ausnahmslos auch mit den Kernen. Ein 64 Core EPYC würde neue Maßstäbe setzen.

iuno

2018-07-21, 15:04:30

Das heisst aber nicht zwangslaeufig, dass der Consumer auch immer mehr Kerne braucht. Der Trend ist z.B. gerade bei Smartphones laecherlich. Versteht mich nicht falsch, ich bin ja sehr froh, dass AMD uns im Mainstream Desktop mehr Kerne beschert hat. Aber nach 10 Jahren 4 Kernen sind wir jetzt bei 8 und muessen nicht innerhalb von 2 Jahren zwangslaeufig gleich auf 16 hoch. Zumal AMD ja auch keinen Grund hat, das Zeug zu verschenken.

Was ist denn da gerade was?

Zen -> Zen 2
Summit Ridge -> Matisse
Naples -> Rome
Raven Ridge -> Picasso

Stimmt das so?

Vermutlich wird es dann ja wieder ein Zeppelin-artigen Chip mit 16 Kernen geben, nennen wir es mal Zeppelin2, dann koennte ich mir so ein Lineup vorstellen:

CCX2: 8*Zen2
Zeppelin2: 2*CCX2
Rome: 4*Zeppelin2 mit bis zu 64C
Threadripper2: 2*Zeppelin2 mit 16-32C (ggf. per Refresh auf mehr Kerne, so wie beim aktuellen TR auch gemacht)
Picasso: 1*CCX2, bis zu 8 Kerne und IGP auf AM4

Intel hat ja momentan im 6-Kerner auch eine IGP und wird wohl mit 10nm auf 8 Kerne+IGP hoch gehen. Picasso waere dann der Standard-Chip fuer AM4, man koennte ja zusaetzlich auch noch 10-16 Kern Varianten mit 1*Zeppelin2 auf AM4 bringen, wenn es denn sein muss, momentan gibts ja auch sowohl Ryzen als auch Threadripper mit 8C. Ansonsten muss man halt auf die TR Plattform gehen.

Und fuer Mobile dann halt nochmal was noch kleineres. Stoney Ridge hat ja auch bis heute noch keinen Nachfolger bekommen oder?

Leonidas

2018-07-21, 15:17:22

Zen -> Zen 2
Summit Ridge -> Matisse
Naples -> Rome
Raven Ridge -> Picasso

Picasso dürfte Zen+ sein, noch nicht Zen 2. Kommr einfach zu früh dafür (Jahresanfang 2019).

Locuza

2018-07-21, 15:44:19

[...]

Was ist denn da gerade was?

Zen -> Zen 2
Summit Ridge -> Matisse
Naples -> Rome
Raven Ridge -> Picasso

Stimmt das so?

Vermutlich wird es dann ja wieder ein Zeppelin-artigen Chip mit 16 Kernen geben, nennen wir es mal Zeppelin2, dann koennte ich mir so ein Lineup vorstellen:

CCX2: 8*Zen2
Zeppelin2: 2*CCX2
Rome: 4*Zeppelin2 mit bis zu 64C
Threadripper2: 2*Zeppelin2 mit 16-32C (ggf. per Refresh auf mehr Kerne, so wie beim aktuellen TR auch gemacht)
Picasso: 1*CCX2, bis zu 8 Kerne und IGP auf AM4

Intel hat ja momentan im 6-Kerner auch eine IGP und wird wohl mit 10nm auf 8 Kerne+IGP hoch gehen. Picasso waere dann der Standard-Chip fuer AM4, man koennte ja zusaetzlich auch noch 10-16 Kern Varianten mit 1*Zeppelin2 auf AM4 bringen, wenn es denn sein muss, momentan gibts ja auch sowohl Ryzen als auch Threadripper mit 8C. Ansonsten muss man halt auf die TR Plattform gehen.

Und fuer Mobile dann halt nochmal was noch kleineres. Stoney Ridge hat ja auch bis heute noch keinen Nachfolger bekommen oder?
Laut alter Roadmap hatte AMD Low-Cost Zen-APU mit 2-Kernen als Nachfolger von Stoney Ridge geplant, aber ich habe davon auch nichts mehr mitbekommen.
Darüber hinaus waren 7nm APUs mit nur 4-Kernen auf der Roadmap, allerdings mit geringer TDP.
Da wie du sagtest, Intel verkauft schon 6-kerner im Notebook-Bereich und AMD hat angeblich ihre Server-Roadmap geändert und Rome potenter designed, als ursprünglich geplant, vielleicht gab und gibt es auch Änderungen an den APU-Plänen.
https://abload.de/img/amd-data-center-presedif3e.jpg
https://videocardz.com/69428/amd-snowy-owl-naples-starship-grey-hawk-river-hawk-great-horned-owl

Eine Low-Cost APU hat man dank anderer Roadmap auch für 2020 auf dem Plan, Dali:
https://pcmod.pl/wp-content/uploads/2018/03/threadripper-2020.jpg
https://wccftech.com/amd-ryzen-threadripper-roadmap-confirms-4th-next-gen-hedt-cpus/

BlacKi

2018-07-21, 17:00:23

Ne ne... der IF muss höher. Der Rest passt mittlerweile super, Problem ist nur, dass das alles noch Händisch vom User angepasst werden musste (Ryzen1)
Mit dem Refresh sieht man ja auch exakt dort die Verbesserungen. Nächste Schritt wird definitiv der IF sein und dort vermute ich auch die größte Leistungssteigerung.
Speichertakt hab ich mit Ryzen1 schon alles durchgetestet, da ist nichts mehr zu holen mit mehr Takt. Es Stagniert punkt genau ab 3500mhz und bei 3600 ist die Handbremse inkl. vollständiger Instabilitäten, wo man gar nicht mehr weiß, wo man jetzt ansetzen soll diese zu beseitigen.

Definitiv wird der IF Kernpunkt der Optimierungen, der Rattenschwanz den dieser mitbringt ist enorm.

das IF ist schuld daran, das der speichertakt so überhaupt limitiert. wenn die IF kompatibilität gesteigert werden kann, profitieren die cpus auch mit mehr ramtakt. IF ist teil der cpu und sollte der ramtakt von 4000mhz+ gehen, dann wird man auch performancesteigerungen sehen.

ich vermute ja, das IF gewisse kompatibilitätsgrenzen hat was den speichertakt angeht. würde man den IF so gestalten das die performance mit 4000mhz ram takt optimal laufen würde, würde die performance mit 2133er ram unterirdisch sein. da hat man anfangs lieber auf den günstigen speicher optimiert. ich glaube schon das mit der next gen speichersupport mit OC bis zu 4000mhz und auch mit leistungssteigerungen sehen werden.

iuno

2018-07-21, 17:10:04

@Leonidas und Locuza: OK, danke fuer die Infos. Dann finde ich das nicht mal so unwahrscheinlich. "Picasso" dann in der Speku natuerlich mit dem passenden Namen ersetzen. Problematisch ist dabei allerdings, dass AMD fuer die APUs bisher deutlich laenger gebraucht hat, bei dem was ich mir vorgestellt hatte, muesste man beides schon relativ zeitgleich bringen, sonst stuende man auf AM4 irgendwie erstmal bloed da. Wobei das natuerlich relativ ist.

YfOrU

2018-07-21, 18:08:31

Picasso dürfte ein einfacher Raven Ridge Refresh sein. Also analog zu Carrizo/Bristol Ridge und Summit/Pinnacle Ridge.

Für eine 7nm APU ist es Anfang 2019 noch deutlich zu früh, das Design ist erst 12 Monate alt und Potential ist sicherlich noch vorhanden (Fertigung, Firmware etc.) Da spricht praktisch alles für einen Refresh denn ein derart kurzer Zyklus wäre für AMD absolut untypisch. Es macht bezogen auf ein neues APU Design auch mehr Sinn zu warten bis sowohl die next gen CPU als auch GPU Architekturen laufen. Also dann bei Renoir/Dali. Finde ich auch schade aber der Schwerpunkt ist bei AMD an anderer Stelle angesiedelt. Das Problem ist halt auch das wenn man mit APUs richtig Geld verdienen will (wie Intel) diese in extrem hohen Stückzahlen benötigt (Fertigungskapazität) und abgesetzt (OEMs) werden müssen. Server und (High) Performance Desktop geht mit geringerem Risiko, geringeren Stückzahlen und höherer Marge.

Locuza

2018-07-21, 18:39:20

Es gab mal die angebliche Roadmap zu Beginn mit einigen inhaltlichen Fehlern, aber die Namen wurden korrekt genannt:
https://www.hardwareinside.de/wp-content/uploads/2017/10/1.jpg

Stellt sich jetzt die Frage, wie das mit der Roadmap von VZ übereinstimmt.
Ist diese hier einfach falsch oder ist Picasso ein 7nm Raven-Ridge Refresh mit Zen1-Cores?

In H2 2019 könnte AMD theoretisch auch eine 7nm APU mit Zen2 und Navi Cores umsetzen.

Ganz früher hat AMD Architekturupgrades in einer Jahreskadenz geplant, Llano, Trinity, Kaveri, Carrizo.
Daraus wurde effektiv aber nichts, Kaveri hat sich verspätet, dazwischen gab es Richland als Trinity Refresh, Kaveri hat noch mit Godaveri neue SKUs bekommen, Carrizo hatte nur einen DDR3 mobile Launch und kam erst als Bristol Ridge Refresh mit DDR4 Support auch für den Desktop.

Es wäre auf einer Seite schon enttäuschend wenn Picasso nur ein Raven-Ridge Refresh mit Zen1 + GCN Gen 5 wäre, wenn es 2019 auch Zen2 und Navi getrennt geben wird.

YfOrU

2018-07-21, 19:01:34

Raven Ridge Architektur und "Power/Performance uplift" spricht auch für einen typischen Refresh. Kann kaum etwas anderes als 14/12nm GF sein.

Das Design zu 7nm TSMC zu portieren wäre richtig teuer und auch planlos wenn man eh schon Zen2 bei TSMC und später GF hat. Die 7nm APU welche beides vereint dürfte wie gehabt nach CPU (Zen2) und dGPU (Navi) kommen. Das ist dann Ende 2019/Anfang 2020. Dazu ist Raven Ridge noch nicht so lange am Markt. Die Pro APUs kommen gerade erst an und auch Mobile zieht sich. Die Kosten für so ein Design müssen einfach auch wieder reinkommen und da halte ich 12 Monate für zu kurz.

Leonidas

2018-07-22, 05:41:37

Ist scheinbar eine Frage der Entwicklungs- und Fertiungskapazitäten. AMD stellt derzeit Consumer und maximal noch Server vorn ran. Alles ist nicht gleichzeitig zu lösen, also kommt APU später.

Sicherlich war mal der ursprüngliche Plan, RR noch in 2017 zu bringen, aber das hat man nicht (wirklich) geschafft. Nun wurde RR gleich unter "Ryzen 2000" eingeordnet, ist also ein 2018er Produkt. Ich vermute, dieses Schema führt man dann fort. Es könnte allenfalls passieren, das wenn die 7nm-Fertigung gut läuft, die APUs dann mal auf die gleiche Fertigung wie Consumer/Server aufschließen. Aber dies kaum vor 2020.

HOT

2018-07-22, 08:19:32

Da kann man aus der Not aber auch eine Tugend machen. Renoir wird sicherlich um die 20 CUs bieten und würde deshalb enorm von DDR5 profitieren. Ich wette, dass der diese APU in die AM5-Ära starten wird.

YfOrU

2018-07-22, 10:07:19

Ist scheinbar eine Frage der Entwicklungs- und Fertiungskapazitäten. AMD stellt derzeit Consumer und maximal noch Server vorn ran. Alles ist nicht gleichzeitig zu lösen, also kommt APU später.

Ja und was durch die sehr guten Ryzen Retail Verkaufszahlen (wie Amazon und Mindfactory) überlagert wird ist die eigentliche Realität. AMD hat seit einer gefühlten Ewigkeit BD/Excavator im Portfolio. Bis die ganzen alten Designs der OEMs umgestellt/ersetzt/abverkauft sind welche teilweise seit Jahren am Markt sind vergeht ziemlich viel Zeit. Bristol Ridge wird es sicherlich mindestens bis zum Jahreswechsel weiter geben und macht in jedem Fall noch die überwiegende Mehrzahl der APUs aus. Würde mich auch nicht überraschen wenn die alten APUs auch insgesamt (CPUs) bis dato noch mehr als die Hälfte von AMDs Volumen ausmachen.

Den Schwerpunkt bei Raven Ridge und Refresh sehe ich darin die alten 28nm Produkte (bei OEMs) Stück für Stück abzulösen und ein paar zusätzliche Design Wins zu holen. Dafür braucht es aber auch jede Menge SKUs (TDP Einstufungen, BGAs für SFF und AiO, Pro für Business etc.). Allein die offizielle Einführung der unterschiedlichen SKUs zieht sich dabei bereits über einen Zeitraum von ~3 Quartalen. Bis der Übergang zumindest zum Großteil abgeschlossen ist dürfte es ausgehend von der Einführung Ende 2017 um die 1,5 Jahre dauern. Einen Nachfolger für die am Markt noch immer präsenten Jaguar/Puma SoCs sowie Stoney Ridge gibt es noch nicht mal. Also erstmal "Altlasten" loswerden und durch Produkte ersetzen an denen auch etwas verdient wird (und man keine weiteren Marktanteile verliert).

Opprobrium

2018-07-22, 10:44:56

Für den nächsten RR Refresh, also Picasso, dürften vor allem die Grafikanteile relativ unverändert bleiben.

Für RR2 in 7nm erwarte ich, daß da dann auch ein größerer Sprung getan wird. Und zur Zeit hat AMD in der Hinsicht leider nicht so viel neues zu bieten.

Wird Zen2/Ryzen 3 eigentlich wieder komplett ohne iGPU auskommen?

amdfanuwe

2018-07-22, 11:15:00

Picasso in 12nm? Schade, hatte gedacht, dass die Maler 7nm repräsentieren.
Ein 7nm Raven Ridge shrink Anfang 2019 wäre ein Geniestreich. Sollte effizienter und leistungsfähiger sein als Intels Mobil Chips und entsprechend teuer zu verkaufen sein.

Wie wirklich Leistungsfähige GPU on Chip aussieht, zeigt ja Intel mit dem MCM. Ohne Hbm wird es da kaum gehen. Mal gespannt, wann AMD mit einm MCM rauskommt. Auf Grund der schlechten HBM Verfügbarkeit dürfte das noch etwas dauern.

reaperrr

2018-07-22, 14:59:05

Picasso in 12nm? Schade, hatte gedacht, dass die Maler 7nm repräsentieren.
Ein 7nm Raven Ridge shrink Anfang 2019 wäre ein Geniestreich. Sollte effizienter und leistungsfähiger sein als Intels Mobil Chips und entsprechend teuer zu verkaufen sein.
Da sehe ich keine Chance.
Zum einen müssten sie dafür extra den Zen+ Kern auf 7nm portieren nur für diesen einen Chip, der vermutlich schon 9-12 Monate später wieder durch den Nachfolger mit Zen2+Navi ersetzt wird.
Zum anderen ist GloFos 7nm wohl nicht vor Mitte/Herbst 2019 reif für die Massenproduktion, vorher wird AMD mMn keine Mainstream-APU in 7nm rausbringen.

AlterSack

2018-07-22, 20:13:47

Ich glaube nicht, dass Zen2 für AM4 16 Kerne haben wird.
AM4 ist ein Mainstreamsockel, da kommt es auch auf die Kosten an.
Ein 200mm² DIE in 7nm sollte zu teuer für den Zweck sein.
Ist auch garnicht notwendig. Dafür gibt es ja die Threadripper-Plattform.
...dann eher ein 16Kern-DIE für Epyc und TR.

Opprobrium

2018-07-22, 20:34:03

Meine Glaskugel sagt mir:

RR 2: 8 Kerne
Zen 2: 12 Kerne
Epyc2: 16 Kerne

Nur ob Threadripper dann auf Zen 2 oder Epyc 2 aufbaut wage ich noch nicht zu sagen :cool:

CompuJoe

2018-07-22, 22:13:37

RR 2 6 Kerne
Zen 2 (Ryzen3) 12 Kerne
Threadripper 24, 36 und später 48 Kerne
Epyc 2 48 Kerne (evtl. 64, siehe unten)

Der CCX wird auf 6 Kerne aufgebohrt denk ich.
Die werden nicht auf 8 Kerne pro CCX gehen (AM4) um Spielraum für höhere Taktraten innerhalb der TDP 95/105 Watt zu haben.
Evtl. ein CCX mit 8 Kernen für die Servervariante mit niedrigeren Taktraten.

TheAntitheist

2018-07-22, 22:14:34

Opprobrium

2018-07-22, 22:44:56

das gibts doch schon? und da kommen jetzt 32 Kerne, macht also keinen Sinn
Die 32 Kerne jetzt werden mit 4 Die erreicht, bei den Überlegungen geht es um 16 Kerne auf einem Die. Würde als schon Sinn machen vong Kernanzahlerdoppelung her.

CompuJoe

2018-07-22, 22:52:26

Die 32 Kerne jetzt werden mit 4 Die erreicht, bei den Überlegungen geht es um 16 Kerne auf einem Die. Würde als schon Sinn machen vong Kernanzahlerdoppelung her.

Ich kann mir nicht vorstellen das die alles in mehr Kerne Stopfen, die werden den CCX im Mainstream auf 6 Kerne aufbohren.

Opprobrium

2018-07-22, 22:57:46

Ich kann mir nicht vorstellen das die alles in mehr Kerne Stopfen, die werden den CCX im Mainstream auf 6 Kerne aufbohren.
Eben :smile: (genau darum ging es in den letzten paar Posts)

TheAntitheist

2018-07-23, 02:23:13

Die 32 Kerne jetzt werden mit 4 Die erreicht, bei den Überlegungen geht es um 16 Kerne auf einem Die. Würde als schon Sinn machen vong Kernanzahlerdoppelung her.
das juckt den Kunden doch genau 0 aus wie vielen DIEs die CPU besteht, vorallem gehst du von einem Rückschritt aus, was ausgeschlossen ist.

HOT

2018-07-23, 08:22:58

Das bleibt bei 4-Kerne-CCX, nur das Mesh wird größer. Und 6-Kerne-CCX macht bei 16-Kern-Dies keinen Sinn :D.

Tobalt

2018-07-23, 10:38:37

Bezgl. mehr Kernen:

Ich finde mehr Kerne sind kein Problem, solange der Boost sich optimal der Auslastung anpasst. 16 Kerne bedeutet ja nicht, dass bei Quad Core Last das Ding nicht mit >>4 Ghz laufen kann.

Bei der kleinen Fertigung gibt es einfach kaum anderes sinnvolles mit dem Silizium anzustellen. DIe Logik ist schon recht breit und die Caches üppig. Mehr Kerne ist der sinnvollste Weg, den Platz zu "verschwenden".

Die inkrementellen IPC Verbesserungen werden natürlich auch kommen, aber das reicht nicht für die Leistungsnachfrage.

Ich bin aber gespannt wie Intel und AMD die Kunden weiterhin dazu animieren wollen, Topmodelle zu kaufen. Ich hoffe *nicht* mit dummen sinnlose Beschränkungen, wie: nur unsere Topmodelle laufen auch in den Topboards oder Feature-Streichungen bei Midrange CPUs. Hierbei habe ich aber speziell Hoffnung, dass AMD sowass nicht macht.

Gipsel

2018-07-23, 11:13:52

Das ist auch ein Kostenoptimierungsproblem. Mit den Zeppelin-Dies hat AMD von Ryzen über TR und Epyc alle Segmente mit nur einem einzigen Die bedient. Mit RavenRidge kam dann ein APU-Die dazu. Dies bietet bei geringem bis mäßigem Volumen Kosteneinsparungen, selbst wenn dadurch das Die für den Desktop tendentiell etwas groß war.
7nm werden deutlich teurer in der Fertigung sein (sowohl die Fertigung an sich, als auch das Design und Tapeout eines Dies mitsamt den zugehörigen Masken), da würde man bei gleicher Überlegung auch ein deutlich kleineres Die als das 14nm-Zeppelin-Teil wählen, wenn es wieder nur ein Die gibt (also maximal 12 Kerne). Nur wenn AMD ein beträchtliches Volumen im Serversegment einkalkuliert, würde sich ein separates Die dafür lohnen (also z.B. ein 8core-Die für AM4 und ein 12/16core-Die für TR/Epyc [+ später dann die APU]). Es kann auch sein, daß AMD mit dieser Separation eine Generation länger wartet.

Opprobrium

2018-07-23, 11:54:03

vorallem gehst du von einem Rückschritt aus, was ausgeschlossen ist.
Hab eigentlich nirgends was geschrieben was irgendwie darauf hinweisen könnte, daß ich von einem Rückschritt ausgehe :confused:

Außer Du meinst das "Epyc = 16 Kerne", aber da meine ich wie gesagt Kerne pro Die, also insgesamt bis zu 64 wenn man weiterhin von 4 Die pro CPU ausgeht.

Und wenn Du CompuJoe meintest, so nimmt auch bei ihm die Kernanzahl zu, es gibt ja schließlich auch jetzt schon Threadripper CPUs mit weniger als 32 Kernen im Angebot.

vinacis_vivids

2018-07-23, 12:03:23

7nm werden deutlich teurer in der Fertigung sein (sowohl die Fertigung an sich, als auch das Design und Tapeout eines Dies mitsamt den zugehörigen Masken), da würde man bei gleicher Überlegung auch ein deutlich kleineres Die als das 14nm-Zeppelin-Teil wählen, wenn es wieder nur ein Die gibt (also maximal 12 Kerne).

7nm ist teurer wenn die Fläche äquivalent ist zu 14nm. Ansonsten ist 7nm >30% günstiger bei gleicher Leistung,weil da viel Fläche (65-70%) eingespart wird.

Die zwei DIE Strategie ist durchaus logisch, weil AMD sowohl GloFo als auch TSMC als Partner hat.

JVC

2018-07-23, 12:13:00

Wegen der Speicher Latency beim Zen+
http://www.userbenchmark.com/UserRun/9831493 ( 56,6ns DDR4 3534 MHZ )
http://www.userbenchmark.com/UserRun/9814170 ( 59,4ns DDR4 3466 MHZ )
http://www.userbenchmark.com/UserRun/9836069 ( 58,3ns DDR4 3466 MHZ )
http://www.userbenchmark.com/UserRun/9803023 ( 63,5ns DDR4 3200 MHZ )

Und hier mit langsamen Speicher
http://www.userbenchmark.com/UserRun/9816155 ( 80,7ns DDR4 2400 MHZ )
http://www.userbenchmark.com/UserRun/9779687 ( 83,9ns DDR4 2133 MHZ )

Also ich hoffe schon das Zen2 mit Optimierungen und mit schnellem RAM ~50ns erreicht ...

m.f.g. JVC

Und zur Abrundung noch einen schnellen und einen langsamen Intel.
http://www.userbenchmark.com/UserRun/9856761 ( 41,7ns DDR4 3867 MHZ )
http://www.userbenchmark.com/UserRun/9840877 ( 54,9ns DDR4 2400 MHZ )

fondness

2018-07-23, 12:42:51

Ich gehe mittlerweile auch von 16 Kernen im Matisse-Die aus und unveränderter Strategie zu Zen was die einzelnen Produkte betrifft. Die chinesische Quelle, die schon bei Vega richtig lag, ist bis auf weiteres mit Sicherheit die ernstzunehmenste Quelle. Charlie bläst ins selbe Horn, und auch der hat meistens gute Quellen. Auch der mittlerweile bestätigte 32 Core Threadripper spricht für mich klar für 16 Kerne im AM4, ansonsten wäre die Lücke IMO zu groß.

Matisse-Die:
- 16C Zen2 CPU (CCX Aufteilung sei mal dahingestellt)
- Infinity Fabric für bis zu 4 Dies per Socket
- 32x PCIe4.0 (bestätigt für EPYC)
- xGMI
- TSMC 7nm
- Ende 2018 als 64C EPYC "Rome"
- H1/2019 als 16- und 12 Kerner im AM4.
- H2/2019 als 32C TR4 Threadripper "Castle Peak" plus als High-End APU mit Vega20.

Renoir-Die:
- 8C Zen2 APU
- keine externe Infinity Fabric
- 16x PCIe3.0
- Navi iGPU
- GF 7nm
- Ende 2019 als AM4 Mainstream bzw. mobile BGA.

Zusammen mit den vom Chinesen genannten 10-15% mehr IPC ggü. Zen+ und vermutlich mehr Takt wären das höchst potenten Produkte. Man deckt auch wieder mit nur 2 Dies den Markt weitgehend ab. Was höchstens noch fehlt wäre eine Lowend-APU. Hier Skrink man vielleicht noch einen RavenRidge auf 7nm (sollte auf knapp über 100mm² raus kommen) oder man entwickelt was eigenes. Man hätte dann auch wieder die Option Threadripper ein Jahr später auf bis zu 64C zu erhöhen. 2019 sollten hier weiter 32C mit etwas mehr IPC und deutlich mehr Taktspielraum dank 7nm reichen.

Daredevil

2018-07-23, 12:50:51

Sehe auch nicht das Problem mit 16 Kernen.
Man "braucht" sie zwar heute nicht, aber was ist mit der kommenden Konsolen?
Die haben schon seit Ewigkeiten 8 Kerne intus und dort ist die Richtung ganz klar Multicore aktuell, gerade wo Streaming aktuell so im kommen ist.

Einen 16c Threadripper gibt es aktuell ab 700€, wieso sollte das in 7nm + Optimierungen nicht machbar sein für unter 400-500€? AMD hat schon seinen Plan und der Plan mit Threadripper geht schon gut auf.

basix

2018-07-23, 12:51:33

@fondness:
Ich denke EPYC wird eher früher kommen als H2. Mein Gedanke dazu ist, dass AMD EPYC mit Zen+ nicht neu auflegt und deswegen voll auf Zen 2 fokussiert wird.

Bei Renoir denke ich eher an 8x PCIe 4.0 anstatt 16x 3.0. Hoffe aber auf 16x PCIe 4.0. Das PCIe 4.0 Design kann man ja eh von Matisse übernehmen und so viel mehr Die Space wird das wohl nicht brauchen gegenüber PCIe 3.0. Ausserdem: IF wird trotzdem vorhanden bleiben. Kann mir nicht vorstellen, dass AMD das begräbt (wird ja auch für anderweitige interne Kommunikation verwendet). Off-Chip IF wird es aber wohl nicht haben, da hast du recht (falls das gemeint war).

Sehe auch nicht das Problem mit 16 Kernen.
Ein 16C Die wird in 7nm kleiner sein als das heutige Zen Die. Sehe da auch kein Problem.

fondness

2018-07-23, 12:54:40

Ich denke EPYC wird eher früher kommen als H2. Mein Gedanke dazu ist, dass AMD EPYC mit Zen+ nicht neu auflegt und deswegen voll auf Zen 2 fokussiert wird.

Bei Renoir denke ich eher an 8x PCIe 4.0 anstatt 16x 3.0. Hoffe aber auf 16x PCIe 4.0. Das PCIe 4.0 Design kann man ja eh von Matisse übernehmen und so viel mehr Die Space wird das wohl nicht brauchen gegenüber PCIe 3.0. Ausserdem: IF wird trotzdem vorhanden bleiben. Kann mir nicht vorstellen, dass AMD das begräbt (wird ja auch für anderweitige interne Kommunikation verwendet). Off-Chip IF wird es aber wohl nicht haben, da hast du recht (falls das gemeint war).

Stimmt, das mit EPYC war ein C&P Fehler, der steht auf der Roadmap sogar schon Ende 2018 drauf, habe es korrigiert. Mit der IF war natürlich die externe Kommunikation gemeint keine Frage. AM4 kann nur PCIe3.0, das wird sich ohne neuen Sockel wohl auch nicht ändern, deshalb gehe ich da jetzt mal von PCIe3.0 aus und erst mit AM5 PCIe4.0 für Consumer aus. Aber möglicherweise führt man doch PCIe4.0 auf AM4 ein, sofern technisch möglich, dann hättest du natürlich recht.

https://www.hartware.de/wp-content/uploads/2017/09/AMD-Roadmap-2017-mit-Vega-20.jpg

robbitop

2018-07-23, 13:09:00

Ich tippe auf folgendes:

CCX bleibt bei 4C

7nm Zen2:
3x CCX a 4C -> 12C

7nm Zen 3:
4x CCX a 4C -> 16C (der EUV Prozess soll nochmal erhöhte Dichte bringen)

7nm APU Renoir:
2x CCX a 4C -> 8C

Picasso ist ja noch 12nm -> Picasso verhält sich zu Raven Ridge wie Pinnacle Ridge zu Summit Ridge

Threadripper 3000:
48C (sofern es ein 12C Die ist - falls es tatsächich ein 16C Die ist, könnte es sein, dass man sich 64C für Threadripper 4000 aufhebt...)

JVC

2018-07-23, 13:16:35

Ich dachte ...
Zen2 bis zu 16 Kerne
Treadripper bis zu 32 Kerne
Epyc bis zu 64 Kerne
... ist schon so gut wie fix :confused:

m.f.g. JVC

fondness

2018-07-23, 13:18:29

Ich dachte ...
Zen2 bis zu 16 Kerne
Treadripper bis zu 32 Kerne
Epyc bis zu 64 Kerne
... ist schon so gut wie fix :confused:

m.f.g. JVC

Wenn es nach dem Chinesen und Charlie geht dann ja. Aber fix ist es erst, wenn es fix ist. :)

JVC

2018-07-23, 13:19:50

ok ist klar danke :)

Ich hoffe mal auf 16 Kerne ;)

m.f.g. JVC

robbitop

2018-07-23, 13:20:00

Im Moment ist gar nichts fix, da noch keine gesicherten Infos.
Wäre natürlich krass, wenn AMD (im Falle eines 16C Dies) voll aufdrehen würde:

AM4 16C
TR4 64C

Dann hätten wir eine ähnliche Situation wie damals beim AMD K8.

fondness

2018-07-23, 13:52:10

Wurde schon in einem anderen Thread gepostet aber hier nochmal betreffend TSMCs 7nm Fertigungsfortschritte aus der Q2 Bilanzpressekonferenz: http://www.tsmc.com/tsmcdotcom/ExtIRListingQuarterlyAction.do?action=listByYearAndQuarter&year=2018&quarter=2&language=E#

Let me talk about N7 ramp-up status.
For the tape-outs that we have completed for customers, all have very good yield and performance. We forecast a total of more than 50 customer product tape-outs by end of this year from a wide range of applications covering mobile, server CPU, network processor, gaming, GPU, FPGA, cryptocurrency, automotive and AI. Our 7-nanometer is already in volume production and accounted for less than 1 percent of our total wafer revenue in second quarter. It's expected to jump to more than 10% of our wafer revenue in third quarter and is estimated to contribute more than 20% revenue for us in fourth quarter this year.

Scheint also alles sehr gut zu laufen. Mehr als 20% vom Gesamtumsatz von TSMC in Q4 soll also bereits aus der 7nm Fertigung stammen. Selbst bei 7nm EUV ist man höchst optimistisch:

Let me talk about the N7+ and EUV.
…we expect to achieve better yield as compared to our N7.
The silicon results from our N7+ today are very encouraging. The lead N7+ product has tape-out early this month, and we expect to receive a few more tape-outs by end of this year. Volume production will start Q2 next year. That is Q2 2019, which will be the world's first EUV foundry production by that time. We have made ready multiple EUV scanners to support not only the N7+ development but also N5 development. Our silicon data have proved all the benefits we expect from process simplification with EUV. In addition, we have also started our N3 technology development using EUV.