Zen 2, 7nm, PCIe 4.0, 2019 (Matisse, Renoir, Castle Peak, Rome), Matisse-Refresh 2020

[amdfanuwe]

Blätter mal hier bei 3DCenter etwas zurück, https://www.3dcenter.org/news/weitere-amd-roadmap-zeigt-langfristige-grafik-entwicklung-bis-zum-jahr-2020 dann findest du die zugehörigen Infos.

[iuno]

Welche offizielle Roadmap soll das gewesen sein?
Mindestens die vom financial analyst day des besagten Jahres: https://www.anandtech.com/show/9239/amd-financial-analyst-day-2015-roundup

[Locuza]

AMD hat das auch offiziell auf dem Financial Analyst Day präsentiert, für die Datacenter Roadmap 2016-2017 hieß es auch Multi-TF HPC APU:
https://images.anandtech.com/doci/9234/AMDDatacenterRoadmap.jpg

Geplant war offensichtlich folgendes:
https://www.fudzilla.com/media/k2/items/cache/7e42c9447e754167c85105ffe1a1d866_L.jpg
https://abload.de/img/amd_apu_zen_greenland8kii4.png

Greenland als Half-Rate FP64 GPU, auf einem Package mit zwei Zeppelin dies (2x8 Zen1 Kerne) und über GMI/IFOP/Infinity Fabric verbunden.
Die GPU hätte lokal Zugriff auf 2 HBM-Stacks mit 512GB/s gehabt.

Die Pläne hat AMD offensichtlich umgestellt, Greenland wurde gestrichen bzw. seine Basis verwendet, um Vega10 zu produzieren, ohne Half-Rate FP64, ECC bei den Speicherzellen oder Infinity-Fabric für Off-Chip-Verbindungen.

Vega20 bringt größtenteils die alten Pläne zurück, mit doppelt so breitem Speicherinterface (wobei das Greenland auch schon habe könnte und nur für die APUs die Hälfte verwenden, aber ich denke das wäre eher unwahrscheinlich) und 7nm.

[BoMbY]

Ja, die Fudzilla-Folien kenne ich, aber das von der FAD-Folie war mir nicht mehr geläufig. Da müssen die Pläne eigentlich schon ziemlich weit gewesen sein, dass die das dort aufnehmen.

[amdfanuwe]

Greenland wurde gestrichen bzw. seine Basis verwendet, um Vega10 zu produzieren,
Ich denke eher, Greenland war ein Konzept und Vega die Implementierung eines Bausteins dazu. Ich denke da an HBCC und entsprechende Speicher Kohärenz.
Und wer sagt, das Vega über PCIe nicht das IF Protokoll fahren kann? Machen ja die CPUs bei EPYC auch.
Ales führt Richtung Exascale APU (http://www.computermachines.org/joe/publications/pdfs/hpca2017_exascale_apu.pdf). AMD hat nur nicht die Mittel (gehabt) um die entsprechenden Chips nebenbei herzustellen. Also eins nach dem anderem auch mit Hinblick auf verkaufbare Produkte um Geld zu verdienen.

[Locuza]

Greenland war ein Projekt mit klar definierten Eigenschaften und nicht nur ein allgemeiner Ausdruck für die Architektur.

EPYC fährt das IF-Protokoll über IFIS bzw. xGMI und das wird im Treiber nur für V20 unterstützt, welcher offiziell zwei IF-Links pro GPU besitzt.

[BoMbY]

Naja, es sind zumindest aktuell maximal zwei Links die nach Außen geführt werden. Gibt es da mittlerweile ein Whitepaper, oder ähnliches, für Vega20? Vielleicht sind ja GloFos 7nm-Pläne Schuld. Vielleicht ist Vega20 erst der Die der für die MCM-APU gedacht war/ist? Und jetzt lohnt sich das auch nicht mehr bevor die zweite EPYC-Generation raus kommt.

Edit: Ahh ne, über PCIe-Muxing könnte man natürlich noch weitere Links zur Verfügung stellen auf einer APU. Könnte das passen auf EPYC2 mit vier CPU-Chiplets auf der einen Seite des IO-Die, und Vega20 + 4x HBM2 auf der anderen Seite? Da könnte man dann bis zu vier Links an dem IO-Die nutzen.

[Locuza]

Greenland war viel früher für 2017 angesetzt, sprich nur 14nm kam in Frage.
Und IFIS (xGMI) und IFOP (GMI) sind zwei verschiedene Anschlüsse.
https://en.wikichip.org/w/images/thumb/8/8f/amd_zeppelin_sdf_plane_block.svg/676px-amd_zeppelin_sdf_plane_block.svg.png
https://en.wikichip.org/wiki/amd/infinity_fabric

Da kommt es darauf an, welche Möglichkeiten der I/O-die bereitstellt und noch viel mehr, was AMD wirklich realisiert und nicht nur als theoretische Möglichkeit belässt.

[amdfanuwe]

Könnte das passen auf EPYC2 mit vier CPU-Chiplets auf der einen Seite des IO-Die, und Vega20 + 4x HBM2 auf der anderen Seite? Dafür dürfte Vega20 zu groß sein. Das Vega20 Package kommt ja schon über 700mm².
Denke mal eher, dass die nächste Mobile GPU dafür in Frage käme. Mit Vega Mobile hat AMD ja auch schon hinsichtlich der Höhe was getestet.
Ich könnte Wetten, dass AMD an einem aktiven Interposer als I/O und Träger für GPU und HBM arbeitet. Daran dann 2 CPU Chiplets und schon hat man eine schöne 16 Kern APU mit Polaris 10 Leistung im AM4 Format.

Ich meine auch, dass eine HPC APU durchaus ihre Nichen findet; dort wo kein Platz ist für eine dedizierte GPU z.B. im embedded Bereich. Zudem müssen ja auch nicht nur GPU und CPU in der APU verbaut werden, können ja auch spezielle AI Chips sein oder FPGA, je nach Kundenwunsch. AMD muß aber erst mal zeigen, dass das Konzept machbar ist und eine Infrastruktur dafür bereitstellen.

Also eines nach dem anderem:
HBM und Interposer -> Fitji
Zeppelin mit IF und MCM -> EPYC
HBCC und GPU Cache Cohärenz -> Vega
CPU Chiplet MCM -> Rome
Active Interposer ->
HPC APU ->

[BoMbY]

Und IFIS (xGMI) und IFOP (GMI) sind zwei verschiedene Anschlüsse.


Wobei ja nicht klar ist was genau für Epyc2 genutzt wird, und wie genau es implementiert ist, und was eventuell auf etwas anderes umgestellt werden kann (wie Epyc1 PCIe zu xGMI-Sockel-Link). Im Prinzip spielt ja scheinbar auch der physikalische Layer weniger eine Rolle, da das Infinity Fabric Protokoll eine Schicht darüber liegt. Wie man ja bereits bei Epyc1 sehen kann, da es über scheinbar vollkommen unterschiedliche physische Layer funktioniert.

[amdfanuwe]

Wobei ja nicht klar ist was genau für Epyc2 genutzt wird
Wieso ist das nicht klar?
IFOP = IF On Package
IFIS = IF inter Socket
IFOP benötigt weniger Treiberleistung und IFIS verwendet PCIe als Physikalischen Layer.
Also IFOP zum Anschluß der CPU Chiplets an den I/O
IFIS über PCIe zur Kommunikation zwischen 2 CPUs.
Also wie gehabt bei EPYC1. Evtl. arbeiten die IFOPs asynchron zum Speichertakt und können höher getaktet werden. AMD wird da entsprechend optimiert haben.

Für die xGMI Verbindung zwischen mehreren Vega20 dürfte ein physikalischer Layer ähnlich PCIe verwendet werden. Durch die definierte Anwendung sind evtl. höhere Takte möglich.

[Gipsel]

GMI = IFOP
xGMI = IFIS

Und xGMI/IFIS benutzt (bei Epyc) zwar die gleichen PHYs wie PCIe, aber das Protokoll und Encoding ist anders (die gleichen PHYs können auch SATA und Ethernet, das sind multiprotokollfähige PHYs mit mehreren physical coding Sublayern). Und die Geschwindigkeit ist auch anders (höher) als bei PCIe.

Wegen der Plattformstabilität muß bei Epyc2 das mit xGMI/IFIS praktisch genau so laufen wie bei Epyc1, mit der Option auf neuen Boards eben vielleicht bis zu 25GT/s zu bieten (mindestens 16GT/s wegen PCIe4, aber die PHYs des Zeppelin-Dies können auch etwas schneller als PCIe3 [maximal 12,5GT/s]).

An den GMI/IFOP-Links könnte AMD dagegen durchaus mehr schrauben, müssen aber nicht unbedingt. Am einfachsten wären Takterhöhung oder auch einfach Verdopplung der Breite der Links. Dies wäre vermutlich angebracht, da jedes Die jetzt nur noch einen Link zur Verbindung zum IO-Die hat und nicht mehr mehrere zwischen den Dies.

[BoMbY]

Wieso ist das nicht klar?

Du hast also Insider-Kenntnisse?

[amdfanuwe]

Nö. Aber was ist dir denn nicht klar? Vielleicht kommen wir mit Logik etwas weiter.

[BoMbY]

Was willst Du mir denn bitteschön sagen? Deine Logik kann Dir keinerlei Detailinformationen über die technische Implementierung irgendwelcher Interfaces von Zen2/Epyc2 liefern, sofern Du keine Insider-Informationen hast.

[Gipsel]

Was willst Du mir denn bitteschön sagen? Deine Logik kann Dir keinerlei Detailinformationen über die technische Implementierung irgendwelcher Interfaces von Zen2/Epyc2 liefern, sofern Du keine Insider-Informationen hast.Da Epyc 2 sockelkompatibel ist, sind die IFIS/xGMI-Links ziemlich sicher einhergehend mit PCIe4 Support schlicht optional höher getaktete Varianten der gleichen Sorte (d.h. praktisch identisches Protokoll) wie bei Epyc 1.
Und die on-package IFOP/GMI-Links sieht man von außen nicht. Aber auch da dürfte wahrscheinlich keine völlige Revolution anstehen, sondern Detailarbeit. Erwartbar ist eine moderate Takterhöhung und eventuell eine Verdopplung der Linkbreite (darüber hinaus hat AMD natürlich die Option, alle möglichen Optimierungen zu versuchen, um den Energiebedarf zu drücken).
IFOP und IFIS sind zwei völlig verschieden implementierte Dinge und Epyc2 wird sicher keine IFIS-Links on package benutzen, weil das schlicht viel zu viel Strom kostet (IFOP benötigt nur ~15% von PCIe3, IFIS liegt wohl noch etwas über PCIe3 [wegen höherer Geschwindigkeit und etwas ineffizienterem Encoding]).

[BoMbY]

Das Protokoll ist Infinity Fabric, als Nachfolger von HyperTransport, das liegt darüber nach dem OSI-Schichtmodell - das dürfte Ebene 3 oder 4 entsprechen.

Abgesehen davon tauchen erste Samples auf (https://twitter.com/VideoCardz/status/1065553242518626304):

https://pbs.twimg.com/media/Dsma3rNX4AAlSKZ.jpg:large

Nicht schwer zu finden übrigens ... Das Ergebnis zeigt komischerweise genau das gleiche Verhältnis zwischen SP und DP Float wie Zen1.

[Gipsel]

Das Protokoll ist Infinity Fabric, als Nachfolger von HyperTransport, das liegt darüber nach dem OSI-Schichtmodell - das dürfte Ebene 3 entsprechen.IFIS/xGMI unterscheidet sich auch auf der physischen Ebene (Layer 1 nach OSI) von PCIe und beides unterscheidet sich dort eklatant von IFOP/GMI. Was auf den höheren Ebenen gefahren wird, ist für den Stromverbrauch pro Bit und die Bandbreite erstmal ziemlich nebensächlich (für die Latenz eventuell nicht).

======================

Das Ergebnis zeigt komischerweise genau das gleiche Verhältnis zwischen SP und DP Float wie Zen1.Na das DP:SP Verhältnis ist ja auch mit 1:2 identisch (es ist nur Alles absolut Faktor 2 mehr pro Takt mit 256bit AVX-Einheiten). Oder was meintest Du? Und woran machst Du dieses Verhältnis überhaupt fest?

[BoMbY]

Ja, auch das Verhältnis von Int zu FP scheint sich nicht wirklich geändert zu haben, das müsste sich zumindest ja verändern wenn mehr FP pro Takt gefahren werden.

[mboeller]

Abgesehen davon tauchen erste Samples auf (https://twitter.com/VideoCardz/status/1065553242518626304):

https://pbs.twimg.com/media/Dsma3rNX4AAlSKZ.jpg:large

Nicht schwer zu finden übrigens ... Das Ergebnis zeigt komischerweise genau das gleiche Verhältnis zwischen SP und DP Float wie Zen1.

Also doch 2 CCX pro Chiplet und wirklich 256MB L3

[Gipsel]

Ja, auch das Verhältnis von Int zu FP scheint sich nicht wirklich geändert zu haben, das müsste sich zumindest ja verändern wenn mehr FP pro Takt gefahren werden.Nochmal: Woran siehst Du das? In Deinem Link taucht nur eine einzige Zahl auf (395 GOPS/GHz), die ganz genau gar nichts aussagt.

[BoMbY]

Hab ich doch gesagt, ist einfach zu finden ... Man muss ja jetzt nicht überall die direkten Links verbreiten, sonst wird das wieder innerhalb von wenigen Stunden gelöscht.

[BoMbY]

Okay, wurde bereits auf Reddit gepostet, macht dann wohl auch nichts mehr:

http://ranker.sisoftware.net/show_system.php?q=cea598ab9cad9fa697b1d6ebcdbf82a4cdf0d6be83a5dde0c6a3c6fbcbed9e a39b&l=en

[Gipsel]

Also das bescheuerte SiSoft-Sandra? Da gebe ich gar nichts drauf. Vor Allem, weil da schon 16Kern Epycs höhere Scores haben. Und SMT war wohl auch noch aus (falls die CPU überhaupt richtig erkannt wird).

[mczak]

Also doch 2 CCX pro Chiplet und wirklich 256MB L3
So sieht's aus - wenn's denn richtig erkannt wurde (ich habe die Hoffnung auf was Sinnvolleres noch nicht ganz aufgegeben...).

[robbitop]

Was wäre denn sinnvoller? 1x CCX pro Chiplet mit 32 MiB L3?

[Gipsel]

Falls die Latenz des L3 dadurch nicht wesentlich steigen würde, ja.

[BoMbY]

Erste Gerüchte zu x570: AMD X570 chipset with PCIe 4.0 could launch at Computex
(https://videocardz.com/newz/amd-x570-chipset-with-pcie-4-0-could-launch-at-computex)

Die Computex wäre logisch und sinnvoll als Ziel für Desktop-Zen2, aber erstmal schauen ob das eingehalten werden kann.

[HOT]

Komplett PCIe4 ist ja geil - sowohl Prozessor als auch Chipsatz, nicht schlecht.

[amdfanuwe]

Ich vermisse den RavenRidge Nachfolger auf der Folie. Wird Matisse evtl. eine APU bestehend aus CPU Chiplet + I/O mit GPU?

[mczak]

Komplett PCIe4 ist ja geil - sowohl Prozessor als auch Chipsatz, nicht schlecht.
Das steht da nicht wirklich - so wie ich das sehe bezieht sich das "all pcie 4" rein auf Matisse, aber nicht auf das Chipset.
So wie das bisher läuft muss man froh sein wenn X570 endlich mal pcie 3 beherrscht (bei X470/B450 hatte man ja auch Hoffnungen bis sich dann herausgestellt hat dass das eigentlich auch bloss relabeled X370/B350 sind...). Wenn es aber ein "echtes" neues Chipset ist (gefertigt auf irgend einem 28nm Prozess?), würde es mich nicht überraschen wenn zumindest der Chipset-Link pcie 4.0 entspricht (weil Matisse das ja beherrschen sollte) und die zusätzlichen pcie lanes wenigstens 3.0 sind, das wäre langsam an der Zeit.

[grobi]

Das steht da nicht wirklich - so wie ich das sehe bezieht sich das "all pcie 4" rein auf Matisse, aber nicht auf das Chipset.
So wie das bisher läuft muss man froh sein wenn X570 endlich mal pcie 3 beherrscht (bei X470/B450 hatte man ja auch Hoffnungen bis sich dann herausgestellt hat dass das eigentlich auch bloss relabeled X370/B350 sind...). Wenn es aber ein "echtes" neues Chipset ist (gefertigt auf irgend einem 28nm Prozess?), würde es mich nicht überraschen wenn zumindest der Chipset-Link pcie 4.0 entspricht (weil Matisse das ja beherrschen sollte) und die zusätzlichen pcie lanes wenigstens 3.0 sind, das wäre langsam an der Zeit.


Der X370/B350 unterstützten doch Pcie 3. Wieso denkst du das dem nicht so ist?

[Screemer]

Ist nicht von der pcisig "zertifiziert". Was aber auch völlig wurscht ist.

[mczak]

"Nicht zertifiziert" für pcie 3.0 hiess es mal ursprünglich bei X370/B350. Es ist aber meines Wissens immer noch der Fall dass kein Board mit irgendeinem AM4-Chipsatz tatsächlich pcie 3.0 bietet auf pcie-lanes die vom Chipsatz kommen (sieht man in den Spezifikationen zu jedem Board), daher gehe ich mal davon aus dass die Chipsets das schlicht nicht können, oder es zumindest nicht so funktioniert wie es sollte. Mit Ausnahme des pcie 3.0 x4 Links zur CPU.
Die pcie-lanes die von der CPU selbst kommen sind davon natürlich ausgenommen und sehr wohl pcie 3.0 fähig.

[amdfanuwe]

Braucht AMD mehr als 8 Kerne auf AM4?
Es geht das Gerücht, dass die nächste Intel Generation 10 Kerne auf den Desktop bringt.
Bisher verkauften sich die teuren 4 und 6 Kerner aber doch eigentlich nur so gut, weil es jeweils die schnellsten Gaming CPUs waren. Die kleineren CPUs mit weniger Kernen hat Intel wohlweislich im Takt begrenzt.
Wenn AMD mit Ryzen 3000 die schnellste 8 Kern Gaming CPU bringen würde, was würdet ihr kaufen:
Den schnellsten 8 Kern Gaming Prozessor für ~300€ oder den im Gaming etwas langsameren 10 Kerner für ~500€? Oder gar einen 200€ 6 Kerner, der SingleThreaded mit dem 10 Kerner mithalten kann?
Klar wird der 10 Kerner MultiThreaded vorne liegen, aber wenn man wirklich Kerne braucht, schafft man sich doch eh Threadripper an.

[amdfanuwe]

Apropro Threadripper 3000.
Wie interessant wäre eigentlich ein 8 Kern Threadripper?
Also mit 4 Chiplets bei den jeweils 1 Kern pro CCX aktiv ist und somit dieser Kern die vollen 16MB L3 zur Verfügung hat. Dürfte für Gaming interessant sein und sich billig realisieren lassen.
Ich denke sowieso, dass Threadripper 3000 für den ambitionierten Gamer die Platform wird.
AM4 dient dann als Einsteiger Platform bzw. Low-End.

[Isen]

Performance eher... hängt aber vom eingesetzten Modell (CPU) ab.
Den Sockel als Einstiger zu deklarieren, nein...

[reaperrr]

Braucht AMD mehr als 8 Kerne auf AM4?
Ja, allein schon aus Marketing-Gründen bzw. wegen des Halo-Effekts.

AMD braucht zumindest einen 12C als Zugpferd. Ich wäre auch überrascht, wenn sie das nicht machen. Ist einfach der sicherste Weg, um zumindest in MT Minimum gleichauf zu bleiben, selbst wenn sie bei IPC/Takt nicht ganz rankommen sollten.

Threadripper wird mit der 3000er Generation mMn dann bei 16C losgehen, dann kommen die sich auch nicht so sehr ins Gehege.


Wenn AMD mit Ryzen 3000 die schnellste 8 Kern Gaming CPU bringen würde, was würdet ihr kaufen:
Den schnellsten 8 Kern Gaming Prozessor für ~300€ oder den im Gaming etwas langsameren 10 Kerner für ~500€? Oder gar einen 200€ 6 Kerner, der SingleThreaded mit dem 10 Kerner mithalten kann?
Klar wird der 10 Kerner MultiThreaded vorne liegen, aber wenn man wirklich Kerne braucht, schafft man sich doch eh Threadripper an.
Ganz klar den 8C für 300€.
6C habe ich schon, wenn ich aufrüsten würde dann auch gleich auf 8C.

8C sind immerhin noch 33% mehr als 6, und es gibt mittlerweile eben doch schon einige Spiele, die von 6 auf 8C noch ordentlich skalieren.
Aber 10 statt 8 sind dann schon nur noch 25% mehr Kerne, und die Zahl der Spiele und Anwendungen, die aus mehr als 8C/16T nennenswerten Vorteil ziehen, wird mMn noch Jahre vernachlässigbar bleiben.

Apropro Threadripper 3000.
Wie interessant wäre eigentlich ein 8 Kern Threadripper?
Also mit 4 Chiplets bei den jeweils 1 Kern pro CCX aktiv ist und somit dieser Kern die vollen 16MB L3 zur Verfügung hat. Dürfte für Gaming interessant sein und sich billig realisieren lassen.
Halte ich für uninteressant, weil sich m.E. auch der Vorteil arg in Grenzen halten wird, da die ständige CCX->CCX und Chiplet->IO->Chiplet Kommunikation die Vorteile des größeren L3 je Kern weitgehend auffressen würde.
Und in der Realisierung immer noch mindestens doppelt so teuer wie ein AM4-Modell mit 2 Chiplets und kleinerem I/O-Chip.
Ist meiner Meinung nach zu speziell, um große Nachfrage zu generieren, und deshalb unwahrscheinlich, dass AMD sich die Mühe macht.


Ich denke sowieso, dass Threadripper 3000 für den ambitionierten Gamer die Platform wird.
AM4 dient dann als Einsteiger Platform bzw. Low-End.
Das bezweifle ich. Alles über 12C (in den meisten Fällen eher alles über 8C) wird für Gaming noch lange Spielerei bleiben, und ich rechne wie gesagt damit, dass es keinen TR3000 mit weniger als 16 Kernen geben wird, allein schon wegen der Abgrenzung zu den m.E. kommenden AM4-12C.
Welche mit 64 MB L3 für 12C übrigens auch immerhin schon die 2,67-fache Menge L3 pro Kern hätten, im Vergleich zu den aktuellen 8-Kernern.

[bun]

AMD hat gesagt das man sich mit 7nm auf eine starke Reaktion Intels eingestellt hat, um Ryzen zu kontern. Diese starke Reaktion von Intel sei aber ausgeblieben.

Das was jetzt mit Ryzen 3000 kommt, wurde vor 4 Jahren geplant. AMD kann nicht mehr im Nachhinein auf die ausgebliebene Reaktion von Intel reagieren.

AMD wird also "zu viele" Kerne bringen auf AM4. Ist doch logisch. In 7nm sind die Kerne halb so groß, und der IO muss fürn Desktop nicht aufgeblasen werden.

Adored hat aufgeschlüsselt wieviel die DIEs ca kosten, unter 10$ für ein 8 Kern Chiplet. Wieso sollte AMD nicht 16 Kerne auf dem Desktop bringen?

Die 8 Kerne in Ryzen 1000 haben anfangs gegen 7700K auch nicht so besonders toll ausgesehen, trotzdem ist AMD den Schritt gegangen.

Es ist wahrscheinlich das man den Schritt wieder geht.

Zudem Zen 2 auch wieder für den Servermarkt zugeschnitten ist, und die Desktop Chips vermutlich dank I/O Chiplet höhere Latenzen haben werden.

IPC Steigerungen sind schwierig, und Takte über 5Ghz werden wir wohl auch nicht sehen. Da bleiben nur mehr Kerne als Trumpf, den AMD einfach ausspielen kann (und wird). Alles andere wäre ein Bruch mit der aktuellen Strategie.

[Complicated]

Ich denke nicht, dass AMD mehr als 8 Kerne auf AM4 benötigt. Es gibt bei 8 Kernen die Überlappung mit der HEDT Threadripper-Plattform. Der 1900X ist ja heute schon für ca. 280,- € zu bekommen als Einstieg in die Plattform. 300,-€ für das Board und man kommt preislich auch nicht schlechter als bei 150,- €AM4-Board + 400,- € aufwärts für den 10-Kerner.

Von der Produkt-Linie ist AMD mit der 8-Kern Mauer für die beiden Plattformen perfekt gegen Intel aufgestellt. Es wird sich zeigen wo deren 10 Kerne sich preislich einfinden. Der i7 9900 liegt über 600,- € während bei AMD der 1920X inkl. Mainboard für den Preis erhältlich ist mit 12 Kernen. Damit gibt es eine klare Preis-/Leistungsgrenze für jeden interessierten bei der 12-Kern-TR-PLattform um die 650,- €. Da passt ein 10-Kern für AM4 nicht sinnvoll rein preislich.

[robbitop]

Ich tippe auf 16C für AM4 (also 2 chiplets plus I/O) und 32C für Threadripper 3. Die 64C wird man sich ggf. für Threadripper 4 aufheben. Letzteres denke ich, weil ich irgendwo in diesem Jahr mal was von 32C für Threadripper 3 las.

[Lehdro]

Ich tippe auf 16C für AM4 (also 2 chiplets plus I/O) und 32C für Threadripper 3. Die 64C wird man sich ggf. für TR4 aufheben. Letzteres denke ich, weil ich irgendwo in diesem Jahr mal was von 32C für TR3 las.
TR4 ist der Threadripper Sockel (https://www.amd.com/de/products/str4-platform), bitte nicht mit selbst ausgedachten Abkürzungen Verwirrung stiften.

Ich sage: AM4 bekommt mit Zen 2 12 Kerne, eventuell 16. Denke aber die 16 wird man sich für Zen2+ (Refresh) aufheben.
TR4: 16-32C für Zen2, 64C für Zen2+ (Refresh).

[maguumo]

Solange TR4 auf Quad Channel DDR4 beschränkt ist wird es eventuell ab einem gewissen Punkt auch sinnfrei noch mehr Kerne zur Verfügung zu stellen. Vielleicht kommen ja 48 und man belässt es dabei bis irgendwann die Nachfolgeplattform mit DDR5 und möglicherweise breiteren Speicherinterface kommt.

[HOT]

Bin da voll auf Robbis Linie, maximal 2 CCX-Chips + ein eigener I/O-Chip für AM4 und ein Epyc2-I/O mit 4 CCX-Chips für TR4.

[AlterSack]

Wenn so´n 8-Kern Chipsel doch nur 10€ kostet, hoffe ich für AM4 auf ein
Monodesign. Wäre für den Desktop sinnvoller als ein extra IO-Teil (schneller und billiger).
AMD sollte sich vom Gedanken der eierlegenden Wollmilchsau abwenden
und jedes Segment speziell bedienen. Einer für alles ist nicht so das Gelbe.
Für den Wiedereinstieg nach der Modulzeit ja, aber der ist gelungen
und sollte abgeschlossen werden. Ansonsten ...es kann für AM4 gerne vorerst bei
8 Kernen bleiben, wobei es wohl doch deren 12 werden.

[amdfanuwe]

Danke für die Antworten.
Ich könnte mir vorstellen, dass AMD raushaut was machbar ist. Also für AM4 RavenRidge als I/O + maximal 2 Chiplets. Gibt nette 4 bis 16 Kern APUs.
Für Threadripper 12 bis 64 Kerne.
Kostet AMD fast gar nichts und kann teuer verkauft werden.

Nochmal zu meiner Frage:
Ich komme im Moment mit Dual Core für Internet und Office ganz gut hin.
Für Gaming und VR habe ich einen 1600X und eine 480. Das reicht mir und ich rüste erst wieder auf wenn ich neue Anwendungen habe bei denen mir die aktuelle Leistung nicht ausreicht.

Welchen Bedarf habt ihr?
Braucht ihr die beste single Thread Leistung für Games, habt ihr Bedarf an vielen Kernen, reicht eure aktuelle Leistung oder wird aus Spaß an der Technik was neues zusammengestellt?

[reaperrr]

Wenn so´n 8-Kern Chipsel doch nur 10€ kostet, hoffe ich für AM4 auf ein
Monodesign. Wäre für den Desktop sinnvoller als ein extra IO-Teil (schneller und billiger).
Erstens beziehen sich die 10$/€ nur auf die reine Produktion. Design, Maskenerstellung, Test/Validierung/Bugfixing von monolithischen Chips sind viel aufwändiger.
Außerdem erlaubt der Chiplet-Ansatz aggressiveres Binning bei den Taktraten.

Also nein, monolithisch wäre nicht billiger, eher im Gegenteil. Und schneller auch nicht zwangsläufig.


AMD sollte sich vom Gedanken der eierlegenden Wollmilchsau abwenden
und jedes Segment speziell bedienen.
Wenn du damit die Abkehr vom modularen Chiplet-Ansatz meinst, wird AMD dich ziemlich sicher enttäuschen.
Der Ansatz hat ja gerade auch den Hintergrund, dass AMD (nach wie vor) nicht die Ressourcen und Marktanteile hat, um für wirklich jedes Marktsegment einen eigenen Chip zu designen. Die Chiplets erlauben ihnen, Produkte auf bestimmte Märkte zuzuschneiden, ohne dafür extra neue Chip-Designs erstellen zu müssen, abgesehen von den vergleichsweise einfach zu designenden I/O-Chips.

[amdfanuwe]

Wieviele Wafer können mit einem Maskensatz eigentlich belichtet werden?
Ich meine, die Maskenkosten sind beim aktuellen 7nm Prozess ja doch erheblich und je mehr Chips mit einem Maskensatz hergestellt werden können umso billiger wird es. Die einmaligen Entwicklungs- und Maskenkosten werden ja auf die Chips umgelegt.

Noch eine Frage an die Profis: Welche Speicherbandbreite benötigt man?
Ist sicherlich stark Anwendungsabhängig. Bei RavenRidge sieht man ja schon, dass 2 DDR4 Speicherkanäle für 11 CUs nicht ausreichend sind. Macht es überhaupt noch Sinn mehr als 8 Kerne an 2 DDR4 Speicherkanälen füttern zu wollen oder sind damit auch noch 12, 16 Kerne für viele Anwendungen gut zu bedienen?

[Der_Korken]

Noch eine Frage an die Profis: Welche Speicherbandbreite benötigt man?
Ist sicherlich stark Anwendungsabhängig. Bei RavenRidge sieht man ja schon, dass 2 DDR4 Speicherkanäle für 11 CUs nicht ausreichend sind. Macht es überhaupt noch Sinn mehr als 8 Kerne an 2 DDR4 Speicherkanälen füttern zu wollen oder sind damit auch noch 12, 16 Kerne für viele Anwendungen gut zu bedienen?

Ich zitiere mich mal selbst:

Es liefen auch schon Singlecores mit Dualchannel und ich kann mich nicht erinnern, dass bei Dualcores und Quadcores solche Diskussionen geführt wurden. CPUs hängen eigentlich fast nur an der Speicherlatenz und die nimmt mit mehr Kanälen nicht ab. Wäre die Bandbreite der Flaschenhals, müssten ein TR alle Ryzens wegsemmeln. Tut er aber nicht.

Zumal als kleiner Ausgleich auch der Speichertakt mit Zen 2 steigen wird. Was die iGPU angeht: V64 hat 480GB/s auf 64 CU/s, d.h. ca. 7,5GB/s pro CU. 2933Mhz DDR4 hat eine Bandbreite von 46,9GB/s. Geteilt durch 11 sind das 4,26GB/s pro CU. GPUs brauchen prinzipbedingt viel mehr Bandbreite, weil sie auf maximalen Datendurchsatz ausgelegt sind. Bei CPUs sind die Latenzen (zumindest beim Desktop) viel kritischer und es spielt sich auch mehr in den Caches ab. Aus der Bandbreitenknappheit der iGPU würde ich nicht auf die CPU schließen. Zumindest für 12 Kerne und Dualchannel würde ich mir absolut keine Sorgen machen.

[bun]

Wenn so´n 8-Kern Chipsel doch nur 10€ kostet, hoffe ich für AM4 auf ein
Monodesign.

Eine neue Maske und die Validierung und Alles was dranhängt, also die Produktion eines neuen, anderen Chips auf 7nm, kostet 300 Millionen $. Daher wird sowas vermutlich nicht kommen.

Es kommt AMD vermutlich billiger für den Desktop 16 Kerne (in 2 Chiplets) + (14nm) I/O rauszubringen statt 8 Kerne monolithisch. Erstens braucht man keinen weiteren, neuen 7nm Chip, was die 300Mio Spart. Ein 14nm I/O Chip kostet nur 100Mio. 200Mio Einsparung. Und dann ist 14nm pro mm² natürlich günstiger, weil 400 statt 800 Arbeitsschritte pro Wafer (Zahl aus dem Hinten gezogen, aber der Aufwand mit 7nm steigt dramatisch).


Wäre für den Desktop sinnvoller als ein extra IO-Teil (schneller und billiger).
AMD sollte sich vom Gedanken der eierlegenden Wollmilchsau abwenden
und jedes Segment speziell bedienen. Einer für alles ist nicht so das Gelbe.


Natürlich wäre das sinnvoller aus Konsumentensicht, und mir wäre das auch sehr recht. Würde ich lieber kaufen, einen monolithischen Chip.
Geht aber wahrscheinlich nicht, schlicht zu teuer. Der Desktop Markt für AMD ist zu klein. Man muss nehmen was bei den Servern abfällt. Und das sind wohl Chiplets + I/O Die.

[amdfanuwe]

Zumindest für 12 Kerne und Dualchannel würde ich mir absolut keine Sorgen machen.
Danke, damit kann ich was anfangen.

[AlterSack]

Welchen Bedarf habt ihr?
Braucht ihr die beste single Thread Leistung für Games, habt ihr Bedarf an vielen Kernen, reicht eure aktuelle Leistung oder wird aus Spaß an der Technik was neues zusammengestellt?

Hab als Rechner für alle Fälle einen Ryzen1600, 16 GB 3200er auf DDR-2800
und eine GTX970 in einem Mini-Tower. Bin momentan vollauf zufrieden
...bis auf die HDD-Kapazität. Eigentlich reichten mir auch der A10-6700
oder der FX 8320E, wenn ich ehrlich bin.

[AlterSack]

Wenn du damit die Abkehr vom modularen Chiplet-Ansatz meinst, wird AMD dich ziemlich sicher enttäuschen.
Der Ansatz hat ja gerade auch den Hintergrund, dass AMD (nach wie vor) nicht die Ressourcen und Marktanteile hat, um für wirklich jedes Marktsegment einen eigenen Chip zu designen. Die Chiplets erlauben ihnen, Produkte auf bestimmte Märkte zuzuschneiden, ohne dafür extra neue Chip-Designs erstellen zu müssen, abgesehen von den vergleichsweise einfach zu designenden I/O-Chips.

Nicht generell. Aber was leistungtechnisch für Server Sinn macht, muss
im Desktop nicht unbedingt soo toll sein. Statt 2CCX+2x16Mb L3, wären mir
2CCX+2x8Mb L3 und dafür die beiden MCs auf dem Chipsel lieber,
wenn es denn ein Multichipdesign sein muss. Dann würde man wenigstens
keine Leistung verschenken, die man sich anderer Stelle mühsam erarbeitete.
Wenn dann die Daddler jammern, weil bei der Spieleleistung evtl. 10% mehr drin wären,
ist das schlecht für´s gerade wieder aufgebaute Image und somit auch teuer.

[mboeller]

Wieviele Wafer können mit einem Maskensatz eigentlich belichtet werden?
Ich meine, die Maskenkosten sind beim aktuellen 7nm Prozess ja doch erheblich und je mehr Chips mit einem Maskensatz hergestellt werden können umso billiger wird es. Die einmaligen Entwicklungs- und Maskenkosten werden ja auf die Chips umgelegt.


den wichtigsten Punkt hast du IMHO vergessen: die 7nm Fertigungskapazität bei TSMC.

Ein 8-Core Chiplet ist ca. 75mm², eine 8-Core CPU wäre aber sehr viel größer, ich würde schätzen doppelt so groß, weil die Speicheranbindung und andere Bereiche nicht wirklich skalieren. AMD könnte damit also geschätzt nur noch 50% so viele 8-Core CPU's verkaufen wenn sie Zen1 einfach auf 7nm skaliert hätten wie mit dem Chiplet Design.

[AlterSack]

Ich zitiere mich mal selbst:

Zitat von Der_Korken Beitrag anzeigen
Es liefen auch schon Singlecores mit Dualchannel und ich kann mich nicht erinnern, dass bei Dualcores und Quadcores solche Diskussionen geführt wurden. CPUs hängen eigentlich fast nur an der Speicherlatenz und die nimmt mit mehr Kanälen nicht ab. Wäre die Bandbreite der Flaschenhals, müssten ein TR alle Ryzens wegsemmeln. Tut er aber nicht.


Ich kann mich aber erinnern, dass auch damals schon der RAM
übertaktet wurde und weiterhin wird. ...oder.. warum verwendest
du 3200er RAM, wenn es auch 2400er genausogut tun würde
(nach deiner Argumentation).

@ TR:
...4 Speicherkanäle an 4 DIEs. Heisst, 2 DIEs verfügen nicht über einen
eigenen MC. Geht man davon aus, dass Spiele nicht mehr als 8 Kerne nutzen,
wird evtl. auch nur ein Chip ausgelastet und es herrscht von der Seite her
Gleichstand. Wird die Last auf zwei Kerne verteilt, stünden im Idealfall alle 4 MCs zur Verfügung und der Turbo könnte evtl. höher ausgefahren werden.
Insofern hätte TR einen Vorteil. Möglicherweise bremsen dann Latenzen beim
Abgleich zwischen den Kernen. Ryzen taktet im Turbo aber auch höher.

[AlterSack]

Ich zitiere mich mal selbst:



Zumal als kleiner Ausgleich auch der Speichertakt mit Zen 2 steigen wird. Was die iGPU angeht: V64 hat 480GB/s auf 64 CU/s, d.h. ca. 7,5GB/s pro CU. 2933Mhz DDR4 hat eine Bandbreite von 46,9GB/s. Geteilt durch 11 sind das 4,26GB/s pro CU. GPUs brauchen prinzipbedingt viel mehr Bandbreite, weil sie auf maximalen Datendurchsatz ausgelegt sind. Bei CPUs sind die Latenzen (zumindest beim Desktop) viel kritischer und es spielt sich auch mehr in den Caches ab. Aus der Bandbreitenknappheit der iGPU würde ich nicht auf die CPU schließen. Zumindest für 12 Kerne und Dualchannel würde ich mir absolut keine Sorgen machen.
Eine neue Maske und die Validierung und Alles was dranhängt, also die Produktion eines neuen, anderen Chips auf 7nm, kostet 300 Millionen $. Daher wird sowas vermutlich nicht kommen.

Es kommt AMD vermutlich billiger für den Desktop 16 Kerne (in 2 Chiplets) + (14nm) I/O rauszubringen statt 8 Kerne monolithisch. Erstens braucht man keinen weiteren, neuen 7nm Chip, was die 300Mio Spart. Ein 14nm I/O Chip kostet nur 100Mio. 200Mio Einsparung. Und dann ist 14nm pro mm² natürlich günstiger, weil 400 statt 800 Arbeitsschritte pro Wafer (Zahl aus dem Hinten gezogen, aber der Aufwand mit 7nm steigt dramatisch).



Natürlich wäre das sinnvoller aus Konsumentensicht, und mir wäre das auch sehr recht. Würde ich lieber kaufen, einen monolithischen Chip.
Geht aber wahrscheinlich nicht, schlicht zu teuer. Der Desktop Markt für AMD ist zu klein. Man muss nehmen was bei den Servern abfällt. Und das sind wohl Chiplets + I/O Die.


Ja, ist ein Argument. Aber hoffentlich wird dann nicht gejammert,
wenn die Erwartungen nicht in allen Bereichen erfüllt werdenkönnen.


Zitat mböller:

"Ein 8-Core Chiplet ist ca. 75mm², eine 8-Core CPU wäre aber sehr viel größer, ich würde schätzen doppelt so groß, weil die Speicheranbindung und andere Bereiche nicht wirklich skalieren. AMD könnte damit also geschätzt nur noch 50% so viele 8-Core CPU's verkaufen wenn sie Zen1 einfach auf 7nm skaliert hätten wie mit dem Chiplet Design. "

Okay, auch ein starkes Argument.

[Der_Korken]

Ich kann mich aber erinnern, dass auch damals schon der RAM
übertaktet wurde und weiterhin wird. ...oder.. warum verwendest
du 3200er RAM, wenn es auch 2400er genausogut tun würde
(nach deiner Argumentation).

Der höhere Speichertakt hat neben der Bandbreite zwei andere, viel wichtigere Effekte beim Ryzen:
1. Der IF-Takt steigt mit an und verringert die Latenzen zwischen den CCXs und zwischen CCX und Memory Controller.
2. Die Latenz des Speichers sinkt.

(Die RAM-Timings kann man bei 2400Mhz natürlich nochmal schärfer stellen, aber ob man sie wirklich um 25% senken kann, weiß ich nicht. Trotzdem bliebe aber noch die höhere IF-Latenz.)

Wie gesagt: Ich glaube nicht, dass der rohe Durchsatz zum Speicher wirklich ein Flaschenhals ist, sonst hätte die Hersteller schon längst sowas wie GDDR5 mit 8000Mhz als RAM verbaut. Außerdem kann sich der 2950X quasi nie vom 2700X absetzen, obwohl er doppelt so viel Bandbreite hat. So knapp ist die Bandbreite also noch nicht.

[Opprobrium]

Da ja ziemlich sicher immer noch 2 CCX in einem Chiplet sitzen: Wäre es möglich, daß AMD für die Konsumentenprozessoren Minichiplets mit nur 4 Kernen bastelt? Evtl. könnte man damit sogar etwas bei den Latenzen sparen, weil die einzelnen CCX direkt an das I/O Modul angeschlossen wären und nicht nocheinmal Chipletintern zwischen den CCX kommuniziert werden müsste. :confused:

[Gipsel]

Wieviele Wafer können mit einem Maskensatz eigentlich belichtet werden?Im Idealfall erreicht man etwa 200 Wafer pro Stunde Durchsatz auf den Belichtungsmaschinen (und falls man für jeden Schritt eine eigene hat, könnte man das theoretisch komplett so durchziehen). Aber das Tempo hält man in einer tatsächlichen Fab nicht durch (das wären 144.000 Waferstarts pro Monat [so vermutlich um die 100 Millionen funktionierende Zen2 8C Chiplets], das schafft keine Fab auf der Welt). Oder meintest Du, wie lange eine Maske üblicherweise durchhält, bevor sie ersetzt werden muß?

[amdfanuwe]

Oder meintest Du, wie lange eine Maske üblicherweise durchhält, bevor sie ersetzt werden muß?
Genau das meinte ich.

[Gipsel]

Genau das meinte ich.Angeblich so grob 50.000 bis 80.000 Wafer, habe ich mal gelesen (je größer die Anforderungen [kritische Layer], desto kürzer die Lebensdauern). Die Maskenlebensdauern sind bei EUV wohl das größere Problem (Masken sind teurer und deren Lebensdauer deutlich kürzer als bei 193nm). Aber die werden durchaus zwischendurch öfter mal gereinigt (bzw. die Pellicles, die die eigentliche Maske schützen) und wenn möglich repariert.

[bbott]

Wenn so´n 8-Kern Chipsel doch nur 10€ kostet, hoffe ich für AM4 auf ein
Monodesign. Wäre für den Desktop sinnvoller als ein extra IO-Teil (schneller und billiger).
AMD sollte sich vom Gedanken der eierlegenden Wollmilchsau abwenden
und jedes Segment speziell bedienen. Einer für alles ist nicht so das Gelbe.
Für den Wiedereinstieg nach der Modulzeit ja, aber der ist gelungen
und sollte abgeschlossen werden. Ansonsten ...es kann für AM4 gerne vorerst bei
8 Kernen bleiben, wobei es wohl doch deren 12 werden.

Du hast offensichtlich nicht den Vorteil von AMDs Chiplet Ansatz verstanden. Deswegen geht Intel der A**** auf Grundeis, da AMD innerhalb eines Jahres von kleiner (4 Kern) CPU bis zu Highend (64 Kern) Server CPU auf den Markt bringen kann. Intel benötigt mehrerer Jahre bis eine neue Architektur in allen bereichen realisiert wurde.

Intel hat scheinbar die letzten Jahre mehr in die Chipentwicklung und nicht in die Architektur Entwicklung gesteckt. Ryzen 3000 wird zu 99% ein Chiplet Design.

[amdfanuwe]

Angeblich so grob 50.000 bis 80.000 Wafer,
Danke, da hab ich mal eine Hausnummer.
Bei ca 700 Chiplets auf einem 300mm Wafer könnte AMD mit einem Maskensatz ca. 40 Mil. Chiplets herstellen lassen.
Bei einem 300mm² Chip sind es noch ca 150 Chips/Wafer und ca. 10 Mio. Chips pro Maskensatz.

Von der PS4 wurden 76 Mio. verkauft, XBox 39 Mio.
OK, bei solchen Großserien werden also mehrere Maskensätze fällig.
Hat noch jemand Zahlen, wieviele CPUs jährlich in Server, Desktop, Mobile verbaut werden? Nur um mal eine Vorstellung von den Größenordnungen zu bekommen.

[Eldoran]

Wobei es bezüglich der Kosten für Masken noch den Effekt gibt, dass die Entwicklung einer Maske deutlich teurer ist, als die eigentliche Maske selbst (ohne EUV). Weil wir mittlerweile mit Interferenzmustern etc. arbeiten, ist trotz aufwändiger Berechnungen teilweise das Ergebnis unzureichend und es wird notwendig die Masken in der Praxis auszuprobieren.
Bei EUV ist es noch viel ungünstiger, da müssen neben diversen Defekten teilweise noch Eigenheiten des jeweiligen Geräts berücksichtigt werden - die Masken sind also spezifisch für ein bestimmtes Gerät.

[amdfanuwe]

Ah, OK. Die Entwicklung der Masken sind dann einmalige Kosten während die Masken selbst nicht so teuer sind. Es lohnt sich also mit einem Maskendesign so viel wie möglich an Chips herzustellen.

[Skysnake]

Naja Masken sind jetzt auch nicht gerade billig und du brauchst ja rund 100 Masken in nem aktuellen Design. Aber ja die Masken sind günstiger als diese zu designen. Aber billig sind die nicht.

Masken werden über Elektronenstrahllithographie hergestellt. Das sitzt man wohl auch mal nen Tag oder mehr an einer Maske mit vielen Features.

Am Ende ist es halt die Summe vieler nicht Gerade billiger Einzelpunkte die die Sache ziemlich teuer machen.

Und sagen wir es mal so. Man brauch auch erstmal Designs die mehr als ein Maskenset brauchen. Also dass das vorher kaputt geht.

[mczak]

Von der PS4 wurden 76 Mio. verkauft, XBox 39 Mio.
OK, bei solchen Großserien werden also mehrere Maskensätze fällig.
Wobei da wohl alle Revisionen dabei sind (?), also auch Slim und S - gut bei der Generation sind das jetzt nicht so viele verschiedene Chips wie das noch bei PS3/Xbox 360 der Fall war (weil zwischen 28nm und 16nmFF auch enorm viel Zeit verging und es halt nichts dazwischen gab), aber immerhin. Wenn da in den Zahlen die Pro/X auch dabei sind ist es noch je ein Chip mehr. Müsste aber immer noch mehr als ein Maskensatz pro Chip sein.

[amdfanuwe]

Klar.
Mir gehts es darum eine Vorstellung davon zu bekommen wieweit MCMs mit Chiplets günstiger sind als monolithische Chips.
Bei den 32 Kern EPYC bzw. 64 Kern Rome ist klar, dass es günstiger ist.
Ich habe jatzt aber den Eindruck, dass sich auch kleine MCM dadurch günstiger fertigen lassen.
Der CPU Chiplet ist billig, da in Masse Produziert mit gutem Yield weil so klein.
Der I/O kann in einem günstigerem Prozess gefertigt werden.

Ich war bisher davon ausgegangen, dass AMD RavenRidge2018 4 Kern APU mit zwei IF ausstattet. Dadurch könnte dieser als I/O für die 6, 8, 12 und 16 Kerner verwendet werden.
Mittlerweile denke ich, es ist günstiger den I/O Chip ohne CPU Kerne herzustellen. Ist etwas kleiner und der Yield dürfte auch gut sein durch ein paar Reserve CUs.
Für die nächste Konsolengeneration dann ebenso: Semicustom GPU I/O Kombichip + einem CPU Chiplet.
Ich überlege auch, wie GPU Chiplets mal aussehen könnten. Aber GPU hängt an Bandbreite, da macht es mehr Sinn die Memmory Controler mit den GPU Einheiten auf einem Chip unterzubringen anstatt zig IF Links zu einem I/O Chip zu verlegen.
Der nächst Schritt dürfte dann Active Interposer werden. Auf diesem werden dann das GPU Chiplet und HBM platziert, der Interposer enthält die I/O Memmory Controler. CPU Chiplets werden wie gehabt in MCM Manier nebendran gesetzt. Spart Interposerfläche.

Ach was solls, ist noch lange hin. Jetzt bin ich erstmal gespannt wie AMD Matisse und RavenRidge ralisiert.

[amdfanuwe]

Müsste aber immer noch mehr als ein Maskensatz pro Chip sein.
Denke ich auch. Und ich nehme an, dass mit neuen Chips gewartet wird, bis sich die alten Masken abgenutzt haben. Wäre ja dumm, einen neuen Maskensatz zu bestellen und dann nur ein paar tausend Chips damit zu produzieren. Kann natürlich passieren, wenn die Konkurrenz einen früher als erwartet dazu zwingt. :freak:

[HOT]

AMD könnte eine all-in-one-Lösung für das I/O-Die machen, also auch Videoprozessor usw. da integrieren. Dann bekommt das Ding halt auch 2 Ports, an dem man 2 CCX-Chips oder eben 1 CCX und 1 GPU integrieren kann. Ohne I/O und ohne Kleinkram ist so ne 14 CU-GPUs sicherlich auch nur 70mm² groß in 7nm. Ich fürchte nur, dass das I/O-Die (sicherlich in 12nm gefertigt) auch nicht wirklich günstig wird, da es recht groß ausfallen könnte. Aber es wird auch jeden Fall billiger sein als alles in 7nm und man wird deutlich mehr Kapazität haben als mit einem monolithischen 200mm² 7nm-Chip.

[Complicated]

Ich kann mir eher vorstellen, dass FFUs ein eigenes Chiplet bekommen um die Videoeng7ne nicht mehr an bestimmte GPU Generationen koppeln zu müssen. Neue Cidecs wie bei h.265 würden dann schnell auf den beu produzierten CPUs/GPUs verfügbar ohne eine Änderung der betroffenen Chiplets oder des I/O Chips. Alles im I/O zu intwgrieren wäre dichlich möglich doch IMHO nicht der Effizienteste Weg bei der Produktgestaltung.

[amdfanuwe]

Dann bekommt das Ding halt auch 2 Ports, an dem man 2 CCX-Chips oder eben 1 CCX und 1 GPU integrieren kann.
Das Problem liegt darin, dass der GPU Chiplet mehr als einen Port bräuchte wegen der Speicherbandbreite.

[BoMbY]

Das kommt auf die Performance an die man erreichen will. Als einfache APU ohne HBM wäre ein Link mit 50 GB/s schon fast das Maximum dessen was DDR4 in den meisten Fällen liefern wird.

[unl34shed]

Das Infinity Fabric hatte doch bereits bei Epyc off-chip die selbe Bandbreite wie der RAM.

@Complicated:
Der IO Die wird mit "AM5", oder wie der DDR5 Sockel heißen mag, eh überarbeitet werden, lohnt also nicht den Codec auszulagern.

[Complicated]

@Complicated:
Der IO Die wird mit "AM5", oder wie der DDR5 Sockel heißen mag, eh überarbeitet werden, lohnt also nicht den Codec auszulagern.
Das kommt darauf an wie lange man das IO nutzen will. Bisher habe ich eher den Eindruck es ändert sich 3 mal die Hardware Decoder/Encoder bis es einen neuen IO Fortschritt bei PCIe oder USB/SATA gibt

[amdfanuwe]

Das kommt auf die Performance an die man erreichen will. Als einfache APU ohne HBM wäre ein Link mit 50 GB/s schon fast das Maximum dessen was DDR4 in den meisten Fällen liefern wird.
Hast Recht. Ich hatte nur das Bild von RavenRidge im Kopf, bei dem die 11 CUs intern über 2 IF angebunden sind.

[Mangel76]

Neue Infos/Spekuationen bei RedGamingTech (http://www.redgamingtech.com/zen-2-ryzen-3000-series-core-count-increase-pcie-4-0-support-more-exclusive/):
It was confirmed that AMD is indeed planning to launch Zen 2 at Computex 2019 and that PCIe 4.0 was indeed going to be featured on the new AM4 platform – it is also said that it (PCIe 4.0) will, of course, appear in the next generation Threadripper CPUs too. I was also told that USB 3.2 will be supported as well, which doubles the bandwidth from USB 3.1 gen 2, meaning up to 20gbps total, a welcome addition to AMD’s X570 and next-gen ThreadRipper platform for sure.

12-16 Kerne, PCIe 4.0, USB 3.2, DDR4-3200, und das Alles zur Computex. Wäre fast zu schön um wahr zu sein ;D

[MSABK]

Gibt es bei AMD Pläne Thunderbolt 3 zu implementieren? Gerade im mobilen Bereich wäre das ja eine gute Entwicklung, z.B für eine eGPU.

[HOT]

Das ist proprietär, das kann AMD nicht implementieren.

[MSABK]

Das ist proprietär, das kann AMD nicht implementieren.

Hmm ok, dachte das wurde inzwischen offengelegt.

[BoMbY]

Abgesehen davon, dass es unnötig ist, ist vermutlich eher Apple das Problem. Intel hatte versprochen die Specs kostenlos offen zu legen, aber bisher ist das nicht passiert.

[Lehdro]

Wenn Intel TB3 für AMD "freigibt", hat Intel gar nichts mehr um Apple an sich zu binden. ;)

[SKYNET]

Wenn Intel TB3 für AMD "freigibt", hat Intel gar nichts mehr um Apple an sich zu binden. ;)

AMD kann durch das patenttauschabkommen vollumfänglich auf TB3 zugreifen... wenn sie wollen.

[MSABK]

AMD kann durch das patenttauschabkommen vollumfänglich auf TB3 zugreifen... wenn sie wollen.

Ich hab da die Hoffnung, dass sich 2019 da bezüglich TB3 und AMD was tut.:)

[HOT]

TB3 ist nicht wichtig genug um Apple an sich zu binden. Für Apple ist das auch gar nicht wichtig, die machen wieder eigene Standards, nachdem sie auf die eigene Hardware gewechselt sind.

[iuno]

Intel hat schon vor laengerem angesagt, dass TB ein offener Standard werden soll. Ist das noch nicht passiert?

Edit: ok, zumindest royalty-free (https://newsroom.intel.com/editorials/envision-world-thunderbolt-3-everywhere/). Ansonsten sind die Controller aber auch nicht teuer (https://www.anandtech.com/show/12228/intel-titan-ridge-thunderbolt-3). Sollte man (ein OEM) das unbedingt mit AMD verknuepfen wollen, waere das wohl kein Hindernis.

[SKYNET]

btw. wäre es eigentlich möglich HBM2(3?) als L4 bei Zen zu nutzen, wenn AMD wollen würde? weil so 16GB HBM2(3?) dürfte ja nen fetten speedboost bringen, so wie ZEN am speicher hängt *mhhhh*

[Der_Korken]

btw. wäre es eigentlich möglich HBM2(3?) als L4 bei Zen zu nutzen, wenn AMD wollen würde? weil so 16GB HBM2(3?) dürfte ja nen fetten speedboost bringen, so wie ZEN am speicher hängt *mhhhh*

Das Thema kam schon mehrmals auf. Tenor ist, dass die Latenz des HBMs nicht nennenswert unter der des normalen RAMs liegen würde, da man trotzdem durch das IF und den IMC muss. HBM selbst ist auch nichts anderes als DRAM. Man spart am Ende nur die Laufzeit des Signals durch Sockel und Board.

[SKYNET]

Das Thema kam schon mehrmals auf. Tenor ist, dass die Latenz des HBMs nicht nennenswert unter der des normalen RAMs liegen würde, da man trotzdem durch das IF und den IMC muss. HBM selbst ist auch nichts anderes als DRAM. Man spart am Ende nur die Laufzeit des Signals durch Sockel und Board.

dürfte wohl *schätz* 5ns ausmachen... aber die bandbreite sollte extrem pervers sein, das sollte in vielen anwendungen und spielen wo die 16GB ausreichend sind, ordentlich druck nach vorne machen?

[Der_Korken]

Allein das IF könnte schon an die 20ns kosten, denn so viel ist die RAM-Latenz der Ryzens höher als die der Intels.

Zum Thema Bandbreite im Sinne von Speicherdurchsatz:

Es liefen auch schon Singlecores mit Dualchannel und ich kann mich nicht erinnern, dass bei Dualcores und Quadcores solche Diskussionen geführt wurden. CPUs hängen eigentlich fast nur an der Speicherlatenz und die nimmt mit mehr Kanälen nicht ab. Wäre die Bandbreite der Flaschenhals, müssten ein TR alle Ryzens wegsemmeln. Tut er aber nicht.

[BoMbY]

Ein Patent und eine exakte Implementierung sind oft ein großer Unterschied. Wenn AMD TB3 reverse engineeren würde, dann könnten die das möglicherweise straffrei verbauen am Ende. Aber das wäre ein recht großer Aufwand, ohne Erfolgsgarantie, plus eventuell trotzdem Ärger. Warum Intel sein Versprechen der Offenlegung bisher nicht hält sollte man mal Intel fragen.

[Kriegsgeier]

https://wccftech.com/amd-ryzen-3000-specs-prices-leaked-upto-16-cores-5-1ghz-on-am4/

AMD Ryzen 3 3300X, 3300 & 3300G – 6 Cores, Upto 4.3 GHz & $129

AMD Ryzen 5 3600X, 3600 & 3600G – 8 Cores, Upto 4.8 GHz & $229

AMD Ryzen 7 3700X, 3700 – 12 Cores, Upto 5.0 GHz & $329

AMD Ryzen 9 3850X, 3800X – 16 Cores, Upto 5.1 GHz & $499


Intel kann 2019 einpacken würde ich sagen

[bun]

Link doch die Originalquelle. WCCFtech ist überhaupt nicht vertrauenswürdig.

https://www.youtube.com/watch?v=PCdsTBsH-rI

[Cherubim]

Wenn das so kommt, hat Team Blau echt ein Problem.

Funfact: Arbeite in der IT-Abteilung in einem Mittelständigen MaschBau Unternehmen und gestern kam von Intel/Dell ein Päckchen mit Werbung und 3 Pralinen für die neuen Dell Maschinen mit den super tollen neuen und mega skalierbaren Intel Xeon Prozessoren :freak:

[horn 12]

Aber echt, da kommt Gewaltiges auf uns Zu
Nun noch die GPU Sparte und AMD ist für viele Jahre übern Dampfer!

[bun]

Vor ein paar Seiten wurde ich noch Ausgelacht weil ich 16 Kerne auf AM4 als realistisch angesehen habe :D

[Pirx]

Debüt zur CES? Nee oder?

[Piefkee]

Hier ist die Tabelle aus dem Video.
Wenn das nur halbwegs so kommt, dann gute Nacht Intel ;D;D

[dildo4u]

Debüt zur CES? Nee oder?
Natürlich nicht der Chipsatz kommt erst im Sommer die Dinger haben jetzt niemals finale Clocks.

[Piefkee]

There is a whole lot of reality in that video. A lot. There is a little wrong, but not a lot.

Kyle Bennet von HardOCP zu dem Leaks...

[nairune]

Die müssen erstmal die ganze alte Gen loswerden, wenn der 2700X von einer $180 CPU ersetzt wird :D
Da lassen sie echt ne Bombe platzen, sofern davon irgendwas stimmt.

[KORE]

Nett wäre es allemal :)
so recht glauben kann ich es aber nicht.
Vom 1600 aus gesehen wird es aber nen ordentliches Update werden! Hoffentlich läuft es dann alles Sorgenfrei aufm b350. Die Spannung steigt ...

[dargo]

Etwas unschön finde ich wenn die TDP wirklich auf 135W hoch geht. Aber dramatisch auch nicht. Immerhin läge der 12 Kerner bei 95-105W, sollten die Daten stimmen. Und preislich auch sehr interessant.

[Pirx]

Die müssen erstmal die ganze alte Gen loswerden, wenn der 2700X von einer $180 CPU ersetzt wird :D
Da lassen sie echt ne Bombe platzen, sofern davon irgendwas stimmt.
Dürfte ja derzeit nicht so das Problem sein, dank Intels Lieferproblemen.;)

[Piefkee]

Etwas unschön finde ich wenn die TDP wirklich auf 135W hoch geht. Aber dramatisch auch nicht. Immerhin läge der 12 Kerner bei 95-105W, sollten die Daten stimmen. Und preislich auch sehr interessant.


Die 135W TDP für den 16C/32T Ryzen finde ich jetzt ehrlich gesagt nicht so hoch. 16 Kerne bei 4,3Ghz Base?

[HOT]

Natürlich nicht der Chipsatz kommt erst im Sommer die Dinger haben jetzt niemals finale Clocks.
Der Chipsatz hat da ja überhaupt nix mit zu tun. Man kann das Teil auch auf x470 releasen, neue Boards kann man damit ja trotzdem anbieten. Bei den alten Brettern wird beim 3700X eh feierabend sein.


Wenn das alles so kommt, ist die "APU" aber nicht Renoir, sondern ein Navi ohne I/O. Renior wird sicherlich monolithisch werden, allein aus Platzgründen. Im Moment wären das ja 2 Chiplets mit einem I/O-Chip der sicherlich 200mm² haben wird.

[Linmoum]

Kyle Bennet von HardOCP zu dem Leaks...
https://hardforum.com/threads/adoredtv-discusses-the-recent-amd-ryzen-and-radeon-3000-series-leaks.1973015/#post-1043970615

Hier der Link dazu. Das wäre echt heftig und der vorläufige K.O. für Intel.

[Pirx]

Der Chipsatz hat da ja überhaupt nix mit zu tun. Man kann das Teil auch auf x470 releasen, neue Boards kann man damit ja trotzdem anbieten. ...
Daran glaube ich allerdings auch nicht, andererseits kommen die 500er Chipsätze ziemlich spät, dann ist schon das halbe Jahr rum - aber AMD hat auch eine Tradition des langen Wartenlassens.

[Tobalt]

hoffentlich mit kleiner igpu für freesync weil die dgpus von AMD leider allesamt mies sind

ps:
https://i.imgur.com/HNwwW5O.png

[Der_Korken]

Für den 16C gehen die 135W absolut in Ordnung. Der dürfte den 2950X locker zersägen mit 800Mhz mehr Takt und dabei noch deutlich weniger verbrauchen (135W vs 180W TDP). Für 105W bekommt man im Vergleich zum 2700X 50% mehr Kerne mit 15% mehr Takt und wahrscheinlich noch 10% mehr IPC. Wann gab es sowas zuletzt?

Interessant finde ich aber die Modelle mit iGPU. 20CUs sind schon eine Ansage - zufälligerweise gibts die aber nur bei 6- und 8-Kerner. Da könnte man schon mutmaßen, dass die über ein Chiplet realisiert wird, wo nur die CUs drauf sind, während der Display-IO auf den IO-Chip wandert.

War nicht auch mal die Rede von einer 40CU-Navi-GPU? 2x20 CUs als Chiplets anyone? :D

Edit: THERE ARE NO BRAKES ;D

[Leonidas]

Dickes "Mmh" zu diesem "Leak":

- Ryzen 3000G ist Picasso, da hat kein Navi was drin zu suchen
- Release in einem Monat und keine kleineren Leaks im Dutzendpack drumherum?
- Navi 10 nur ankündigen und sich damit die Polaris/Vega-Verkäufe zerstören?

IMO: Wunsch Vater des Gedanken.

[Fragman]

Die clocks sind auch zu niedrig bei den low core Modellen. Die steigen ja mit der Anzahl der Kerne, bis auf den einen 8core. Das ist ja das Gegenteil, von dem, was man erwarten würde.

[dildo4u]

Der Chipsatz hat da ja überhaupt nix mit zu tun. Man kann das Teil auch auf x470 releasen, neue Boards kann man damit ja trotzdem anbieten. Bei den alten Brettern wird beim 3700X eh feierabend sein.


Wenn das alles so kommt, ist die "APU" aber nicht Renoir, sondern ein Navi ohne I/O. Renior wird sicherlich monolithisch werden, allein aus Platzgründen. Im Moment wären das ja 2 Chiplets mit einem I/O-Chip der sicherlich 200mm² haben wird.
Die CPUs launchen niemals ohne Chipsatz,da du nur so garantieren kannst das es Out of The Box läuft.AMD kann die Händler nicht dazu zwingen alle alten Boards die sie im Lager haben zu flashen.

[genervt]

Clocks bei den low Core Modellen ist entweder Resteverwertung von nicht taktfreudigen Chips oder Produktpolitik.
Wäre ja doof wenn ein Entry Level aufgrund Takt den High End in Spielen überholt.
Das Line Up ist eine starke Ansage. Umstieg auf Ryzen 3 in 2019 ist ausgemacht.

[Piefkee]

Dickes "Mmh" zu diesem "Leak":

- Ryzen 3000G ist Picasso, da hat kein Navi was drin zu suchen
- Release in einem Monat und keine kleineren Leaks im Dutzendpack drumherum?
- Navi 10 nur ankündigen und sich damit die Polaris/Vega-Verkäufe zerstören?

IMO: Wunsch Vater des Gedanken.


Es wird explixit erzählt das die Teile nur vorgestellt werden. Launch ist nicht im Januar

[Pirx]

Warum sollten nicht auch die APUs hohe Turbotakte haben? Auch die Preise sind etwas komisch - trotz extra GPU-Chiplet sind die APUs nicht teurer.

[w0mbat]

So ganz kann ich mir das nicht wirklich vorstellen. Damit wäre Intel wirklich aus dem Spiel und zwar komplett.

16C/32T und 5GHz+ boost bei nur 135W wären ja einfach nur krank. Das sieht für mich wie Fanboy-Fantasie aus.

[Lehdro]

So ganz kann ich mir das nicht wirklich vorstellen. Damit wäre Intel wirklich aus dem Spiel und zwar komplett.
Hoffentlich. Dann passiert auch mal wieder was...

16C/32T und 5GHz+ boost bei nur 135W wären ja einfach nur krank. Das sieht für mich wie Fanboy-Fantasie aus.
Lustig, das hat man vor zwei Jahren öfter mal über Zen gelesen, als von 8 Kernen mit 4 GHz Boost @ 95W gemunkelt wurde....

[mboeller]

So ganz kann ich mir das nicht wirklich vorstellen. Damit wäre Intel wirklich aus dem Spiel und zwar komplett.

16C/32T und 5GHz+ boost bei nur 135W wären ja einfach nur krank. Das sieht für mich wie Fanboy-Fantasie aus.

witzig wäre es aber schon.

2700X -> 3700X:

12/8 (Kerne) x 1,13 (höhere IPC laut AMD Präsentation) x 4,2/3,7 (Baseclock) = 1,92

ein 3700X wäre also ca. 92% schneller als ein 2700X bei ebenfalls 105w :freak:

[Leonidas]

Es wird explixit erzählt das die Teile nur vorgestellt werden. Launch ist nicht im Januar


Wird ja noch unglaubwürdiger. Niemand stellt Produkte nur rein vor (für eine spätere Auslieferung), die den aktuellen Umsatz mit Alt-Produkten gefährden. Weswegen sind die Hersteller immer so erpicht darauf, nichts über neue Produkte in die Welt hinauszulassen?!

[AffenJack]

So ganz kann ich mir das nicht wirklich vorstellen. Damit wäre Intel wirklich aus dem Spiel und zwar komplett.

16C/32T und 5GHz+ boost bei nur 135W wären ja einfach nur krank. Das sieht für mich wie Fanboy-Fantasie aus.

Mal abseits davon, dass ich auch arge Zweifel an Infos von adored habe. 5Ghz Boost sind doch total simpel bei 16 Core. Schlicht als 1 oder 2 Core Boost und fertig. Die 4,3 Ghz Baseclock bei 16 Cores zweifle ich deutlich mehr an, weil man schon bei V20 gesehen hat, dass 7nm bei taktsteigerung viel Strom frisst. Das sind 16% mehr Baseclock. Da der Stromverbrauch aber auch um 30% steigt und man vielleicht noch etwas effizienz in der Architektur gefunden hat, könnte das unter Umständen möglich sein.


Lustig, das hat man vor zwei Jahren öfter mal über Zen gelesen, als von 8 Kernen mit 4 GHz Boost @ 95W gemunkelt wurde....

Und vor einem Jahr waren sich alle sicher, dass Zen+ 500mhz höher takten wird, da 12nm 15% Geschwindigkeit bringt. Genauso wie bei V20 2ghz praktisch sicher waren.
Bei großen Taktsteigerungen sollte man immer skeptisch sein.

[Lehdro]

Wird ja noch unglaubwürdiger. Niemand stellt Produkte nur rein vor (für eine spätere Auslieferung), die den aktuellen Umsatz mit Alt-Produkten gefährden. Weswegen sind die Hersteller immer so erpicht darauf, nichts über neue Produkte in die Welt hinauszulassen?!
AMD will Marketshare und Mindshare um jeden Preis. Jede nicht verkaufte CPU aufgrund von Zen 2 ist auch gleichzeitig definitiv keine verkaufte CPU für Intel.

[HOT]

Die CPUs launchen niemals ohne Chipsatz,da du nur so garantieren kannst das es Out of The Box läuft.AMD kann die Händler nicht dazu zwingen alle alten Boards die sie im Lager haben zu flashen.
Das ist schlicht Unfug.
Das Ding ist eh Fake, davon abgesehen wird es daran aber sicher nicht scheitern.


w0mbat
aber so ähnlich wird es laufen. Die 7nm machens halt möglich. Wär bei Intel ja auch so, dass die einen 10-Kerner in ihre 95W bekommen würden, wenn die 10nm endlich mal hätten und nicht die TDP nur noch Makulatur ist bei den Coffeelakes. Das mag ne Fanboyfantasie sein, aber die sind nicht allzu weit weg, wenn man die Chiplets nutzt.
Die Preise machens halt absurd und die Produktnummer ebenfalls.
Realistischer ist folgendes:

3600(X) = 6 Kerne ohne G für $200-280
3700(X) = 8 Kerne ohne G für $300-380
3800(X) = 12 Kerne mit erhöhter TDP (125W) für $400-600
3900(X) = 16 Kerne mit erhöhter TDP (140W) für $600-900

wobei 12 und 16 Kerner neue Boards brauchen.
Sollte man den I/O universell gestalten und einen IGP mit einplanen, muss der I/O-Chip entsprechend IGP-freundlich gestaltet sein, siehe Broadwell. HBM scheidet aus Kostengründen vollständig aus als Cache, also bleibt nur ein integrierter Cache mit 64 bis 128MB, allein aufgrund der GPU ist das notwendig. Das bedeutet, der wird entsprechend groß und das wiederum bedeutet, unter 200€ läuft da gar nix.
alles darunter bleibt Picasso und PR, bis Renoir soweit ist, welcher ja zu 99,999% monolithisch wird, da dieser auch mobil abdecken muss und das ist bei 200mm² einfach die Grenze. Man sieht also, die Produktplanung beinhaltet einige Stolpersteine, die der Ersteller dieser Fakenews eben nicht bedacht hat. Nichtsdestotrotz wird AMD die Vorteile dieses Konstruktes bis zum Letzten auskosten, sollte das zutreffen, dass man auch im Desktop Chiplets nutzt, genau wie man den besseren Prozess bis ins letzte auslutschen wird.

Lehdro jo das wird gern unterschätzt. Für AMD ist der Marktanteil entscheidend, denn man möchte ja Intel mittelfristig einige große OEMs abjagen. Das geht nur über Marktanteil.

AffenJack
Vega ist definitiv kein passendes Beispiel. War er schon bei 14nm nicht, denn die Zens sind ja eine Ausgebuhrt der Effizienz trotz gleichem Prozess, kann man bei THG nachlesen. Das ist einfach nicht vergleichbar.

[SKYNET]

https://hardforum.com/threads/adoredtv-discusses-the-recent-amd-ryzen-and-radeon-3000-series-leaks.1973015/#post-1043970615

Hier der Link dazu. Das wäre echt heftig und der vorläufige K.O. für Intel.

das heisst, intel wird mindestens für 1 jahre die führung verlieren... eher länger ;D

[SKYNET]

Die CPUs launchen niemals ohne Chipsatz,da du nur so garantieren kannst das es Out of The Box läuft.AMD kann die Händler nicht dazu zwingen alle alten Boards die sie im Lager haben zu flashen.


müssen sie auch nicht, sie haben ihr feines upgrade kit, das jeder gratis bestellen kann um sein mobo zu flashen und es dann zurück schickt. :cool:

Clocks bei den low Core Modellen ist entweder Resteverwertung von nicht taktfreudigen Chips oder Produktpolitik.
Wäre ja doof wenn ein Entry Level aufgrund Takt den High End in Spielen überholt.
Das Line Up ist eine starke Ansage. Umstieg auf Ryzen 3 in 2019 ist ausgemacht.


reste verwertung, das ist seit einführung Zen1 so... die guten DIEs wandern in die hochpreisigen modelle, beste beispiel: 2700X erste charge: gehen allesamt wie die hölle(inkl. meinem), alle die danach kamen sind der "abfall" der bei der TR selektion abgefallen ist.

[Th3o]

Wenn Intel AMD noch stoppen will, dann müssen sie sofort die gesamten Weltvorräte an "Kleber" aufkaufen.

[SKYNET]

wobei 12 und 16 Kerner neue Boards brauchen.


nein


Wird ja noch unglaubwürdiger. Niemand stellt Produkte nur rein vor (für eine spätere Auslieferung), die den aktuellen Umsatz mit Alt-Produkten gefährden. Weswegen sind die Hersteller immer so erpicht darauf, nichts über neue Produkte in die Welt hinauszulassen?!


evtl. hat AMD die lager schon soweit leer, das sie es sich erlauben können?

und klar können sie das dann machen, das würde immerhin vermeitliche fehlkäufe von 9700k/9900k vermeiden :biggrin:

[dildo4u]

müssen sie auch nicht, sie haben ihr feines upgrade kit, das jeder gratis bestellen kann um sein mobo zu flashen und es dann zurück schickt. :cool:

.

Ja echt praktisch bei einem CPU Launch wo Millionen Upgraden wollen.
Ich verstehe echt nicht warum AMD 7nm vor dem Sommer auf den Markt werfen sollte wenn Intel bis dahin Probleme mit der Produktion hat.

https://thinkcomputers.org/intel-cpu-shortage-will-continue-into-q2-2019-according-to-asustek-ceo/

Es ist wesentlich sinnvoller billigere 12nm Produkte zu verkaufen,daher haben sie z.b grad auch die 590 gebracht.Die Produktion Straßen werden nicht alle mit einmal auf 7nm umgestellt,12nm wird 2019 noch den Großteil ausmachen.

AMD hat 70% Marktanteil bei Mindfactory da Intel nicht liefern kann.

https://www.overclock3d.net/news/cpu_mainboard/amd_is_outselling_intel_2_to_1_at_mindfactory_de/1

[SKYNET]

Ja echt praktisch bei einem CPU Launch wo Millionen Upgraden wollen.
Ich verstehe echt nicht warum AMD 7nm vor dem Sommer auf den Markt werfen sollte wenn Intel bis dahin Probleme mit der Produktion hat.

https://thinkcomputers.org/intel-cpu-shortage-will-continue-into-q2-2019-according-to-asustek-ceo/

Es ist wesentlich sinnvoller billigere 12nm Produkte zu verkaufen,daher haben sie z.b grad auch die 590 gebracht.Die Produktion Straßen werden nicht alle mit einmal auf 7nm umgestellt,12nm wird 2019 noch den Großteil ausmachen.


ich bezweifel das TSMC noch grossartig was anderes als 7nm macht, evtl. irgendwo in ner waldhüttenfabrik, aber der grossteil dürfte inzwischen 7nm haben, ansonsten können sie garnicht das volumen das alleine schon apple und AMD fordern bedienen.

[Hakim]

Wollte ich gerade auch schreiben, glaube derzeit verkauft AMD sehr gut, was man anhand der Verkaufszahlen bei MF sehen kann.

[HOT]

Bei erhöhter TDP brauchen die neue Boards, sag doch nicht nein :freak:.
Ist die TDP bei 105W gehts auch auf den alten Boards. Man kann natürlich auch alte für 125W freigeben, bei einigen geht das sicherlich.

[mironicus]

5.1 GHz als Boosttakt ist schon sensationell für AMD. Dann ist der ganze Vorteil für Intel praktisch dahin, die CPU sollte dann auch in Spielen auf Augenhöhe mit den schnellsten Intel-Chips sein.

[SKYNET]

Bei erhöhter TDP brauchen die neue Boards, sag doch nicht nein :freak:.
Ist die TDP bei 105W gehts auch auf den alten Boards. Man kann natürlich auch alte für 125W freigeben, bei einigen geht das sicherlich.

also mein "altes" ITX brett, füttert meinen 2700X anstandslos mit bis zu 200W ohne das es verglüht... bei "popeligen 3x2 phasen... heisst also jedes ATX brett mit min. 3x2 phasen wenn sie von solider qualität sind, wird die CPUs ohne weiteres schlucken können.... von den fetten brettern mit 8 phasen müssen wir garnicht reden.

[dargo]

wobei 12 und 16 Kerner neue Boards brauchen.

Wo steht das?

[SKYNET]

There is a whole lot of reality in that video. A lot. There is a little wrong, but not a lot.

Kyle Bennet von HardOCP zu dem Leaks...

meine güte, kann man damit die diskussion zu dem gebashe wer denn nun zuerst war mal lassen?

sonst kommt nämlich gleich mal der mod und wisht hier durch und verteilt mit sicherheit ein paar tage urlaub für ein paar leute :)

[MSABK]

Angeblich soll ja eine neue APU im mobilen Bereich mit 12nm kommen, wo ist da der Sinn wenn da eh schon im Sommer 7nm kommen soll? Da könnte man ja die APU statt in 12nm auch direkt in 7nm bringen.

[SKYNET]

Angeblich soll ja eine neue APU im mobilen Bereich mit 12nm kommen, wo ist da der Sinn wenn da eh schon im Sommer 7nm kommen soll? Da könnte man ja die APU statt in 12nm auch direkt in 7nm bringen.


AMD müssen noch ihren verpflichtungen gegenüber GF nachkommen... darum noch alles in 12nm was geht... sobald der vertrag erfüllt ist, gibts aber nix mehr in 12nm... auch die controllerchips dann sicher nicht mehr.

[YfOrU]

Angeblich soll ja eine neue APU im mobilen Bereich mit 12nm kommen, wo ist da der Sinn wenn da eh schon im Sommer 7nm kommen soll? Da könnte man ja die APU statt in 12nm auch direkt in 7nm bringen.

Eine Performance APU ist kein High Volume Produkt. Das ist 15W Mobile und Entry-Mainstream Desktop. Also heute 2-6C mit "moderater" IGP wie KBL/CFL und Raven Ridge. Ein MCM mit 7nm Chiplet, 14nm I/O und GPU spielt in einer ganz anderen Kategorie. Also grundsätzlich KBL-G und höher. Die reguläre 7nm APU welche auf Raven Ridge und Picasso folgt ist Renoir 2020. Die dürfte aber bereits unter Ryzen 4x00 fallen.

[AffenJack]

Angeblich soll ja eine neue APU im mobilen Bereich mit 12nm kommen, wo ist da der Sinn wenn da eh schon im Sommer 7nm kommen soll? Da könnte man ja die APU statt in 12nm auch direkt in 7nm bringen.

Alle Gerüchte die 7nm CPUs, APUs und GPUs im Sommer gleichzeitig auf dem Markt sehen kann man eigentlich eh vergessen, da AMD niemals soviele 7nm Kapazitäten für alle ihre Produkte kriegen wird.

[Linmoum]

Was juckt mich adoredtv und 'ne Diskussion über ihn, wenn ich mit Bennett eine glaubwürdige Person habe, die die Angaben aus dem Video grundsätzlich im Prinzip bestätigt. Sinnlose Diskussion.

[Kehaar]

Stop, stooopppp, STOP! Bitte!
1+

Wenn der Leak war sein soll, dann erfahren wir doch schon in einem Monat mehr. Kann man bis dahin nicht mal etwas mehr Vernunft erwarten? Insbesondere liegen auch noch besinnliche Weihnachtsfeiertage dazwischen.

[YfOrU]

AMD müssen noch ihren verpflichtungen gegenüber GF nachkommen... darum noch alles in 12nm was geht... sobald der vertrag erfüllt ist, gibts aber nix mehr in 12nm... auch die controllerchips dann sicher nicht mehr.

Neben den Kosten bietet 14/12nm auch Vorteile bei den Kapazitäten. Mit GF und Samsung hat man zwei Fertiger mit nahezu identischen Prozessen welche für AMD keine 7nm Produkte herstellen.

Picasso wird im Entry und Embedded Bereich sicherlich sehr lange am Markt bleiben und die I/O Controller mit diversen Anpassungen ebenfalls über viele Jahre. Es würde mich auch nicht überraschen wenn AMD am Ende doch noch eine 12nm Low Cost APU bringt. Mittelfristig werden 14/12nm Kapazitäten frei und im Vergleich zu 7nm sind die Kosten überschaubar.

[Pirx]

...Ein MCM mit 7nm Chiplet, 14nm I/O und GPU spielt in einer ganz anderen Kategorie. Also grundsätzlich KBL-G und höher. ...
Dafür sind die Preise in der Tabelle aber ganz schön niedrig.

[Opprobrium]

Also entweder AMD überspringt Picasso und die 12nm APU (daß die nämlich erst Q3 2019 kommen glaube ich kaum) komplett, oder sie bieten zusätzlich noch eine Desktop (und damit Chiplet) APU an. In zweiterem Falle würden allerdings weder der niedrige Preis noch die niedrigen Taktraten Sinn ergeben. Und auch das bisherige Namenschema wäre durchbrochen, in dem die APU immer schon der nächsten Reihe zugeordnet wäre. Also RR->2X00, Picasso eigentlich 3X00...

[mboeller]

wo steht eigentlich, dass Picasso eine 12nm APU ist? Also richtig offiziell und kein Leak

[Stretcher]

Dann kann sich Intel sehr warm anziehen.
Der 9900K ist, wenn er weiterin für die hohen Preise angeboten werden wird, komplett obsolut, wenn er von einer 230 Dollar CPU geschlagen wird.

[Pirx]

Nagut, die Chiplet-"APUs" sollen ja erst im Q3 2019 "kommen"/TBA (also im Dezember, oder so lol).
Da bleibt noch genügend Raum für ne neue 12 nm-APU (die auch bald mal rauskommen darf *FAUCH*)

[w0mbat]

Genau das macht mMn keinen Sinn. Klar, AMD muss das bessere P/L-Verhältnis haben. Aber wenn Zen2 bei IPC und Takt gleichzieht oder besser dasteht und dabei noch weniger verbraucht, wird AMD bestimmt nicht die Preise so drücken.

Der 9900K Konkurrent muss ja nur 400€ anstatt 600€ kosten und AMD verkauft sich dumm und dämlich.

[YfOrU]

Dafür sind die Preise in der Tabelle aber ganz schön niedrig.

Die halte ich für nicht sonderlich plausibel. Schon garnicht für ein Produkt welches H2/2019 kommen soll.

Grundsätzlich: Intel verkauft beispielsweise den NUC8i3BEK mit TB3 Controller, MB, NT, Kühler etc. und Core i3-8109U für ~220€ netto.

Das ist ein MCM aus CPU mit IGP, Chipset und 128MB eDRAM:
https://nucblog.net/wp-content/uploads/2018/10/nuc8i3beh_cpu-e1540189691477-1024x1024.jpg

So teuer kann ein MCM mit drei Chips also nicht sein. Auch nicht wenn zwei davon kleine 7nm Chiplets sind (CPU und GPU).

[BoMbY]

Vermutlich ist der Quatsch dieses mal die hauptsächliche Quelle:

https://i.imgur.com/tVYjCMN.jpg

[Brillus]

AMD müssen noch ihren verpflichtungen gegenüber GF nachkommen... darum noch alles in 12nm was geht... sobald der vertrag erfüllt ist, gibts aber nix mehr in 12nm... auch die controllerchips dann sicher nicht mehr.

Kommt drauf an ich könnte mir vorstellen das auch nach WSA GF günstiger für 12/14 nm ist als TSMC + man hat da schon Erfahrungen mit der IO IP.

[Fragman]

Gut, dann dürfte das insgesamt fake sein. 48 cores mit 4,5 Basistakt klingt unglaubwürdig.

[Birdman]

Dann kann sich Intel sehr warm anziehen.
Der 9900K ist, wenn er weiterin für die hohen Preise angeboten werden wird, komplett obsolut, wenn er von einer 230 Dollar CPU geschlagen wird.
Mit den avisierten Taktraten der Zen2 CPUs werden die Top-Dogs (8700k, 8086K, 9900K) der aktuellen Core Generation von Intel wohl bei vielen Spielen noch vorne sein.
Ich bin daher nicht sicher, wie viel Intel hier die Preise wirklich wird senken müssen, um trotzdem noch genug Käufer zu finden.

[BoMbY]

Das dürfte übrigens auch bezüglich des IO-Die für Zen2 halbwegs relevant sein: https://www.forum-3dcenter.org/vbulletin/showthread.php?p=11868782#post11868782

[Hakim]

Die Preise sehen zu gut aus, ich wäre skeptisch. Vor allem würde AMD wenn man die Konkurrenz leistungsmäßig im Griff hat die Preise entsprechend ansetzen und nicht so extrem tief gehen. Aktuell verkaufen sie doch sehr viel, gar nicht nötig eine 8/16 CPU für nur 169 anzubieten

[SKYNET]

Mit den avisierten Taktraten der Zen2 CPUs werden die Top-Dogs (8700k, 8086K, 9900K) der aktuellen Core Generation von Intel wohl bei vielen Spielen noch vorne sein.
Ich bin daher nicht sicher, wie viel Intel hier die Preise wirklich wird senken müssen, um trotzdem noch genug Käufer zu finden.


ehm...nen 2700X liegt default(= 2933er speicher) nur 7% hinter dem 8700k, bei den frametimes... wenn der jetzt ne bessere protakt leistung bekommt + 3200er speicher, dürfte das schon ausreichen gleich zu ziehen bei den frametimes, und wenn dann noch 700MHz mehr takt zukommen wars das auch bei den avr frames. :wink:

[SKYNET]

Die Preise sehen zu gut aus, ich wäre skeptisch. Vor allem würde AMD wenn man die Konkurrenz leistungsmäßig im Griff hat die Preise entsprechend ansetzen und nicht so extrem tief gehen. Aktuell verkaufen sie doch sehr viel, gar nicht nötig eine 8/16 CPU für nur 169 anzubieten

evtl. ist es erstmal AMDs ziel, möglichst schnell, möglichst viele leute auf einen wechsel auf AMD zu bewegen... und zen2+ wird dann im preis angezogen... ich würds auch so machen, sozusagen als "prämie" für umsteiger. :cool:

*spekulatius* was ich mir aber auch vorstellen könnte, AMD hat die pipelines gerüngfügig verlängert, das aber durch einen verbesserten IMC und andere kleinigkeit mehr als kompensiert, in kombination mit 3200er speicher ergibt das dadurch ca. 5% mehr pro-takt leistung, aber man kann höhere taktraten fahren... *spekulatius ende*

[Leonidas]

Was juckt mich adoredtv und 'ne Diskussion über ihn, wenn ich mit Bennett eine glaubwürdige Person habe, die die Angaben aus dem Video grundsätzlich im Prinzip bestätigt.


Da muß ich gegenargumentieren. Ein HW-Jornalist, der gleichartige Infos hat, diese aber nicht an die Menschheit hinausgibt - sondern sich darauf beschränkt, die Meldung der Konkurrenz zu bestätigen? Nicht unmöglich, aber nicht besonders wahrscheinlich, ergo würde ich darauf ausgehend keine Argumentation aufbauen.




Vermutlich ist der Quatsch dieses mal die hauptsächliche Quelle:



Woher kommt das ursprünglich her?

[Cherubim]

[...] gar nicht nötig eine 8/16 CPU für nur 169 anzubieten

Sagen wir es mal so, das wären zwei Chiplets mit 4 von 8 cores, also bei denen die hälfte der Kerne kaputt sein kann. Das könnte also theoretisch der letzte Bodensatz der Produktion sein. Und den verkauft man sicher gern für 169.-, vor allem, wenn Intel für 8-core einen riesen Chip backen muss.

[BoMbY]

Woher kommt das ursprünglich her?

Das geistert seit mind. Tagen im Netz umher:

https://twitter.com/KOMACHI_ENSAKA/status/1069606013286866944

Der Reddit-Thread könnte der Ursprung sein:

https://www.reddit.com/r/Amd/comments/a2jfu9/email_with_amd_2019_cpu_lineup_colleague_messaged/

[Leonidas]

Danke!


Ist in jedem Fall (etwas) glaubwürdiger, weil hier Ryzen 3000G der Zen+ Serie zugeschlagen werden.

Aber: Ganz unten steht:
"speculated refined 28nm process. Validation required."
-> Das sagt für mich eindeutig, das die Unterlage nicht von AMD kommt.


Im Endeffekt dürfte dies der Ausgangspunkt des AdoredTV-Leaks sein. Die haben daraus aber ziemlichen Schwachsinn gebastelt (Ryzen 3000G mit 6C).

[SKYNET]

Danke!


Ist in jedem Fall (etwas) glaubwürdiger, weil hier Ryzen 3000G der Zen+ Serie zugeschlagen werden.

Aber: Ganz unten steht:
"speculated refined 28nm process. Validation required."
-> Das sagt für mich eindeutig, das die Unterlage nicht von AMD kommt.

was mich aber wundert, das die AMD moderatoren das ding so schnell wie es online war, auch grad wieder vom netz genommen haben... ohne grund sicherlich nicht... *mhhh*

[Unicous]

Nein, das ist nicht der Ursprung (afaik). Ursprung ist dieser Reddit-Thread.

https://www.reddit.com/r/Amd/comments/a2jfu9/email_with_amd_2019_cpu_lineup_colleague_messaged/

edit: Bomby hat es korrigiert.

[Pirx]

4,9 GHz Duron X4 auf Excavator-Basis?? keine Sechskerner?? (usw.) glaubwürdiger?
:biggrin:

[Unicous]

Wer behauptet es wäre glaubwürdig?:confused:

Es ist eindeutig der feuchte Traum des OP. Die Tabelle ist sowieso stunzdoof und von einem kompletten Noob zusammengestellt.

Wenn man schon trollt sollte man lediglich eine Prise "crazy" einstreuen und konsistent bleiben. Hier hat der Typ sich ausgetobt und seinen Verstand verloren.:freak:

[Leonidas]

Ich finde die Verwurstung durch AdoredTV nach wie vor lustiger - in Teilen total konträr zur ursprünglichen Liste. Zumindest einer muß demzufolge schon einmal massiv falsch liegen.

[Linmoum]

Wie gesagt, Kyle Bennett sollte glaubwürdig genug sein, damit man nicht direkt lachend und "lol der Adored-Clown, total FAKE!!11einself"-schreiend durch die Gegend rennt.

Skepsis kann und darf ja trotzdem dennoch vorhanden sein.

[BoMbY]

Wenn Kyle irgendwelche Informationen hätte, warum hat er sie dann nicht gepostet? Bisher hat er sich für irgendeinen NDA-Kram nicht sonderlich interessiert ...

[prinz_valium]

Lest ihr denn alle keine Kommentare auf YT?


Von AdoredTV angepinnt
AdoredTV
vor 16 Stunden

Just an FYI for those wondering if the Reddit leak was before my leak - no it wasn't. I got all this information days ago, it just takes a long time to check other sources and obviously make the video. ;)
Also ob man die ganze Sache nun glaubt oder nicht, sei jedem selbst überlassen.
Aber er sagt explizit, dass es nicht daher stammt und er die Informationen schon vorher hatte.

Wir haben jetzt Weihnachten.
CES ist schon bald. Also es ergibt Sinn, dass diese Informationen schon in entsprechenden Kreisen bekannt sind.



Für mich ist der R7 3700X sowas von gekauft, falls es stimmt.
Und für meinen alten R5 1600 sollte es auch noch immer 100€ gebraucht geben. Ist ja schließlich die neue 6Core Einsteiger CPU mit mehr Takt^^

[Gipsel]

Ja, ich frage mich, wie viele Leute hier sich überhaupt das Video angesehen haben. Dann wäre nämlich völlig klar, daß weder der von BoMbY gepostete Screenshot noch der Reddit-Thread die Quelle waren. Das Video vergleicht nur damit.

[SKYNET]

Für mich ist der R7 3700X sowas von gekauft, falls es stimmt.
Und für meinen alten R5 1600 sollte es auch noch immer 100€ gebraucht geben. Ist ja schließlich die neue 6Core Einsteiger CPU mit mehr Takt^^

wäre bei mir das erste mal das ich vor ablauf der hardware(= spiele laufen nicht mehr rund) was neues kaufe... weil mit den 16 kernen kommen sicherlich neue ITX bretter mit endlich 8 echten phasen ;D

ne passende CPU gibts dann sicherlich auch dazu... wie immer oberes ende, 16 kerne oder nix :P

[SKYNET]

Wenn Kyle irgendwelche Informationen hätte, warum hat er sie dann nicht gepostet? Bisher hat er sich für irgendeinen NDA-Kram nicht sonderlich interessiert ...


kommt halt immer drauf an woher die infos stammen: direkt firma XYZ: hält "dicht" - 2. hand: singt wie nen vögelchen.

[BoMbY]

Ja, ich frage mich, wie viele Leute hier sich überhaupt das Video angesehen haben. Dann wäre nämlich völlig klar, daß weder der von BoMbY gepostete Screenshot noch der Reddit-Thread die Quelle waren. Das Video vergleicht nur damit.

Natürlich schau ich mir den Quatsch nicht mehr an, sondern beziehe mich nur auf Zusammenfassungen (welche natürlich falsch sein können). Der verdient mit diesem billig zusammengeschusterten Clickbait Geld, und stiehlt mir gleichzeitig Lebenszeit - das kann man wohl kaum unterstützen.

[Menace]

Määh... ich möchte, dass die 3700 CPU bei 65 TDP bleibt (die 12 C nehme ich dabei gerne mit). ;)

[Pirx]

Natürlich schau ich mir den Quatsch nicht mehr an, sondern beziehe mich nur auf Zusammenfassungen (welche natürlich falsch sein können). Der verdient mit diesem billig zusammengeschusterten Clickbait Geld, und stiehlt mir gleichzeitig Lebenszeit - das kann man wohl kaum unterstützen.
Wieso, macht doch Spaß.
Am Ende hat er noch recht, na dann erst.:D

[prinz_valium]

wäre bei mir das erste mal das ich vor ablauf der hardware(= spiele laufen nicht mehr rund) was neues kaufe... weil mit den 16 kernen kommen sicherlich neue ITX bretter mit endlich 8 echten phasen ;D

ne passende CPU gibts dann sicherlich auch dazu... wie immer oberes ende, 16 kerne oder nix :P

Ich denke der R7 3700X wäre dann der neue Core I5 2500k.
Eine CPU, die man guten Gewissens 6 bis 8 Jahre nutzen kann.
Dazu habe ich auch schon ein passendes MoBo dank AM4 Platform und die Investition ist so noch geringer.


Etwas mehr IPC und 5GHz, das wollte ich schon mit Zen 1.
Dazu noch doppelte Kerne und Threads? Ja warum nicht^^

[bun]

Hat sich eigentlich mal Jemand Gedanken um das Gesamtbild gemacht?

Vor Ryzen 1 wurden 8 Kerne als absurd angesehen, ist zu viel, Intel hat nur 4, Spiele nutzen das gar nicht, Ryzen ist in Spielen langsamer, usw.

AMD hat bei Ryzen 1 Launch mehrmals gesagt, das sie erst am Anfang stehen, und das es weiter geht.

Ryzen 2 war ganz nett, aber nichts weltbewegendes.

Dann kamen Aussagen von AMD das man mit 7nm eine aggressive Strategie verfolgt, und die Zukunft der Firma darauf verwettet hat. Und das man eine starke Reaktion Intels auf Ryzen erwartet hat, die ausgeblieben sein (was wohl daran liegt, das Intel 10nm nicht hinbekommen hat).

Epcy 2 wurde bereits bestätigt, doppelt so viele Kerne.

AMD hat mit Ryzen gut geliefert, und immer noch eine große Klappe. Mag sein das die Leaks Blödsinn sind, aber was sonst soll man bitte erwarten? 8 Kerne mit +15% für 500€ ?

AMD fährt aggressiv auf was geht und nutzt Intels schwache Position bestmöglich aus. Ist doch völlig klar.

Nun kommen Leaks von 16 Kernen auf dem Desktop, und manche halten das für absurd, und zu billig. Threadripper hielt man auch für zu billig, kam trotzdem.

Intel bereitet angeblich 10c vor, und 2-3 verschiedene Quellen leaken 16c auf AM4 für Zen2? Absolut realistisch wenn man die oben skizzierte Gesamtsituation mal im Hinterkopf hat.

[Hakim]

Jetzt berichtet auch CB darüber, wobei sie bemerken das es eher unwahrscheinlich ist, weil Zeitraum und Daten der CPUs. Naja ist ja nicht mehr lang.

[SKYNET]

Jetzt berichtet auch CB darüber, wobei sie bemerken das es eher unwahrscheinlich ist, weil Zeitraum und Daten der CPUs. Naja ist ja nicht mehr lang.

tomsHW ebenfalls.... ein lauffeuer ist ausgebrochen...hoffen wir mal das es zu einem verherrenden brand wird der alle blauen bäume verkohlt ;D

[Complicated]

Was die Preisgestaltung angeht, so sagen unbestätigte Gerüchte AMD hätte 60% Produktionskostenvorteil mit dem MCM-Design bei Server-CPUs der EPYC-Klasse.

Nimmt man jetzt die massiv steigende Anzahl der MCM-Chips, so wird vor allem das Packaging nochmals billiger pro Stück zu den fallenden Kosten pro Core wegen den Chiplets.

Nimmt man jetzt noch an die geleakten Ryzen 9 16-Kerner sind TR SKUs für die HEDT Plattform und die Preise sind zugerhörig zu den R7 3800X und verschiebt die Preise jeweils von R7->R5 und R5 ->R3, dann ergibt das womöglich auch die passenden Abweichungen die Bennett erwähnt hatte.
AMD hat bisher auch keine R9 SKUs.

Das Bild würde auf jedem Fall palusibel mit max. 12 Kernen im Desktop und dem Wegfall der 8 und 12 Kerner als Threadripper, und dafür mehr Kerne on Top bei den Spitzenmodellen. Besonders die TDP Angaben würden stimmen und es gäbe kein Problem für die Mainboard-Hersteller mit der nachträglichen Unterstützung der max 105 W Modelle auf AM4.

[Rancor]

Also wenn das so kommt, dann wird 3600x mein sein :D

[mironicus]

Was ist denn mit PCIe 4.0? Bleibt DDR4?

[BoMbY]

PCIe 4.0 kommt ziemlich sicher, aber wenigstens 2019 wird DDR5 wohl noch keine Option für den Desktop sein. Sollte es auch für die kleinen CPUs separate IO-Dies geben, wäre ein neues Package und ein neuer Sockel für DDR5 recht schnell eingeführt irgendwann.

[Thunder99]

16 Kerne halte ich für Utopie. Maximal 12 und das als Ryzen 9. Wir haben ja nach wie vor gemerkt mehr ist nicht immer besser ;)

[mironicus]

Also bei den Ryzen 3000 mit integrierter Navi-Grafik ab Q3 2019 muss AMD aber schon etwas schnelleren Speicher einbauen, denn sonst werden die gnadenlos ausgebremst. Mit den 20 CUs sollte schon GTX 1050-Niveau oder schneller erreicht werden können. Ob die dann noch 4 GB HBM im Die unterbringen können (wie z.B. beim Kaby Lake G)?

Die APUs sollten dann doch auch als Mobile-Versionen kommen, oder?

[YfOrU]

AMD hat bisher auch keine R9 SKUs.

Mit einem Schema welches bewusst analog zur Konkurrenz funktioniert sind R9 SKUs auf AM4 bei der kommenden Generation fast schon garantiert. Das nicht zu machen wäre aus Sicht des Marketings ziemlich dämlich.

[Complicated]

Nur wenn man im Marketung die Chance nicht sieht mit einem R7 die i9-Klasse komplett obsolet zu machen. Und das wo dies die einzigen neuen Chips sind die Intel überhaupt anbieten kann. Ein 10-Core i9 der jetzt schon bei allen durchgefallen ist wird kein Massstab sein. Den guten Klang hatte die i7 immer schon eher.

[BoMbY]

Naja, es wäre auch ziemlich dämlich einen Sockel zu machen welcher die CPU künstlich auf 24 PCIe Lanes beschränkt, obwohl sie 32 beinhaltet. Das wären statt 1331 Pins vielleicht ca. 1400 Pins, und der Sockel wäre minimal größer.

[YfOrU]

Nur wenn man im Marketung die Chance nicht sieht mit einem R7 die i9-Klasse komplett obsolet zu machen. Und das wo dies die einzigen neuen Chips sind die Intel überhaupt anbieten kann. Ein 10-Core i9 der jetzt schon bei allen durchgefallen ist wird kein Massstab sein. Den guten Klang hatte die i7 immer schon eher.

Das ändert aber nichts daran das man im Elektronik Discounter nicht das R7 Komplettsystem neben einem i9 sondern ein R9 stehen haben will. Selbst wenn das R7 System bereits flotter ist kauft sonst trotzdem ein erheblicher Teil direkt den i9. Wenn man die gleiche etablierte Produktsegmentierung wie die Konkurrenz verwendet steigt man kaum am oberen Ende aus. Die Erweiterung muss man mitgehen.

[nairune]

Warum hieß es Athlon XP 3200+? Weil man in den PC-Specs nur die Produktbezeichnungen sieht und keine Benchmarks.
Ryzen 9 kann schon kommen. Damit könnte man dann auch die ein Niveau höheren Preise erklären.

[Complicated]

Was für Discounter i9 Systeme sollen das denn bitte sein. Irrelevanter gehts ja fast gar nicht für CPUs jenseits von 650,-
AMD versucht das überhauot nicht und gewinnt den Retailmarkt schon für sich.
Am Ende spielt es keine Rolle mehr wie Intel seine CPUs nennt wenn sie bei Kernzahl und Preis so weit zurück fallen bei selber oder besserer Leistung.
Ryzen ist schon gut durch gedrungen als Brand zu den OEMs und damit im nächsten Jahr verstärkt zum Endkunden.

Vor allem wenn man nichts liefern kann ist der Name egal.

[Complicated]

Warum hieß es Athlon XP 3200+?
Weil AMD damals erstmalig auf 25% Marktanteil kam. Daran zweifelt heute kaum einer, dass dies nach 2019 in Reichweite kommt.

Mehr Kerne zu vermarkten zum halben Preis ist anders als eine überlegene IPC dem Technikfernen zu vermitteln.

[unl34shed]

16 Kerne halte ich für Utopie. Maximal 12 und das als Ryzen 9. Wir haben ja nach wie vor gemerkt mehr ist nicht immer besser ;)

Wenn sie das chiplet Design von Rome weiterführen, wovon ich ausgehe, bleiben nur 16 Kerne als Option/Maximum.

[Eldoran]

Das ganze ist aber auch eine Kosten-Nutzen Frage, wenn 2 Chiplets genutzt werden, dann wird das wohl kaum zum selben Preis zu haben sein. Grob geschätzt dürfte ein kleineres IO-Die auch so 70-100mm² haben (abgeleitet aus der Fläche von Zeppelin ohne die beiden CCX) und die beiden Ciplets wären auch je 70-75mm², damit wäre die Gesamtfläche nahezu identisch zu Zeppelin/Zen1, allerdings grossenteils zu deutlich höheren Flächenkosten. Ich würde da dann eher einen Preis so um die 500$ erwarten. Es sollte falls die Performance wie erwartet ausfällt (IPC > ZEN1, Takt>= Ryzen2xxx) ja auch so noch in der selben Preisklasse eine deutlich höhere Leistung geboten werden. Ausser intel geht jetzt voll in den Preiskampf - ergo der 10C kostet dann unter 500$, dann geht aber auch für intel die Marge in den Keller. Beim derzeitigen Lieferengpass ist so etwas aber nicht zu erwarten.

[HOT]

Das wird fürchte ich so nicht funktionieren. Die Chiplets werden 70mm² schon haben (oder etwas mehr) und das I/O-Die wird auch seine 150-200mm² haben in 12nm. Das ist nunmal kein Zeppelin sondern was universelles. Das wird seinen Platz benötigen.

Die MCMs sind reine Produkte ab dem Performancebereich. Alles darunter bleibt aus Kostengründen monolthisch. Die MCMs werden mindestens 200€ kosten, alles darunter ist vorerst 12nm und wird später durch Renoir ersetzt.

[amdfanuwe]

Reine Herstellungskosten werden < $50 für ein MCM mit 2 Chiplets + I/O sein.
Beim I/O wird sich die Größe nach den Anschlüssen richten.

[Thunder99]

Wenn sie das chiplet Design von Rome weiterführen, wovon ich ausgehe, bleiben nur 16 Kerne als Option/Maximum.

Ist nicht gesichert. Werden wir sehen. Aktuell hat AMD das Problem, dass sie bei Games Kerne deaktivieren müssen damit die Performance nicht einbricht.
Für 16 Kerne langt doch nicht mehr der Sockel, oder? Sonst wäre der erste Threadripper ja im Sockel AM4 gewesen.

[dildo4u]

Der erste Threadripper wurde in 14nm gefertigt,7nm sollte den Verbrauch genug senken für 16 Cores in 130 Watt.Kann sein daß er in billig Boards dann halt weniger Boostet.

[bun]

Das wird fürchte ich so nicht funktionieren. Die Chiplets werden 70mm² schon haben (oder etwas mehr) und das I/O-Die wird auch seine 150-200mm² haben in 12nm. Das ist nunmal kein Zeppelin sondern was universelles. Das wird seinen Platz benötigen.

Die MCMs sind reine Produkte ab dem Performancebereich. Alles darunter bleibt aus Kostengründen monolthisch. Die MCMs werden mindestens 200€ kosten, alles darunter ist vorerst 12nm und wird später durch Renoir ersetzt.

Ich glaube du hast nicht verstanden wie das MCM Konzept funktioniert.

Wenn AMD einen monolithischen 8 Kerner bringen will, müssen sie eine neue Maske für 7nm auflegen, die größer sein muss, als die aktuelle Maske für Chiplets. Würde schätzen sogar doppelt so groß.

Diese Maske in 7nm kostet 300 mio $ mit allem drum und dran, und der Yield doppelt so großer Chips wird bescheiden sein.

Die Alternative dazu ist die Chiplets die als Abfall bei der Epyc Produktion herumkommen zu nutzen, und für 100 mio $ eine Maske in 14nm aufzulegen, für einen 70mm² I/O die den man mit nahezu 100% Yield Fertigen kann, und dann den I/O Die mit einem 7nm core chiplet per MCM zu verheiraten.

Das MCM und Chiplet Design für Eypc macht noch viel mehr sinn, wenn man die Chiplets dann auch für alle anderen Produkte recyceln kann. Erstens braucht man nur einen teuren 7nm Maskensatz, die Chips bleiben für alle Produkte gleich und klein, was gute Yields erlaubt und es auch erlaubt extrem selektives Binnung zu betreiben, und salvage Chips können auch beliebig für APUs usw verwendet werden. Yield quasi mit salvage = 100%.

Scheit da hat Jemand Adoreds Video nicht verstanden oder gar nicht erst angeschaut? Wenn doch, erkläre doch mal bitte wie monolitische Chips ökonomisch Sinn machen sollen.

[unl34shed]

Das wird fürchte ich so nicht funktionieren. Die Chiplets werden 70mm² schon haben (oder etwas mehr) und das I/O-Die wird auch seine 150-200mm² haben in 12nm. Das ist nunmal kein Zeppelin sondern was universelles. Das wird seinen Platz benötigen.

Warum so ein riesiger Die? :confused:

Der IO Bereich von Zeplin hat 220-(2*44)mm² = 132mm² und das beinhaltet noch 2 zusätliche IF interfaces.

[Rancor]

Dei Taktraten sind schon ein bischen übertrieben.

[amdfanuwe]

Warum so ein riesiger Die? :confused:

Der IO Bereich von Zeplin hat 220-(2*44)mm² = 132mm² und das beinhaltet noch 2 zusätliche IF interfaces.
Ja, und intern noch 2 weitere IF an denen die internen CCX hängen und nicht mehr benötigt werden. Könnte also noch kleiner werden.
Ich hatte auf Grund der benötigten Kontakt Anzahl auch gedacht, dass der I/O größer sein müßte. Schaut man sich aber den I/O bei Rome an, mit ca. 400 mm² und der vierfachen Kontaktanzahl, sollten 100 mm² für die AM4 I/O Kontakte ausreichen. Aso mal abwarten. Wenns < ~130mm² werden ist es ein reiner I/O. Wenns >150mm² sind, ist vielleicht noch etwas GPU mit drauf.

[amdfanuwe]

Dei Taktraten sind schon ein bischen übertrieben.
Warum? 5GHz hatte AMD doch auch schon vor ein paar Jahren und mittlerweile Intel auch.

[dildo4u]

Dei Taktraten sind schon ein bischen übertrieben.
Ist genau das selbe wie bei Intel,5Ghz sind 1 Core Boost,ich wette wenn man alle Cores auf 4.5 hält steigt der Verbrauch ordentlich.

[Rancor]

Ist mir schon klar das das nicht All Core sein wird. Trotzdem klingt das alles viel zu gut. Nehmen wir dann noch 10% IPC Zuwachs an, dann kann Intel sowas von einpacken, besonders zu den günstigen Preisen die AMD haben will.

Ich glaube das erst wenn ich es sehe.

[Opprobrium]

Im Vergleich zu monolithischen Designs dürfte beim Chipletansatz der 1-Core Boost in direktem Zusammenhang mit der Anzahl der verbauten Chiplets zu einem X-Core Boost werden.

[SKYNET]

Dei Taktraten sind schon ein bischen übertrieben.


nö, würde zum sprung passen den vega mit dem shrink auf 7nm gemacht hat: 1536MHz --> 1800MHz

[Dural]

Ich Frage mich immer noch wie AMD das Kühlen will, 8 Kerne auf einer so kleinen Fläche mag im Server Bereich gut gehen, da man so wie so nicht an den max Takt geht.

Im Desktop Bereich mit dem ganzen OC sehe ich aber schwarz.

[SKYNET]

Ich Frage mich immer noch wie AMD das Kühlen will, 8 Kerne auf einer so kleinen Fläche mag im Server Bereich gut gehen, da man so wie so nicht an den max Takt geht.

Im Desktop Bereich mit dem ganzen OC sehe ich aber schwarz.


warum, in der mitte den fetten controller, und jeweils seitlich 1 die... also schön verteilt das ganze, sollte sogar thermisch optimaler sein als jetzt wo alles in der mitte zusammengepappt ist. :freak:

und ganz ehrlich: bei den taktraten muss man nicht mehr OC betreiben... nur das maximale offset für die spannung auslooten.

[Mangel76]

Ich Frage mich immer noch wie AMD das Kühlen will, 8 Kerne auf einer so kleinen Fläche mag im Server Bereich gut gehen, da man so wie so nicht an den max Takt geht.

Im Desktop Bereich mit dem ganzen OC sehe ich aber schwarz.

Wahrscheinlich genau so wie Intel, die teilweise noch deutlich höhere Verlustleistung auf ähnlicher Fläche abführen!

Hier sehe ich durch die Chiplets sogar Vorteile bei der Wärmeabgabe. Durch räumlichen Abstand gibt es zwischen den Chiplets noch etwas Puffer. Mich würde mal interessieren, wie sich der Gesamtverbrauch zwischen den Einzelteilen (Chiplets, I/O-Die) verteilt. Kann man abschätzen, was eines dieser Teile so an Leistung verbraucht? Insgesamt ändert sich an der TDP ja nicht so viel und andere CPUs (z.B. FX-9xxx) brauchen deutlich mehr. Allerdings sollte sich das halbwegs gleichmäßig verteilen, Hotspotbildung wäre unschön.

[Mangel76]

warum, in der mitte den fetten controller, und jeweils seitlich 1 die... also schön verteilt das ganze, sollte sogar thermisch optimaler sein als jetzt wo alles in der mitte zusammengepappt ist. :freak:

und ganz ehrlich: bei den taktraten muss man nicht mehr OC betreiben... nur das maximale offset für die spannung auslooten.

Die Anordnung sehe ich noch nicht, dann würde man das Format des Sockels wohl sprengen. Ich denke, das eher einen länglichen I/O-Die geben wird und an einer Seite die zwei Chiplets dranhängen. Ähnlich zu halbiertem Rome, aber nur 2 statt 4 Dies an einer Seite.

[Sunrise]

Ich Frage mich immer noch wie AMD das Kühlen will, 8 Kerne auf einer so kleinen Fläche mag im Server Bereich gut gehen, da man so wie so nicht an den max Takt geht.

Im Desktop Bereich mit dem ganzen OC sehe ich aber schwarz.
Naja, wir haben aktuell ja garkeine Erkenntnisse wie sich so ein Design verhält. Aufgrund 7nm, den enormen Effizienzvorteilen und großen Caches und generell fetteren Cores wird auch aufgrund der Chiplets das sicher mehr als ausgeglichen. Wenn AMD da nicht am TIM spart und solange AMD mit dem Takt nicht übertreibt (werden sie nicht) und die Dinger nicht an der Kotzgrenze laufen (gutes Energie/Auslastungsmanagement) müssen (Voltage), sehe ich da keine Probleme. Die TDP wird ja vergleichbar sein. Ich würde taktmäßig einfach nicht zuviel erwarten und mich da einfach überraschen lassen.

Irgendwo wird sicher noch ein Pferdefuß (Latenzen?) sein, ansonsten hat AMD da ein Design gebaut, dass sich in keinem Bereich verstecken muss.

[Daredevil]

Ich Frage mich immer noch wie AMD das Kühlen will, 8 Kerne auf einer so kleinen Fläche mag im Server Bereich gut gehen, da man so wie so nicht an den max Takt geht.

Im Desktop Bereich mit dem ganzen OC sehe ich aber schwarz.
Ich weiß ich weiß, Äpfel und Birnen... jedoch.... schau doch mal, was Apple aktuell mit 8 Kernen und Gpu passiv mit 10Std Laufzeit dank 7nm in ein iPad pressen kann.

Unmöglich ist da nichts.

[JVC]

http://www.pcgameshardware.de/AMD-Zen-Architektur-261795/News/Ryzen-9-3800X-16-Kerne-CES-2019-Spezifikationen-Navi-1270690/
"AMD Zen 2: Ryzen 9 3800X mit 16 Kernen und bis zu 4,7 GHz soll zur CES vorgestellt werden"

:uexplode: 3700X ist meins :biggrin:
12Core 24Treads - 4,2GHZ Base 5,0Ghz Boost bei 105W verbrauch :eek:
( der 3800X und 3850X benötigen angeblich ein Mobo aus der erst kommenden 5xx Serie ...
aber mal abwarten ... falls er doch passen sollte ... 3850X MEINS )

Ist nur noch die frage wie hoch 2 Stellig sich die IPC wirklich verbessert hat ... ach egal ;D

m.f.g. JVC

[SKYNET]

http://www.pcgameshardware.de/AMD-Zen-Architektur-261795/News/Ryzen-9-3800X-16-Kerne-CES-2019-Spezifikationen-Navi-1270690/
"AMD Zen 2: Ryzen 9 3800X mit 16 Kernen und bis zu 4,7 GHz soll zur CES vorgestellt werden"

:uexplode: 3700X ist meins :biggrin:
12Core 24Treads - 4,2GHZ Base 5,0Ghz Boost bei 105W verbrauch :eek:
( der 3800X und 3850X benötigen angeblich ein Mobo aus der erst kommenden 5xx Serie ...
aber mal abwarten ... falls er doch passen sollte ... MEINS )

Ist nur noch die frage wie hoch 2 Stellig sich die IPC wirklich verbessert hat ... ach egal ;D

m.f.g. JVC

also jedes 350/450/370/470 board das OC funktionen hat, wird locker mit den 135W umgehen können.... selbst mein ITX mit 3*2 phasen, kann meine CPU easy mit 200W versorgen ohne das es irgendwelche probleme gibt(ja, schon im dauerlauf getestet mit 1.55Vcore bei 4.5GHz)! :)

[JVC]

also jedes 350/450/370/470 board das OC funktionen hat, wird locker mit den 135W umgehen können.... selbst mein ITX mit 3*2 phasen, kann meine CPU easy mit 200W versorgen ohne das es irgendwelche probleme gibt(ja, schon im dauerlauf getestet mit 1.55Vcore bei 4.5GHz)! :)

AMD könnte sie aber trotzdem nicht freigeben...
Dann hat man, wie früher im Optimalfall, eine "unknown CPU" :rolleyes:

m.f.g. JVC

[SKYNET]

AMD könnte sie aber trotzdem nicht freigeben...
Dann hat man, wie früher im Optimalfall, eine "unknown CPU" :rolleyes:

m.f.g. JVC


naja, denke das die agesa version die dann kommt wohl alle ryzen 3x00 unterstützt, entsprechend wird das wohl laufen müssen... aber die mobo hersteller könnten natürlich einem ans bein pissen :mad:

[Dino-Fossil]

:uexplode: 3700X ist meins :biggrin:

Bevor ihr schon eine Vorbestellung versucht, würde ich dann doch erstmal abwarten was an den Gerüchten überhaupt dran ist - unter Umständen nämlich nix.

[JVC]

Bevor ihr schon eine Vorbestellung versucht, würde ich dann doch erstmal abwarten was an den Gerüchten überhaupt dran ist - unter Umständen nämlich nix.

Lies den Tread dort und mach die Augen auf :eek:
Schon möglich das sich noch etwas ändert ... aber mittlerweile schon recht unwahrscheinlich :wink:
Im Jänner wissen wir dann Alles.

m.f.g. JVC

[Linmoum]

Ich bezweifle, dass man im Januar alles wissen wird und von 'nem Launch in Q1 sollte sich auch jeder verabschieden.

[w0mbat]

Ich kann mir vorstellen, dass wir bei der CES einen teaser bekommen. Aber launch wird ziemlich sicher nicht vor Q2 sein.

[SKYNET]

Ich kann mir vorstellen, dass wir bei der CES einen teaser bekommen. Aber launch wird ziemlich sicher nicht vor Q2 sein.

wäre ich mir nicht so sicher, die 7nm geschichte war ja in den letzten 20 monaten massiv im vorraus vom zeitplan... würd mich nicht wundern wenn es nun tatsächlich im januar am tag X die produkte auch ins regal schaffen. :smile:

[Pirx]

Jupp, besteht schon die 5 prozentige Schangse, daß man diesmal nicht ein Jahr im Verzug ist, wie bei Zen, sondern mal ein paar Monate voraus. Aber was macht man dann mit dem alten 12 nm-Gerümpel? Gut, man könnte bloß bspw. die 3700er früh releasen.

[dildo4u]

Hab ihr das nicht gesehen?

https://i.redd.it/9meudochum221.png

Wie gesagt es macht Null Sinn 7nm zu bringen so lange Intel Lieferprobleme hat.

[BoMbY]

Der Preis verdoppelt sich, aber auch die Transistordichte (naja jedenfalls grob). Am Ende bezahlst Du nicht viel mehr für einen 7nm Die mit gleicher Leistung, aber weniger Größe und Verbrauch.

[Dino-Fossil]

Lies den Tread dort und mach die Augen auf :eek:
Schon möglich das sich noch etwas ändert ... aber mittlerweile schon recht unwahrscheinlich :wink:
Im Jänner wissen wir dann Alles.


Naja, ich seh' da nur eine weitere Verwurstung derselben Quelle, die seit ein paar Tagen die Runde macht.
Wenn die stimmt, dann toll. Wenn aber nicht, ist es halt nur heiße Luft.
Und es gibt durchaus (wie auch von Leo dargelegt) einiges, das eben dagegen spricht, dass es wirklich so kommt.
Aber immerhin wissen wir wenigstens bald Bescheid...

[BlacKi]

Im Jänner wissen wir dann Alles.

wir wissen vl boost clocks, vl zeigt uns amd OC. aber wie immer sind die benches, zumindest was gaming angeht, zu nichts zu gebrauchen.

wer also die hoffnung auf die CES legt(sofern man überhaupt vorhat etwas vorzustellen) wird enttäuscht werden. klar, so sachen wie cinebench usw. kann man noch vergleichen, aber gaming benchmarks werden entweder gegen einen langsamen sky x gebencht mit 2666er ram, oder gleich ganz im gpu limit.

wer weis ob die chiplet anordnung nicht erhebliche nachteile mit sich bringt, erheblich latenzen sich addieren? dann bringen dir auch keine 5ghz mehr was.

derzeit wissen wir nichts und zur ces wissen wir vl ob die taktraten stimmen. vielleicht auch welche cinebenchpunkte erwartet werden können. also auch nicht nicht viel mehr.

[Rancor]

Alleine Pinnacle Ridge IPC mit 4,8 GHZ wäre mehr als ausrecheind um konkurrenzfähig zu bleiben, besonders bei den Preisen.

Einer Verringerung der IPC wird es wohl nicht geben, ich denke darauf kann man sich einigen.

Aber ich bin da auch skeptisch ob das alle so kommen wird. Wäre imho zu schön um wahr zu sein.

[Effe]

wer also die hoffnung auf die CES legt(sofern man überhaupt vorhat etwas vorzustellen) wird enttäuscht werden...
Machst Du jetzt das Duplex-Orakel?

[Rancor]

Hier stand Unsinn

[M4xw0lf]

Einer Verringerung der IPC wird es wohl nicht geben, ich denke darauf kann man sich einigen.
Falls die geleakten Core-Konfigurationen echt sind, bedeutet das sehr sicher ebenfalls Chiplets + IO-Die für die Desktop-CPUs, und da ist es wiederum überhaupt nicht sicher, dass die Speicherlatenzen, und damit die Spiele-Leistung, nicht leiden.

[Der_Korken]

wir wissen vl boost clocks, vl zeigt uns amd OC. aber wie immer sind die benches, zumindest was gaming angeht, zu nichts zu gebrauchen.

wer also die hoffnung auf die CES legt(sofern man überhaupt vorhat etwas vorzustellen) wird enttäuscht werden. klar, so sachen wie cinebench usw. kann man noch vergleichen, aber gaming benchmarks werden entweder gegen einen langsamen sky x gebencht mit 2666er ram, oder gleich ganz im gpu limit.

wer weis ob die chiplet anordnung nicht erhebliche nachteile mit sich bringt, erheblich latenzen sich addieren? dann bringen dir auch keine 5ghz mehr was.

derzeit wissen wir nichts und zur ces wissen wir vl ob die taktraten stimmen. vielleicht auch welche cinebenchpunkte erwartet werden können. also auch nicht nicht viel mehr.

So wird es vermutlich kommen. Ich habe gerade mal in alten News gekramt: Zen 1 wurde im Dezember 2016 enthüllt. Dort wurden Cache-Größen, Taktrate, TDP und XFR enthüllt. Benchmarks mit Ryzen@3Ghz vs Broadwell-E@3Ghz gab es sogar schon früher. Launch war dann im März 2017. Wenn all das für Zen 2 jetzt im Januar stattfindet, dann gibt es die Produkte vielleicht irgendwann im April oder Mai zu kaufen. Die genauen Base- und Boostclocks sind wahrscheinlich auch noch nicht in Stein gemeißelt, sondern wenn dann ein grober Plan für die Markteinteilung. Aber selbst ein reiner Tech-Talk dürfte interessant werden, denn der IO-Chip ist das große Fragezeichen zur Einschätzung der (Spiele-)Performance.

[Dural]

Ich glaube viele verstehen nicht auf was ich anspreche, ich meine die Übertragung der Wärme von der Die auf den HS, und umso mehr Verlustleistung man pro mm2 hat, umso schwieriger wird es die Wärme vernünftig zu übertragen. Sieht man zb. ganz gut bei den Intel CPUs! Da die Die Fläche pro CPU Core mit diesem Aufbau noch mal deutlich geringer wird, wird das noch viel mehr zum Problem. Ein weiteres Problem, praktisch alle CPU Kühler am Markt sind so gebaut das die Kühlleistung am besten in der Mitte ist, da zumindest die Server CPU die CPU Dies Aussen hat wird das so nicht mehr funktionieren. AMD müsste bei der AM4 Version die CPU Dies zumindest in die Mitte setzen.


Ich tippe ja immer noch das ein ganz normaler 8 Core für den Desktop kommen wird.

[Eldoran]

Die CES als nächster interessanter Termin ist zumindest aus Sicht der Ryzen 2xxx Historie logisch - da hat AMD auf der CES die Serie offiziell angekündigt und allgemeine Details bekannt gegeben.
Vergleich: https://www.3dcenter.org/news/amd-kuendigt-ryzen-2-fuer-den-april-2018-sowie-threadripper-2-fuer-den-sommer-2018
Zumindest wann die Ryzen 3xxx etwa zu erwarten sind und ein paar Stichworte dürften schon drin sein - das war heuer ja auch so. Auch wenn ich keinen eigentlichen Release erwarte, eben ein paar Datenpunkte, anhand derer wir dann weiter spekulieren können sollte schon drin sein.

[Opprobrium]

Wie gesagt es macht Null Sinn 7nm zu bringen so lange Intel Lieferprobleme hat.

Jede Woche die AMD Intel gegenüber im Vorteil ist ergibt Sinn. Und je größer der Vorteil desto besser. Hier kämpft immer noch David gegen Goliath.

[maguumo]

Eben. Und es ist ja nicht so als ob sie ihre 7nm Chips subventionieren würden. Jeder Verkauf bringt Geld in die Kasse.

[BoMbY]

Die Vorzeichen sind doch eindeutig. AMD hat bereits einen Haufen Deals für Supercomputer gewonnen für die kommenden Jahre/Generationen. Das mag für sich genommen nicht nach viel aussehen, aber das ist eigentlich schon jetzt der Beweis das Intel praktisch keinerlei Antwort darauf zu bieten hat.

[][immy]

Die Vorzeichen sind doch eindeutig. AMD hat bereits einen Haufen Deals für Supercomputer gewonnen für die kommenden Jahre/Generationen. Das mag für sich genommen nicht nach viel aussehen, aber das ist eigentlich schon jetzt der Beweis das Intel praktisch keinerlei Antwort darauf zu bieten hat.
naja, eine neue CPU Architektur braucht seine Zeit. Intel hat die Core i Architektur jetzt auch schon ziemlich ausgelutscht und AMD hat schon eine Ewigkeit an Ryzen entwickelt und ist jetzt "grad" mal damit ein wenig erfolgreich.
Ich denke mal irgendwann wird sich die Forschung die Intel vermutlich mit ihrer neuen Architektur betreiben auch mal auszahlen (auch wenn man aktuell wenig davon hört). Aber aktuell sieht es relativ mau aus und man verkauft häufig allein schon besser aufgrund des größeren Namens. AMD hat halt nach wie vor nicht grad so einen guten Ruf.
Was allerdings auch im Server-markt vermehrt anzutreffen sein könnte in Zukunft sind ARM-Server, aber so richtig implementieren will sich das nicht. Aber auch hier will Intel sich nicht abhängen lassen. Und AMD hätte hier zumindest theoretisch schon mal eine Lizenz mit der sie arbeiten könnten.

Eben. Und es ist ja nicht so als ob sie ihre 7nm Chips subventionieren würden. Jeder Verkauf bringt Geld in die Kasse.
kommt drauf an wie viele lauffähige chips am ende rauskommen. Es wird nur günstiger/rentabel wenn die Quoten stimmen.

[bun]

Naja, ich seh' da nur eine weitere Verwurstung derselben Quelle, die seit ein paar Tagen die Runde macht.


Das es nicht die gleiche Quelle ist wurde vor 3-4 Seiten durchgekaut, hält aber scheinbar trotzdem Niemanden davon ab, im Thread herumzuspammen ohne ihn zu Lesen.

Frech!

[maguumo]

[immy;11869938']


kommt drauf an wie viele lauffähige chips am ende rauskommen. Es wird nur günstiger/rentabel wenn die Quoten stimmen.
Weswegen sie auf passende yields warten, sonst gäbe es ja jetzt schon Produkte.

[Opprobrium]

[immy;11869938'][...] Aber aktuell sieht es relativ mau aus und man verkauft häufig allein schon besser aufgrund des größeren Namens. AMD hat halt nach wie vor nicht grad so einen guten Ruf.[...]

kommt drauf an wie viele lauffähige chips am ende rauskommen. Es wird nur günstiger/rentabel wenn die Quoten stimmen.
Und eben hier ist ein Zusammenhang, weswegen meine obige Aussage doppelt gilt: Jede Woche die AMD klar im Vorteil ist ist wichtig. Weil sich so ein Ruf eben auch nicht von heute auf morgen ändert (siehe Athlon 64/Opteron damals).

Gibt ja genug Leute, die egal was AMD bringt dann doch lieber auf die Antwort von Intel/nVidia warten. Aber die Versuchung doch zu AMD zu greifen wächst mit jeder Woche die AMD überlegen ist. Von daher sollten sie meiner Meinung nach jeden Tag nutzen den sie können.

[Eldoran]

Die Chiplets sollten fast nur aus CPU und Cache bestehen, somit inklusive Salvage Parts eigentlich ein Yield nahe 100% herauskommen. Möglicherweise ist da der Yield beim MCP selbst ein grösseres Problem, als bei den Dies. Unter diesen Umständen sollte es unwahrscheinlich sein, dass etwaige Defekte zu einem Totalausfall führen. Obendrein ist das Ding mit 70mm² eher klein. Somit sollte es auch wenig Verschnitt am Rand geben. Ich denke daher, dass es eigentlich keinen Hinderungsgrund gibt die nötigen Mengen für einen Launch im 1Q19 zu fertigen, aber es muss ja auch die Vorlaufzeit zum Evaluieren (>8 Monate?) eingeplant werden und das müsste sich knapp ausgehen.
Vom Preis her ist eher das Problem dass tendenziell höhere Produktionskosten rein von der Fläche bzw. durch das MCP zu erwarten sind. Es ist aber eben noch unklar, wie Leistungsfähig (IPC * Takt) ein einzelner Core im Vergleich zu Zen1 oder Coffe Lake ist bei üblichen Anwendungsgebieten am Desktop. Und somit mit was sich ein etwaiger 8C16T Zen2 eben vergleichen muss. Wenn das ganze zumindest keinen Rückschritt gegenüber Zen+ darstellt, ist eigentlich alles in Ordnung, sonst wird es aber schwierig. Nur ein niedrigerer Stromverbrauch ist abseits von Laptops etc. kein primäres Leistungsmerkmal.

[ndrs]

Die Möglicherweise ist da der Yield beim MCP selbst ein grösseres Problem, als bei den Dies.
Hier sollte es allerdings recht einfach möglich sein die Teile wieder zu trennen, neue Bumps/Balls auf den Die zu setzen und es einfach "nochmal zu versuchen". Das Package selber dürfte, falls es komplett ersetzt werden muss, einen eher geringen Teil der Kosten ausmachen und verschmerzbar sein.

[dargo]

Hab ihr das nicht gesehen?

https://i.redd.it/9meudochum221.png

Wie gesagt es macht Null Sinn 7nm zu bringen so lange Intel Lieferprobleme hat.
Was ein Quatsch wieder. Als ob AMD heute schon in der Position wäre ne ruhige Kugel zu schieben. :rolleyes:

[Th3o]

Solange Intel nicht in 7nm liefern kann, muss AMD das ausnutzen und ASAP liefern.

[Eldoran]

Nebenbei bemerkt - laut Digitimes ist TSMC 1H19 noch nicht voll ausgelastet, an der Produktion sollte es nicht scheitern...

[Linmoum]

Solange Intel nicht in 7nm liefern kann, muss AMD das ausnutzen und ASAP liefern.
Natürlich, dildos Aussage ist einfach Quatsch.

Jeder Tag, den AMD mit 7nm-Produkten am Start ist und Intel noch nichts außer weiterhin 14nm++++++++ zu bieten hat, ist Gold wert und extrem wichtig. Egal ob Server oder Desktop (und ggf. auch Mobile).

[Complicated]

Genauer betrachtet muss der L3 Cache ja auf den IO-Die...das wird spannend ob AMD dadurch deutlich mehr davon verbaut.

Intels neues Design kommt mit EUV. Und ich rechne damit, dass hier auch was völlig neues 2020 kommt. Bei AMD allerdings auch mit schon gesammelter Erfahrung bei einigen Layern mit EUV.

[gravitationsfeld]

7nm TSMC ist SAQP, kein EUV.

[iuno]

Wieso sollte der L3 aufs I/O muessen? Der gehoerte zum CCX und auch aus Kostengruenden sollte das in 14nm wenig Sinn ergeben.

Wie gesagt es macht Null Sinn 7nm zu bringen so lange Intel Lieferprobleme hat.
Klar, wenn die Fixkosten schon bezahlt sind macht es natuerlich wahnsinnig viel Sinn, lieber gar nichts zu verkaufen.