AMD - Zen 3, 7 nm, 2020 (Vermeer, Cezanne, Genesis Peak & Milan) [Archiv] - Seite 11

Gipsel

2020-05-28, 16:08:00

Lisa Su: Milan wird Q4 ausgeliefert. 5nm startet wieder als Mobile Prozess und wird später dann erst als high performance interessant. Zen3 wird zwar nicht explizit ausgeschlossen, aber implizit klingt alles nach Zen4=5nmIch vermute bei dem "Zen3 in 5nm in Q4/20" Gerücht hat jemand was in den falschen Hals bekommen.
Schauen wir mal zurück auf letztes Jahr: Die ersten Samples von Zen3 (Tapeout Anfang Q2/2019) hatte AMD pünktlich zum Launch von Zen2 im Juli 2019. Und so ähnlich wird es mit Zen4 vermutlich auch laufen. In Q4/20 könnte es erste Zen4 Samples in 5nm geben aber eher keine kaufbaren Produkte mit 5nm Chips von AMD. Das wäre schon verdammt überraschend und benötigt ja locker mehr als ein Jahr Vorlaufzeit, wie Andere schon erwähnt haben. Eine "spontane" Entscheidung ist da ziemlich unmöglich. Das geht eigentlich nur bei Prozess-Upgrades, wo man exakt die selben Designrules und auch Masken benutzen kann (wie z.B. GF 14nm/12nm, bei TSMC gibt es auch solche Beispiele [müßte nur die verschiedenen 7nm-Varianten nachschlagen, um das genau zu benennen]).

basix

2020-05-28, 16:17:36

Ich vermute bei dem "Zen3 in 5nm in Q4/20" Gerücht hat jemand was in den falschen Hals bekommen.
Schauen wir mal zurück auf letztes Jahr: Die ersten Samples von Zen3 (Tapeout Anfang Q2/2019) hatte AMD pünktlich zum Launch von Zen2 im Juli 2019. Und so ähnlich wird es mit Zen4 vermutlich auch laufen. In Q4/20 könnte es erste Zen4 Samples in 5nm geben aber eher keine kaufbaren Produkte mit 5nm Chips von AMD. Das wäre schon verdammt überraschend und benötigt ja locker mehr als ein Jahr Vorlaufzeit, wie Andere schon erwähnt haben. Eine "spontane" Entscheidung ist da ziemlich unmöglich. Das geht eigentlich nur bei Prozess-Upgrades, wo man exakt die selben Designrules und auch Masken benutzen kann (wie z.B. GF 14nm/12nm, bei TSMC gibt es auch solche Beispiele [müßte nur die verschiedenen 7nm-Varianten nachschlagen, um das genau zu benennen]).

Genau. Wahrscheinlicher ist, dass CDNA2 / RDNA2 / Zen 4 früher in 5nm kommen könnten als zuerst geplant.

SpielerZwei

2020-05-28, 16:40:09

Hmmmm...
Finaler Endschlag gegen Intel? Wechselt AMD bereits im Q4 mit Ryzen 4000 “Vermeer” exklusiv auf TSMCs 5-nm-Node und ist deshalb Matisse Refresh nur ein Platzhalter? Zusätzlich ein Renoir-APU-Refresh aufgetaucht!
https://www.igorslab.de/finaler-endschlag-gegen-intel-wechselt-amd-bereits-im-q4-mit-ryzen-4000-vermeer-exklusiv-auf-tsmcs-5-nm-node-und-schickt-man-deshalb-matisse-zur-ueberueckung-in-den-refresh-zusaetzlich-renoir-a/

Dino-Fossil

2020-05-28, 16:46:24

Das kräftige Rühren in der Gerüchteküche wird ja immer mehr zu Igors Passion :D

Edit: Halte das auch für unwahrscheinlich. Vielleicht kommen die 5000er APUs für mobile in 5nm schon Anfang 2021, aber viel mehr als das? Eher nicht.

Voodoo6000

2020-05-28, 16:47:53

Da AMD Zen 3 erst vor wenigen Monaten als 7nm Produkt angekündigt hat wird man nicht plötzlich Zen 3 in 5nm fertigen. Insbesondere für 5nm+ ist es noch zu früh. Vor Zen 4 wird keine 5nm CPU erscheinen. Jetzt werden wieder gigantische Erwartungen geschürt und wenn Zen3 in 7nm erscheint sind einige enttäuscht.

mironicus

2020-05-28, 16:58:51

Wieviel kleiner ist 5 nm+ gegen 7 nm? Kann AMD dann ein 128 Kern-Threadripper 4990x auf den Markt bringen?

Igor meint übrigens auch, dass Matisse Refresh in 7 nm+ ist, und der Prozess in dem Zen 2 gefertigt wird, zurückgefahren wird.

LasterCluster

2020-05-28, 16:58:59

@Gipsel: Klingt absolut plausibel. Meiner Meinung nach ist die eigentliche Meldung, dass Zen4 sofort mit einem verbesserten 5nm-Prozess kommt.

@Voodoo6000: Hier im Forum scheint das niemand ernsthaft zu glauben.

LasterCluster

2020-05-28, 17:01:14

Igor meint übrigens auch, dass Matisse Refresh in 7 nm+ ist, und der Prozess in dem Zen 2 gefertigt wird, zurückgefahren wird.

N7 und 7nm+ sind doch inkompatibel. Wenn dann gehts es um sowas wie N7P.

Der_Korken

2020-05-28, 17:06:10

Ich finde Gipsels Theorie am plausibelsten, dass jemand da was mit Zen 4 durcheinander geworfen hat. Ich halte es zwar für möglich, dass AMD mit kleinen Chiplets sehr früh auf 5nm umsteigen könnte, aber das hätte schon lange vorher feststehen müssen. Vor allem: Die Massenproduktion wurde um 1Q vorgezogen. Wenn dann wäre Zen 3 von Anfang in 5nm und 1Q2021 April 2021 geplant gewesen und wurde deswegen vorgezogen. Aber man schmeißt doch nicht ein fertiges 7nm-Design weg, weil der 5nm um ein paar Monate vorgezogen wurde. Vor allem weiß ich gar nicht, ob ich Zen 3 in 5nm wirklich gut finden würde, weil der Prozess vielleicht noch nicht auf high performance optimiert ist und zu Beginn weniger Takt schafft als der Vorgänger. Der Verbrauch ist kein gutes Argument, sofern man nicht gerade den 16-Kerner übertakten will.

Edit: Falsch gelesen, 5nm wurde nicht um 1Q vorgezogen, sondern von April auf Q4. Trotzdem ...

Sunrise

2020-05-28, 17:10:15

Meiner Meinung nach ist die eigentliche Meldung, dass Zen4 sofort mit einem verbesserten 5nm-Prozess kommt.
Korrekt, wissen wir seit Ende April, da kam die Meldung, dass TSMC eng mit AMD bei N5P zusammenarbeitet.

Ich vermute mal, dass Intels 7nm-Prozess (wenn er denn pünktlich kommt), etwas besser ist als TSMCs 5nm, daher will AMD direkt das Bestmögliche für sich rausholen. Dann kann man eben nicht nur die Dichte stark steigern, sondern im Vergleich zum normalen N5 zusätzlich noch zweistellige Verbesserungen nach Wahl mitnehmen.

Da sollte man auch schon recht weit sein, AMD hat sich ja selbst einen engen und aggressiven Zeitplan gesteckt, um hier vorne zu bleiben.

Eldoran

2020-05-28, 17:21:15

5nm ist für CPUs keine so deutliche Verbesserung, vor allem wenn man damit Gefahr läuft wie intel wegen der Fertigung nicht liefern zu können. AMD hat übrigens schon beim 7nm Zen2 diverse Tricks bei den Leitungen verbaut, die TSMC erst für 5nm vermarktet. Leitungsverluste 7nm zu 5nm wären bei AMD also grösser als bei den Pressematerial von TSMC.
Für AMD sollte also 5nm keine überragenden Vorteile bieten, wegen denen man auf maximalem Risiko fährt.
Ich würde eher bei den GPUs auf erste 5nm Produkte erwarten. Big Navi würde sich da vermutlich anbieten - da wäre der hauptvorteil einer höheren Packungsdichte und niedrigerem Verbrauch zu möglicherweise niedrigerem Takt ein Vorteil. Weiters ist die Vorlaufszeit bei GPUs kürzer. Bei 7nm war das ja auch schon so.

Berniyh

2020-05-28, 17:48:35

Das kräftige Rühren in der Gerüchteküche wird ja immer mehr zu Igors Passion :D
Mausert sich langsam zum nächsten AdoredTV …

w0mbat

2020-05-28, 17:57:37

Ne, er hat immer noch sein Spekulatius :D

Ex3cut3r

2020-05-28, 18:06:22

Hab mir das Video nicht angesehen, hat er Fakten dafür oder rein spekulativ? Clickbait? Oder einfach nur Aufmerksamkeit generieren?

Linmoum

2020-05-28, 18:20:40

Verwechslung bei der Übersetzung kann man jedenfalls ausschließen, da in der Originalquelle klar von Ryzen 4000 die Rede ist.

Entweder gänzlich Quatsch, die Originalquelle selbst hat Ryzen 4000 mit Zen4 verwechselt oder AMD trollt alle. Ersteres wird realistisch sein.

Edit: Stammt ja sogar von DigiTimes. Hm. Dann würde ich zweiteres auch ausschließen.

bloodflash

2020-05-28, 19:33:20

ZEN3 ist ja Server, Desktop, APU und Embedded.
Bei ZEN2 ist ja nur das CPU-Chiplet gleich. Aber APU ist schon entkoppelt.

Vielleicht sind Server/Embedded ZEN3 noch mit der alten Roadmap entstanden und Desktop ZEN3 wird mit den Erfahrungen aus APU schon auf N5xxx angepasst. Von wegen 4CCX/8CCX, nach dem Motto: Was soll der ganze Servercache in Consumer, wenn wir die Latenzen auch so klein kriegen.

Bei Server/Embedded sind das dann 1,x Jahre Vorlaufzeit wie üblich und bei Desktop dann fast ein Jahr mit dem richtigen Input von TSMC. Mobile N5P macht ja gerade Apple durch, N5P+ ist dann für Ryzen, knapp aber evtl. machbar.

Wie bei Vega20 wird dann nicht der volle Umfang der Möglichkeiten genutzt, sondern nur minimale Verbesserungen mitgenommen. Der Refresh ZEN3+ kommt dann Ende 2021/2022 mit allen Möglichkeiten des neuen Prozesses.

Deshalb wird auch der RyzenXT zwischengeschoben, weil sich ZEN3 auf dem Desktop nach hinten verschiebt. Das ursprüngliche AM4-"Versprechen" für 2020 würde dann gehalten, weil ZEN3-Desktop ja erst in Q1/2021 releast würde.

Alternativ wird vielleicht auch der IO-Die auf N7xxx geschrinkt und alle ZEN4-CPU-Chiplets sind dann in N5. Dann hätte die "alte" Roadmap mit N7 auch irgendwie bestand ;)

Spannende Zeiten...

BTW
Kleiner Nachtrag:
Evtl. spielen auch die US-Restriktionen für Huawei/HiSilicon eine Rolle, so dass TSMC ganz kulant AMDs Ambitionen massiv unterstützt, weil ein Hauptabnehmer für N5P+ ab Endes des Jahres wegfällt?

Der_Korken

2020-05-28, 19:45:17

Ryzen als monolithischer Die klingt mir sehr unwahrscheinlich. Wenn man die Chiplets vom Server mitnutzt, benötigt man nur einen neuen IOD-Die bzw. eigentlich noch nicht mal den, weil der von Zen2 theoretisch auch mit Zen3-Chiplets funktionieren sollte, solange diese sich an das Protokoll halten. Bringt man einen monolithischen Die, stellt sich die Frage nach der Anzahl der Kerne. Mit 8 Kernen würde man den oberen Bereich komplett auslassen und hätte gegenüber Intel plötzlich sogar wieder einen Rückstand beim Core-Count. Bei 16 Kernen müsste man extrem viele Kerne "wegwerfen", um 6- und 8-Kern-Modelle zu bringen. Dafür wäre der 16er Die viel zu teuer. Ergo müsste AMD zwei monolithische Dies für Ryzen bringen um das jetzige Portfolio aufrecht zu erhalten. Sehr unwahrscheinlich dass für diesen Markt so ein Aufwand betrieben wird.

amdfanuwe

2020-05-28, 20:15:11

Ergo müsste AMD zwei monolithische Dies für Ryzen bringen um das jetzige Portfolio aufrecht zu erhalten.
Tun sie doch. 8 Core APU und 16 Core CPU.
Mit Renoir hat man schon die I/O Basis. Sollte doch kein Problem sein den ZEN2 Block gegen ZEN3 auszutauschen. Zudem werden 2 CCX bedient, die dann auch gegen 2 ZEN3 8Core CCX ausgetauscht werden und die GPU weglassen wegen Die Size.
I/O für CPU auf 32PCIe 4.0 erweitern.
Sollte nicht so wild sein. Zudem auch gut für den embedded Bereich verwendbar, der bisher noch mit Raven Ridge/Picasso und Summit Ridge/Pinnacle Ridge bedient wird.

Wörns

2020-05-28, 20:24:46

Dadurch das TSMC angeblich keine Aufträge mehr von HUWEI annimmt könnten da auch Kapazitäten nun frei sein oder?

Erst einmal darf TSMC noch ein gutes Quartal lang Aufträge von Huawei annehmen (https://www.heise.de/news/Handelskrieg-Huawei-bunkerte-2019-Lagerbestaende-fuer-21-Milliarden-Euro-4768517.html). Und die müssen dann auch noch abgearbeitet werden. Vorher ist nichts frei.

Und momentan scheint TSMC zugunsten von Huawei und zu Lasten von u.a. AMD etwas umdisponiert zu haben.

Das Ganze passt zeitlich überhaupt nicht und läuft eher auf das Gegenteil hinaus.
MfG

Piefkee

2020-05-28, 21:09:29

Also ich halte es ehrlich gesagt für unglaubwürdig.

Das einzige was mir wirklich als Erklärung einfällt ist Huawei. Die dürfen bis zum 1.9.2020 noch Chips von TSMC beziehen. Deswegen haben sie sich massiv für 700Mio Chips eingekauft in 7nm und in 5nm um solange wie möglich zu überbrücken.
Problem bei 7nm ist das es aktuell voll ausgebucht ist und irgendwer Kapazität frei machen muss. Darüber hinaus gibt es langzeit Verträge beim buchen von Kapazität. Besonders im Hinblick auf 5nm wird Huawei bestimmt für Ende 2020 und vorallem 2021 einkauft haben. Können die jetzt nicht mehr beziehen nach September müssen sie strafe an TSMC zahlen. Eventuell gab es einen Deal zwischen TSMC,AMD und Huawei.
Huwai bekommt von AMD 7nm Kapazität (die müssen ja die aktuellen Handys bauen) und dafür bekommt AMD für Ende 2021 dann Kapazität von Huawei.

Würde zumindest den Zen2 Refresh erklären, dieser ist ja nirgendwo in einer Roadmap aufgetaucht. Besonders wenn man bedenkt der Refresh soll Juli landen und Zen3 im Q4. Macht keinen Sinn, so stark ist Intel 10gen nicht. Deshalb vielleicht ryzen4000 Verzögerung für Q1 2021 und der Refresh im Juli mit Matisse 2

y33H@

2020-05-28, 21:52:50

Yes, so being on leading edge process technology is important for us. We've always believed that as long as we're sort of close, I think, we're good. From the standpoint of where we see 5 nanometer, I think, 5 nanometer is an important node. It will be one that we will use quite heavily in our roadmap. I'm not ready to talk about timing yet, but I will say that Zen 4 is deep in design and we're very collaborative with TSMC. The way to think about it is the process nodes usually start with mobile. And mobile is usually a simpler process from the standpoint of just the performance it's trying to get. And then we come in with high performance features and our collaboration with TSMC has given us a lot of capability in optimizing for high performance. So yes 5 nanometer will be important, Zen 4, as well as our GPU road map will be using 5 nanometer, but we'll talk about timing as we get a little bit closer.
https://seekingalpha.com/article/4350655-advance-micro-devices-amd-ceo-lisa-su-on-bernstein-36th-annual-strategic-decisions-conference?part=single

Badesalz

2020-05-28, 22:01:16

Offenbar macht sich AMDs Stellung als TSMC-Großkunde immer mehr bemerkbar. CPU-Chips, GPU-Chips, APU, Konsolen. Damit dürften sie vielleicht sogar irgendwann Apple abhängen.Was ich höre:
Mittlerweile gibt es soweit gute Verbindungen im oberen Managment, daß AMD auch als eine Art Selbstläufer-Werbeträger für TSMC gesehen wird. Geschäftlich betrachtet geht man daher sehr freundlich miteinander um.

Und solange AMD entsprechende Leistung im Wettbewerb liefert, brauchen sie sich keine Sorgen um Zugang zu Prozessen oder Produktionskapazitäten machen.

Das daoben halte ich aber auch nicht für glaubwürdig.

@Piefkee
Sehr wahrscheinlich. Wie gesagt lässt TSMC vorerst AMD nicht verhungern. Würde mich dann auch nicht wundern, wenn sie bei sowas mitvermittelt hätten ;)

Piefkee

2020-05-28, 22:02:18

https://seekingalpha.com/article/4350655-advance-micro-devices-amd-ceo-lisa-su-on-bernstein-36th-annual-strategic-decisions-conference?part=single

Dementi sieht aber anders aus xD

Linmoum

2020-05-28, 22:08:17

Sagen wir es so: Sie hat professionell genug auf die Frage reagiert, ohne zu viel zu verraten. In welche Richtung auch immer. ;)

HOT

2020-05-28, 23:15:40

Apple scheidet für N5+ übrigens erst Mal aus, die brauchen ja erst Ende 2021 neue Produkte, sind also definitiv erst ab Mitte 2021 dabei. Die diesjährigens Smartphones kommen ja in N5 ohne +. Außer HiSilicon, die ja den Kirin 1100 produzieren wollen (und sicherlich auch den Auftrag abarbeiten lassen solange das geht) ist mir auch kein Erstcustomer außer AMD bekannt.

Deshalb kann es schon sein, dass AMD auch Erstabnehmer ist. Aber welches Produkt das letztendlich ist wird sich zeigen.

Berniyh

2020-05-28, 23:19:02

Zen3 auf 5nm, wie man über so eine Träumerei so viel diskutieren kann ist mir irgendwie schleierhaft.
Zen4 (Server/Desktop, also Chiplets) wird das erste CPU Produkt auf 5nm sein, da braucht man sich nichts anderes erhoffen.
Der Teil mit "mobile" oben bezieht sich ja auch schon recht deutlich auf non-AMD Produkte, wie Apple u.a.
Vor Zen 4 könnte höchstens noch CDNA 2 (Draco? Arcturus 2?) kommen.

Wie auch immer, viel interessanter fand ich persönlich viel eher, dass laut Komachi der zuletzt als Vermeer-Nachfolger gehandelte Raphael (was meiner Meinung nach eher Raffael geschrieben werden sollte, falls es sich wieder auf einen Maler bezieht) eine Navi GPU mitbringen soll (ob integriert oder als Chiplet ist aber natürlich unklar, Details fehlen generell).

Und es wurde mit Warhol noch ein Name für die Vermeer-Nachfolge ins Spiel gebracht.

Daredevil

2020-05-29, 00:08:35

Unrockstar

2020-05-29, 00:31:49

Ich vermute bei dem "Zen3 in 5nm in Q4/20" Gerücht hat jemand was in den falschen Hals bekommen.
Schauen wir mal zurück auf letztes Jahr: Die ersten Samples von Zen3 (Tapeout Anfang Q2/2019) hatte AMD pünktlich zum Launch von Zen2 im Juli 2019.
Richtig.. Und Zen 3 in 5nm oder gar die APU wäre auch bekloppt, da man ja OEM Verträge einhalten will. Aber es könnte nun sein, dass die HiSilicon und Huawei Reserven an AMD und Apple gehen. Vielleicht sehen wir also zum Start von Zen 3 Tatsächlich auch eine solide Verfügbarkeit.. Denn daran hapert es bei AMD leider immer noch.
Aber auch hier wirds Entspannungen geben..Die Steppings dürften im April/ Mai Releasenahe sein . Die Massenproduktion müsste also in wenigen Wochen anlaufen. Und auch Cezanne wird nicht in 5Nm kommen, da dies nicht planbar ist. Ich bin eh erstaunt, dass Intel so langsam Ice Lake in Lieferbare Mengen schraubt.

@Daredevil

Lisa su sagte klar: Zen3 will be an Track and arrive in 2020.
https://www.pcgamesn.com/amd-zen-3-release-date-2020
Wenn man hier nun verschiebt, dann wäre das Marketingtechnisch ein Super Gau. Selbst wenn man nur sagt: 4600X und 4700X kommen, der Rest später. Man wird sich nicht das Weihnachtsgeschäft nehmen lassen, wo Intel immer noch Lieferprobleme hat.

Zossel

2020-05-29, 07:07:23

Was ich höre:
Mittlerweile gibt es soweit gute Verbindungen im oberen Managment, daß AMD auch als eine Art Selbstläufer-Werbeträger für TSMC gesehen wird. Geschäftlich betrachtet geht man daher sehr freundlich miteinander um.

AMD hat Potential für weiteres Wachstum von TSMC, allerdings ist das für TSMC kein Selbstläufer.

Intel wird hoffentlich auch irgendwann mal wiederkommen ......

dildo4u

2020-05-29, 07:17:32

Richtig.. Und Zen 3 in 5nm oder gar die APU wäre auch bekloppt, da man ja OEM Verträge einhalten will. Aber es könnte nun sein, dass die HiSilicon und Huawei Reserven an AMD und Apple gehen. Vielleicht sehen wir also zum Start von Zen 3 Tatsächlich auch eine solide Verfügbarkeit.. Denn daran hapert es bei AMD leider immer noch.
Aber auch hier wirds Entspannungen geben..Die Steppings dürften im April/ Mai Releasenahe sein . Die Massenproduktion müsste also in wenigen Wochen anlaufen. Und auch Cezanne wird nicht in 5Nm kommen, da dies nicht planbar ist. Ich bin eh erstaunt, dass Intel so langsam Ice Lake in Lieferbare Mengen schraubt.

@Daredevil

Lisa su sagte klar: Zen3 will be an Track and arrive in 2020.
https://www.pcgamesn.com/amd-zen-3-release-date-2020
Wenn man hier nun verschiebt, dann wäre das Marketingtechnisch ein Super Gau. Selbst wenn man nur sagt: 4600X und 4700X kommen, der Rest später. Man wird sich nicht das Weihnachtsgeschäft nehmen lassen, wo Intel immer noch Lieferprobleme hat.

Wahrscheinlicher ist das erstmal nur der 16 Core Zen3 bekommt, das ist das Modell das kein Refrech bekommt.
Schon damit erfüllt Lisa ihre Aussage, nirgends wurde eine Serie von Modellen versprochen.

Berniyh

2020-05-29, 07:54:33

Wenn ein überarbeiteter Zen2/Desktop Renoir Intel in jedem Segment in Schach halten kann, muss Zen3 auch nicht so schnell wie möglich kommen und je später er kommt, desto wahrscheinlicher kann das doch sein, oder?

Wieso sollte AMD nicht auch den „Super“ weg gehen, um die Konkurrenz im Keim zu ersticken, um mehr Spielraum für ein perfektes neues Produkt zu haben?
Ne, andersherum wird ein Schuh daraus: da Zen 2 Intel auch so in Schach halten kann ist AMD alles andere als genötigt die aktuellsten Processnodes zu verwenden, wenn diese noch in der (Weiter-)Entwicklung, Ramp-up etc. sind.
Ja, die Chiplets brauchen wenig Fläche, aber wozu auf 5nm gehen, wenn es 7nm (EUV) doch auch tut?
Das ist einfach verschenkte Marge.

Damit will ich übrigens nicht sagen, dass man nicht ggf. Produkte für 5nm vorzieht. Es ist schon denkbar, dass man Zen4 dadurch etwas nach vorne ziehen kann und evtl. auch z.B. CDNA2, aber Zen3 wird ein 7nm Produkt, das ist praktisch so sicher wie das Amen in der Kirche.

btw.: ein "perfektes neues Produkt" in der Hinsicht gibt es nur aus Sicht eines Consumers der natürlich die für ihn beste Leistung (zum besten Preis) haben will. Für AMD ist das perfekte Produkt aber eher das mit der besten Marge.
(und natürlich noch ein paar anderen Randbedingungen, aber die Performance-Krone haben sie bei den CPUs ja eh schon)

Zossel

2020-05-29, 08:59:32

Ja, die Chiplets brauchen wenig Fläche, aber wozu auf 5nm gehen, wenn es 7nm (EUV) doch auch tut?

Das Management von AMD redet immer viel von "Execution", also pünktlich Produkte launchen, ich denke daher nicht das AMD da großes Risiko bzgl. verspäteter Launches fahren wird.

HOT

2020-05-29, 09:03:10

Ich bring das mal hier rein:
https://www.3dcenter.org/news/amd-legt-anscheinend-eine-zen-3-zwischen-generation-zwischen-zen-3-und-zen-4-ein
Warhol ist mMn ganz klar ein Zen3-Refresh, aber er wird mMn deshalb zustande kommen, weil man gerne N6 im Consumerbereich nutzen möchte, da der Prozess evtl. billiger ist als N7(+). Auch Rembrandt soll ja in N6 kommen und Zen3+ haben, das würde also durchaus passen. N6 gehört ganz klar zur 7nm-Generation i.Ü.

MR2

2020-05-29, 09:16:25

MebiuW twitterte doch, Zen3 ES sind N7P. Damit ist das gegessen.

@HOT
Jep, denk ich auch!

HOT

2020-05-29, 09:27:10

Ich hab ja eh den Verdacht, dass das Vorziehen von N5+ eine chinesische Finte ist, um Huawei noch Aufträge für Produkte in N5+ (also Kirin 1100) zu ermöglichen, bis man damit aufhören muss. Das hat mit AMD nix zu tun, mehr mit Business.

amdfanuwe

2020-05-29, 09:35:40

Für AMD ist das perfekte Produkt aber eher das mit der besten Marge.
Wann gibt es denn die beste Marge?
Ich würde mal sagen:
Server - Leistung, Kerne, Effizienz
Desktop - günstige Herstellung
Mobile - Verbrauch, Effizienz
Konsole - günstige Herstellung

--------
AMD braucht auch etwas Zeit zwischen 2 Designs.
ZEN3 wird grad mal fertig, da dauert es bis zu ZEN4 doch min 1 Jahr.
ZEN4 wird doch nicht durch die Prozesstechnik gebremst.
Da fehlt es eher am Umfeld mit DDR5, neuer Sockel etc. was alles getestet werden muß.

Ich schätze auch mal, dass der Schwerpunkt erstmal auf ZEN3 für das Server Chiplet liegt.
Der wird dann auch in 7nm im Herbst kommen, wie es die Roadmap und Lisa sagen. Da muß AMD zeigen, dass sie liefern können, was sie versprechen.

Desktop läßt sich eher um ein paar Monate verschieben, wenn dadurch andere Vorteile gewonnen werden. Zumal da bisher meines Wissens nach nirgends konkrete Aussagen zum Termin gemacht wurden.
Hieß immer nur: ZEN3 2020. Und wenn sie nur den Server Chip zeigen, ist das schon erfüllt.

Mobile ist man an die OEMs gebunden. Die wollen auch Planungssicherheit.
Aber nur weil die letzten APUs zur CES vorgestellt wurden muß das diesmal ja nicht wieder so sein. Durchaus möglich, dass Mobile ZEN3+ in 5nm geplant ist, auch wenns dadurch etwas später wird.

HOT

2020-05-29, 09:44:56

Glaub ich nicht. In N7P können die direkt Massen raushauen, da Apple dann ja hauptsächlich auf N5 unterwegs ist, da verzögert sich nix. Man macht den Refresh dann ab 2.HJ 21 aufgrund der Prozesskompatibilität von N7P zu N6 und der geringeren Kosten, ansonsten passiert nix. Der Matisse-Refresh ist keiner sondern nur ne minimale Lineupoptimierung und Zen3+ ist wirklich nur ein Refresh um weniger Kosten zu haben. Der wird auch nicht Ryzen 5k werden, eher wieder ein XT oder 4x50. An der ursprünglichen Planung ändert sich genau gar nichts. Vermeer wird ganz normal Ende des Jahren launchen und für Zen4 hab ich stark den 5.5.22 im Verdacht ;).
Passt ja auch zu Lisas Aussage, wenn der Mobilkram durch ist, gibts das gute Zeug.

amdfanuwe

2020-05-29, 10:04:04

Zen3+ ist wirklich nur ein Refresh um weniger Kosten zu haben. Der wird auch nicht Ryzen 5k werden, eher wieder ein XT oder 4x50.
Also wenn Renoir mit ZEN2 ein Ryzen 4k ist, wird der Nachfolger mit ZEN3+ sicherlich ein Ryzen 5k.
ZEN3+ heißt ja eigentlich auch nur Optimierungen für Mobile.

HOT

2020-05-29, 10:12:25

Cezanne ist mMn ebenfalls kein Ryzen5k. Erst Rembrandt wird Ryzen 5k sein, zusammen mit Raphael. Das ist aber eh alles Definitionssache und somit Kaffeesatzleserei.

JVC

2020-05-29, 10:23:43

https://www.youtube.com/watch?v=t22vGfWvOq4&feature=youtu.be (Igor 28.05.2020)
"Zen 3 in 5-nm für den Desktop oder nur im Notebook?
(ohne Spekulatius)

Es bleibt spannend :smile:

M.f.G. JVC

w0mbat

2020-05-29, 10:40:31

Also dass der desktop Zen3 schon in 5nm kommt ist wirklich total unwahrscheinlich und einfach falsch, das wissen wir alle. Die Frage ist jetzt halt ob die Zen3 APUs vielleicht schon in 5nm kommen oder ob es einen Zen3+ in 5nm geben wird.

Wir können gespannt sein! Jetzt kommt aber erstmal der Matisse refresh, auch hier wissen wir nicht ob es einfach nur ein besseres binning ist, oder ob wir N7P sehen werden.

JVC

2020-05-29, 10:53:15

Also dass der desktop Zen3 schon in 5nm kommt ist wirklich total unwahrscheinlich und einfach falsch

https://www.youtube.com/watch?v=t22vGfWvOq4&feature=youtu.be (Igor 28.05.2020)
"Zen 3 in 5-nm für den Desktop oder nur im Notebook?" (ohne Spekulatius)
Nicht ein Jeder schließt das schon aus :)
Aber ziemlich unwahrscheinlich ist es schon ^^
Wobei, Irgendetwas scheint hier zu laufen... TSMC und AMD kommen scheinbar sehr gut miteinander aus.

M.f.G. JVC

pilzsammler2002

2020-05-29, 10:54:42

Es kommt darauf an...
Aktuell spielt vieles in die Karten von AMD.
Neben dem "Ausstieg" von Hisilikon, dem angeblichen gepoker von Nvidia mit TMSC/Samsung und der guten ABnahme von AMD ist es nicht unrealistisch dass sie jetzt "Tier1" bei TSMC sind. Da könnte so ein 5nm schon drin sein. Wenn ja könnte sich AMD alleine durch die Fertigung längere Zeit vor Nvidia und Intel setzen (auf die Fertigung bezogen) :D

amdfanuwe

2020-05-29, 11:44:24

Die Frage ist jetzt halt ob die Zen3 APUs vielleicht schon in 5nm kommen oder ob es einen Zen3+ in 5nm geben wird.

Wenn die APU dafür geplant ist, ist es wohl kein Kunststück daraus eine Desktop CPU zu machen. GPU raus, 2ter 8 Core CCX rein.

Odal

2020-05-29, 11:46:28

JVC

2020-05-29, 11:55:07

also Zen 3 kommt sicher nicht in 5nm und dieses Jahr schon gar nicht.
Wenn dann kommt nächstes Jahr evtl. nochmal ein Zen 3 Refresh in 5nm da das mit DDR5 auch erstmal eine wage und windige Angelegenheit ist.
Das, hat natürlich auch was :)

Aber das erste mal seit längerem, hat AMD scheinbar etwas Luft/Möglichkeiten ...

M.f.G. JVC

amdfanuwe

2020-05-29, 12:24:27

hat AMD scheinbar etwas Luft/Möglichkeiten ...

M.f.G. JVC
Zu viele Möglichkeiten für unseren Geschmack.
Ich hoffe AMDs Konkurrenz ist genauso verwirrt :biggrin:

HOT

2020-05-29, 12:30:46

Es kann natürlich sein, dass man Rembrandt statt in N6 vielleicht doch schon in N5+ an den Start bringt und das komplette Lineup Rembrandt+Raphael dann in 2022 in N5+ startet. Anderes ist kaum denkbar bezüglich 5nm. Ein sehr früher Kandidat für N5+ ist natürlich CDNA2. Das wird sicherlich auch passieren, sobald das geht.

Berniyh

2020-05-29, 12:32:37

also Zen 3 kommt sicher nicht in 5nm und dieses Jahr schon gar nicht.
Wenn dann kommt nächstes Jahr evtl. nochmal ein Zen 3 Refresh in 5nm da das mit DDR5 auch erstmal eine wage und windige Angelegenheit ist.
Ne, wenn man irgendwas refreshed, dann in N6, alles andere ist Geldverschwendung, da letztendlich zu teuer, zumal ja das "echte" 5nm Produkt, d.h. Zen4, schon um die Ecke wartet.

davidzo

2020-05-29, 13:41:13

https://www.youtube.com/watch?v=t22vGfWvOq4&feature=youtu.be (Igor 28.05.2020)
"Zen 3 in 5-nm für den Desktop oder nur im Notebook?" (ohne Spekulatius)
Nicht ein Jeder schließt das schon aus :)
Aber ziemlich unwahrscheinlich ist es schon ^^
Wobei, Irgendetwas scheint hier zu laufen... TSMC und AMD kommen scheinbar sehr gut miteinander aus.

M.f.G. JVC

Ja, total unwahrscheinlich. Für einen Launch in Q3 müssten die Vermeer Masken jetzt schon im Produktiveinsatz sein, das heißt die sind lange designt, produziert und gedebuggt. Zudem hat man ja mehrmals auch aus OEMkreisen gehört wie gut Vermeer denn im Labor schon läuft, dass man hier noch vor den Produktionsvorbereitungen stand kann also nicht sein. Wenn OEMs schon samples haben und Plattformen konstruieren ist der point of no return lange erreicht. Zumal TSMCs 7nm Kapazitäten ja auch nicht plötzlich schrumpfen dadurch das Hisilicon wegfäll, eher umgekehrt.

Und die Masken sind ja das teure am 7nm Prozess, insbesondere weil noch in vielen Layern multi Patterning mit DUV zum Einsatz kommt. Und die alten Scanner wird TSMC jetzt auch nicht plötzlich raus schmeißen wie Igor behauptet und schnell durch EUV Scanner ersetzen. So eine Produktionsstraße wird Jahre im vorraus geplant und selbst die DUV Prozesse sind heutzutage ja auch noch cutting edge (besser als alles was GF hat), eine Umrüstung wäre bei der aktuellen Nachfrage völlig unnötig.

Ein anderer Grund wieso man das Design nicht mehr auf 5nm+ portieren kann ist die Library Kompatibilität. AMD nutzt für den SOC ja sehr viel fremd-IP, z.B. DDR4-Speichercontroller, PCIe-PHYs, USB-C, SATA etc. - die wird in 5nm+ nicht unbedingt vom selben Entwickler verfügbar sein, bzw. komplett neue Bibliotheken erfordern. Wenn AMD aber schon die 7nm Bibliothek lizensiert hat und implementiert hat, wird man nicht nochmal andere IP für 5nm+ sourcen.

Aus demselben Grund glaube ich nicht an 7nm+ EUV für CPUs. Die bisherigen IP Blöcke sind dazu einfach nicht kompatibel, mit 6nm dagegen schon. Ich halte es daher für wahrscheinlicher dass AMD einen Refresh auf 6nm bringt oder kurzfristig mit Vermeer zu 6nm wechselt wenn unerwartet viele EUV Kapazitäten frei werden. Das ist de rnatürliche Migrationspfad, das hat TSMC selber mehrfach gesagt und da kann man die gesamte IP weiterverwenden und den Großteil der Masken mitnehmen. Man ersetzt nur die ersten Layer die man dann in EUV produziert und fertig ist der 6nm shrink.

Vom Zeitrahmen her passt 5nm+ viel eher zu cezanne, van gogh oder rembrandt. Der Renoir Ersatz war sowieso erst für 2021 vorgesehen und hier hätte man gerade noch so die Zeit um das finale Soc-Design auf einen anderen prozess umzuleiten. Andererseits bezweifle ich auch hier das es schon Cezanne wird. Bei Renoir hatte AMD den Featurefreeze laut Lisa schon 3 Jahre vor dem launch, und deshalb RDNA ja noch nicht fertig. Dieser Zeitraum für das Implementierungsteam scheint bei mobil-APUs wohl gängig zu sein. Zudem wird die Abstammung von Zen3 auch einige Library-Abhängikeiten mit sich bringen, die man nur in 7nm oder 6nm lösen kann.

Ich tippe auf van Gogh in 5nm in 2021. Das ist eine neue low power Plattform bei der man keine Rücksicht auf Legacy nehmen muss. Und Zen3+ könnte die Adaptierung von Zen3 auf den neu verfügbaren Prozess sein, mit neuen IP Blöcken für 5nm+. AMD hat ja ein CPU-Architekturteam und mehrere Implementierungsteams. Kann sein dass man durch das Angebot von TSMC nun einfach eine weitere Implementierung dazwischenschiebt ohne den Zeitplan vom Architekturteam durcheinander zu bringen. Ich schätze mal Lisa macht so etwas ungern, weil es speed aus der execution nimmt. Aber das Angebot von TSMC muss einfach zu gut gewesen sein!

Im Desktop und Server hat man ja gemerkt wie gut es ist einen full-node Vorsprung vor Intel zu haben. Im Mobile ist es längst nicht so eindeutig mit 10nm Icelake gibt es nur einen half node sprung und tigerlake steht schon vor der Tür. Es würde also Sinn machen den Vorsprung zuerst im mobile auf einen full node auszubauen.

WTF-tech hat dazu auch einen ganz eigenen Spin: https://wccftech.com/amd-cezanne-ryzen-5000-rembrandt-ryzen-6000-van-gogh-apus-detailed/

Die haben sich bisher am meisten mühe gemacht beim Fakten Ausdenken :hammer:
da smeiste klingt aber schlüssiger als das was igor da verzapft. Zen3 weiter in 7nm und ein Zen3+ in 6nm reingeschoben. Das ist ja der 7nm-duv kompatible prozess mit ein paar euv layern obendrauf. Das passt total zu ein paar frei werdenden EUV Anlagen bei TSMC und erfordert keine größeren Neuentwicklungen bei AMD:

Ich finde erneut vega-IP bei cezanne aber sehr merkwürdig, bisher war rdna bzw. "next gen" doch gesetzt, oder? Ebenso Zen2 bei van gogh für eine APU die 2021-22 launchen soll. Dali / Banded Kestrel mit Zen1(+) kamen zwar auch sehr spät, aber das war nicht langfristig so geplant, sondern eher eine Verzögerung durch limitierte Kapazitäten bei der Produkteinführung, bzw. die eingeschobenen Zen+ Launches.
Das könnte nur der Fall sein wenn rdna und rdna2 eben auf tools basieren die für den geplanten prozess nicht verfügbar sind. Verständlich, denn NAVI ist ja auch schon 7nm EUV und damit inkompatibel zum bei CPUs genutzten 7nm DUV Prozess.

robbitop

2020-05-29, 14:10:14

amdfanuwe

2020-05-29, 14:31:51

Vega ist bei einer APU ggf einfach der ökonomisch bessere Deal im Moment.
Dazu stabile Treiber und Software Kompatibilität für embedded.

davidzo

2020-05-29, 14:36:35

Ich tippe bei Vega auf folgendes:

1.) Vega bekommt mit wenigen CUs relativ gute Auslastung hin
2.) Vega kostet weniger Transistoren pro CU wenn nicht sogar weniger Transistoren pro FPS
3.) Ggf. hat man die Vega IP in den neuen APUs auch etwas aufgebohrt (ggf. einige der Bandbreiteneffizienzsteigerungsmaßnahmen von RDNA enthalten?)
4.) APUs sind im Normalfall schnell bandbreitenlimitiert - und RT (ein Vorteil von RDNA2) ist aus Performancesicht sowieso nicht drin.

Vega ist bei einer APU ggf einfach der ökonomisch bessere Deal im Moment.

Naja, RDNA hat schon Vorteile bei der Energieeffizienz und auch massiv beim Bandbreitenbedarf. Das würde für ne APU schon sehr viel Sinn machen. Außerdem weiß AMD schon länger von Tigerlake, bzw. Intels großem Angriff im IGP-Bereich. Da wird man in den Roadmaps schon eine Antwort darauf vorbereitet haben. Falls Cezanne eben wieder mit Vega kommt, wird man die wohl deutlich aufgebohrt haben. Der Sprung auf RDNA wäre da eigentlich die angemessenere Antwort gewesen.

Ich glaube eher das es wenn dann prozesstechnische Gründe hat. Wir reden bei Intel immer so geheimnisvoll davon dass die Architekturen an einen Prozess gebunden entwickelt werden und es deshalb Jahre dauerte um mit Rocket Lake die Sunny/willow cove Kerne in 14nm zu bringen. Das ist durchaus auch bei anderen Chipentwicklern der Fall. Jeder IP Block hat einen ode rmehrere dazugehörige Prozesse. AMD hat sich strategisch nicht auf einen Prozess für die ganze Company beschränkt, auch aus Volume-Gründen. Das CPU-Team hat sich nunmal für 7nm DUV entschieden und die ganze Toolchain dafür zusammengestellt. Das GPUteam hat stattdessen RDNA in 7nm EUV aufgelegt. Da Zen3 aber ebenfalls in 7nm geplant war, damit man beim Wechsel von Zen2 auf Zen3 nicht alles neu lernen muss, ist die neueste kompatible IP eben noch immer Vega. Es sei denn man beschäftigt ein weiteres Implementierungsteam damit RDNA1, welches bis dahin auch veraltet ist, nochmal auf den EUV Prozess zu portieren. Da hat man sich anscheinend gegen entschieden wenn das Gerücht wahr ist das Cezanne weiterhin auf Vega setzt.

HOT

2020-05-29, 15:14:47

Ich tippe auf Vega aufgrund der Entwicklungszyklen. Es wird einfach billiger gewesen sein, einen letzten Vega-Aufgruss für DDR4 hinzustellen, als sich mit RDNA in einer APU zu beschäftigen. Das ist viel sinnvoller das zu tun, wenn man schon DDR5 zur Verfügung hat. Und man kann auch noch Die-Fläche einsparen, da man bei DualChannel DDR3200 ja nur ne gewisse Leistung überhaupt gebrauchen kann, kann man eine CU einsparen und den Takt nochmals erhöhen dank N7P wahrscheinlich.

basix

2020-05-29, 15:40:18

Wenn 5nm früh kommt, dann prinzipiell am ehesten mit einer GPU. Aber die Idee gefällt mir, dass es eine Zen 3 APU in einem besseren Prozess kommen könnte. Ein Shrink von Zen 3 (Zen 3+) und RDNA2? Sommer 2021? Als Nachfolger von Renoir?

Es gibt aber auch Gerüchte um Vega in einer der nächsten APUs. Ich tippe da auf 6nm, da günstig und man die 7nm Designrules beibehalten kann und Packdichte gewinnt (Zen 2 mit 4 Cores, 6 Vega CUs --> ca. 100-110mm2, günstige APU mit Athlon Markenname und für Embedded Applications). Release im Frühjahr 2021.

Piefkee

2020-05-29, 16:22:02

Vega wird es nicht geben besonders im Hinblick auf Samsung + RDNA2. Die Ip ist schon lange da. Siehe Konsolen...

basix

2020-05-29, 16:38:23

Vega wird es nicht geben besonders im Hinblick auf Samsung + RDNA2. Die Ip ist schon lange da. Siehe Konsolen...

Konsolen und Samsung != Embedded oder Athlon. Das sind völlig unterschiedliche Martkbereiche. Für eine Low Cost Embedded APU reicht Vega mehr als genug und benötigt weniger Fläche als RDNA. Ebenso ist Zen 2 ausreichend für diesen Markt. Schau dir Banded Kestrel oder irgendwas mit Snowly Owl oder einen Athlon 240GE an. 2C/4T und 3CUs. Hier wäre 4C/8T und 6CU ein massives Upgrade aber das Die wäre klein und somit günstig.

Locuza

2020-05-29, 17:34:55

Wie viel weniger Fläche benötigt Vega gegenüber RDNA?
Bzw. um wie viel ist die Performance pro mm² besser bei Vega gegenüber RDNA?
Denn was spricht dagegen bei einer Low-Cost APU dann eben nur eine WGP (2 CUs) mit 32KiB L1$ zu verbauen oder eben vier bei einer Mainstream APU?
Pi mal Daumen könnte das auf ähnliche Perf/mm² kommen, bei besserer Perf/W.

davidzo

2020-05-29, 17:35:28

Konsolen und Samsung != Embedded oder Athlon. Das sind völlig unterschiedliche Martkbereiche. Für eine Low Cost Embedded APU reicht Vega mehr als genug und benötigt weniger Fläche als RDNA. Ebenso ist Zen 2 ausreichend für diesen Markt. Schau dir Banded Kestrel oder irgendwas mit Snowly Owl oder einen Athlon 240GE an. 2C/4T und 3CUs. Hier wäre 4C/8T und 6CU ein massives Upgrade aber das Die wäre klein und somit günstig.

Ja, so könnte van Gogh aussehen, aber bisher wissen wir noch nichts außer dem Gerücht von unter 9 Watt.
Ein anderer Grund für Zen2 bei Van Gogh könnte schlicht die CCX Aufteilung sein. Wenn Zen3 8-Core CCXes bringt und Anpassungen am cache und interconnect die für epyc und hedt einen ordentlichen performanceschub bringen, dann ist das schlicht kein Architekturvorteil mehr für eine 4-core CPU die auf 9Watt getrimmt wird und vermutlich auch 2-core Ableger bieten wird.

Und Samsung benutzt wie gesagt völlig andere Prozesse die wiederum mit anderen libraries funktionieren.

Zossel

2020-05-29, 18:41:38

Dazu stabile Treiber und Software Kompatibilität für embedded.

Sehr guter Punkt.

Die GPUs in APUs hängen sowieso an der Bandbreite, und embedded nimmt gerne lieber abgehangen.

fondness

2020-05-29, 19:59:16

Locuza

2020-05-29, 20:21:28

Anders als bei Zen (4), ist die Box bei der Navi-GPU gestrichelt.
Vielleicht wird es unterschiedliche I/O-dies geben, ein Chip mit Navi GPU, andere ohne.
Oder neue Navi GPUs können über Infinity-Fabric angeschlossen werden, mit gemeinsamen Speicher.
Leider sieht man die Legende nicht, aber es scheint optional zu sein.

reaperrr

2020-05-29, 20:33:41

Und damit wohl auch die Server-Chips.
Oder es handelt sich um ein GPU-Chiplet, welches nur bei den Desktop-Modellen verbaut wird.

Bleibt die Frage, wie man das Bandbreitenproblem löst.
Wir kennen ja die Rohleistung noch nicht.

Gegenüber Vega hat schon RDNA1 verbesserte DCC, wenn RDNA2/3 da noch was draufpackt, man den L2$ vergrößert und wir davon ausgehen, dass die Plattform dann AM5 mit DDR5 sein wird, seh ich da jetzt nicht das riesige Problem. 30-50% mehr Bandbreite, bessere DCC und mehr L2 sollten ca. 70% mehr Leistung als Renoir erlauben.
Und ob Intel auf Tiger Lake so schnell noch nennenswert was draufpacken kann, muss man erstmal abwarten, speziell in Kombi mit 8(+) Kernen sehe ich da so schnell nix kommen, bevor 7nm wirklich massenproduktionsreif und effizienter als 10nm++(+) ist (womit ich nicht vor Mitte 2022 rechnen würde).

Wie viel weniger Fläche benötigt Vega gegenüber RDNA?
Bzw. um wie viel ist die Performance pro mm² besser bei Vega gegenüber RDNA?
Bei den CUs/WGPs gar nicht. RDNA hat ja mindestens 25% mehr IPC, die CUs in Navi10 sind mit relativ glatt 2mm² aber nur ~11% größer als in Vega20 (~1,8mm²). Ohne 1:2 DP wären die Vega-CUs vielleicht nur 1,6mm² und Perf/mm² der CUs wäre zumindest identisch.

Und ab RDNA2 dürfte auch die Perf/W besser sein.

Die Frage ist höchstens, wie groß der Unterschied bei begrenzt runterskalierbaren Sachen wie Frontend und ROPs wäre, dazu gibt's aber bisher noch keine eindeutigen Vergleiche.

w0mbat

2020-05-29, 20:59:04

Am spannendsten am dem Bild finde ich übrigens, dass der Warhol-Nachfolger anscheinend eine GPU integriert hat:
Quelle?

mboeller

2020-05-29, 21:04:27

Bei den CUs/WGPs gar nicht.

zw. Renoir CU und N10 CU gibt es schon einen Unterschied.

Renoir, wenn ich den Die-Shot nicht falsch interpretiert habe: 1,4-1,5mm²
N10: 2,1mm²

N10: https://www.sashleycat.com/diagram-navi-10

Renoir: https://www.techpowerup.com/264801/amd-renoir-die-shot-pictured

Opprobrium

2020-05-29, 21:05:37

Quelle?

Ich wollte auch fragen. Ich glaube er meint, daß im Kasten rechts neben Warhol das Wort "Navi" erkennbar ist (falls da Navi steht, und nichr Navigator oder so ;)). Ist also wohl nicht viel mehr als eine Interpretation unvollständiger Informationen.

reaperrr

2020-05-29, 21:57:52

zw. Renoir CU und N10 CU gibt es schon einen Unterschied.

Renoir, wenn ich den Die-Shot nicht falsch interpretiert habe: 1,4-1,5mm²
N10: 2,1mm²

N10: https://www.sashleycat.com/diagram-navi-10

Renoir: https://www.techpowerup.com/264801/amd-renoir-die-shot-pictured
Ich bin bei N10 auf 2,05 gekommen (gut, marginaler Unterschied).

Der Renoir-Shot ist mMn zu stark mit Photoshop bearbeitet, als dass man da zuverlässig auf einen genauen Wert kommen könnte. Bei Vega20 mit 1:2DP-Support waren es halt ziemlich genau 1,8mm², aber gut, kann schon sein, dass die Renoir-CUs nur 1,5mm² haben.

Auf jeden Fall wird es aber nicht an der CU-Fläche liegen, wenn irgendwo weiter Vega verwendet werden sollte. ~12,3 mm² für 6 RDNA2-WGPs vs. ~12mm² für 8 Vega-CUs ist kein Grund, auf Verbesserungen wie VRS und bessere DCC zu verzichten.

w0mbat

2020-05-29, 22:40:45

Ich wollte auch fragen. Ich glaube er meint, daß im Kasten rechts neben Warhol das Wort "Navi" erkennbar ist (falls da Navi steht, und nichr Navigator oder so ;)). Ist also wohl nicht viel mehr als eine Interpretation unvollständiger Informationen.
Und ich wollte wissen, woher das Bild ist :biggrin:

robbitop

2020-05-29, 23:57:03

Naja, RDNA hat schon Vorteile bei der Energieeffizienz und auch massiv beim Bandbreitenbedarf. Das würde für ne APU schon sehr viel Sinn machen. Außerdem weiß AMD schon länger von Tigerlake, bzw. Intels großem Angriff im IGP-Bereich. Da wird man in den Roadmaps schon eine Antwort darauf vorbereitet haben. Falls Cezanne eben wieder mit Vega kommt, wird man die wohl deutlich aufgebohrt haben. Der Sprung auf RDNA wäre da eigentlich die angemessenere Antwort gewesen.

Ich glaube eher das es wenn dann prozesstechnische Gründe hat. Wir reden bei Intel immer so geheimnisvoll davon dass die Architekturen an einen Prozess gebunden entwickelt werden und es deshalb Jahre dauerte um mit Rocket Lake die Sunny/willow cove Kerne in 14nm zu bringen. Das ist durchaus auch bei anderen Chipentwicklern der Fall. Jeder IP Block hat einen ode rmehrere dazugehörige Prozesse. AMD hat sich strategisch nicht auf einen Prozess für die ganze Company beschränkt, auch aus Volume-Gründen. Das CPU-Team hat sich nunmal für 7nm DUV entschieden und die ganze Toolchain dafür zusammengestellt. Das GPUteam hat stattdessen RDNA in 7nm EUV aufgelegt. Da Zen3 aber ebenfalls in 7nm geplant war, damit man beim Wechsel von Zen2 auf Zen3 nicht alles neu lernen muss, ist die neueste kompatible IP eben noch immer Vega. Es sei denn man beschäftigt ein weiteres Implementierungsteam damit RDNA1, welches bis dahin auch veraltet ist, nochmal auf den EUV Prozess zu portieren. Da hat man sich anscheinend gegen entschieden wenn das Gerücht wahr ist das Cezanne weiterhin auf Vega setzt.

Naja. Ggf ist Vega nicht gleich Vega. Bei Renoir ist Vega 8 schon extremst energieeffizient. 8 Kerne und 8 CUs in 15W. Die Frequenz ist auch nicht ohne.
Wer weiß was da aufgebohrt wurde. Auch die Bandbreiteneffizienz ist nicht zwangsweise an die ISA und die Art der CUs gekoppelt.

Was Fertigung angeht: RDNA1 und 2 sind beide N7P. Vega7 war N7. Renoir ist N7P. Erscheint mir nicht schlüssig.

Ich kann mir auch gut vorstellen, dass GPU IPs da nicht so extrem regide sind wie CPU IPs. Es wurden dafür ja auch schon viel zu viele GPUs einfach geshrinkt in der Vergangenheit.

Vega kostet vor allem weniger Transistoren. Die APUs sollten vermutlich vor dem Hintergrund der eingeschränkten Kapazitäten bei 7nm möglichst klein sein.

Opprobrium

2020-05-30, 00:04:24

Und ich wollte wissen, woher das Bild ist :biggrin:

Nicht die Primärquelle, aber auf einer obskuren deutschsprachigen Internetseite gibt es eine Newsmeldung dazu (https://m.3dcenter.org/news/amd-legt-anscheinend-eine-zen-3-zwischen-generation-zwischen-zen-3-und-zen-4-ein) :smile:

w0mbat

2020-05-30, 01:00:31

Haste keine seriöse Quelle? ;)

Leonidas

2020-05-30, 05:51:01

Exzellent! MMD

nagus

2020-05-30, 11:27:21

Am spannendsten am dem Bild finde ich übrigens, dass der Warhol-Nachfolger anscheinend eine GPU integriert hat:

https://i.postimg.cc/D03YdyWh/AMD-Warhol-Ryzen-5000.jpg (https://postimages.org/)

Und damit wohl auch die Server-Chips. Bleibt die Frage, wie man das Bandbreitenproblem löst.

der typ, der diesen leak auf twitter gepostet hat, postet auch viel BS. kann man glaube ich getrost vergessen. schreibt zb auch solchen blödsinn "AMD will not has any 5nm CPU until 2022Q3-4 (https://twitter.com/MebiuW/status/1265467151445487616?s=20)"

Berniyh

2020-05-30, 11:31:48

Was Fertigung angeht: RDNA1 und 2 sind beide N7P.
Woher willst du wissen, dass RDNA2 in N7P gefertigt wird?
Meines Wissens ist bislang nur bekannt, dass es irgendein 7nm Prozess sein wird, ob nun N7P oder N7+ ist noch offen.
Und RDNA1 in N7P ist auch halbe Spekulation, mit wirklicher Sicherheit wissen wir das nicht.
(genauso übrigens bei Zen 2)

LasterCluster

2020-05-30, 11:51:54

der typ, der diesen leak auf twitter gepostet hat, postet auch viel BS. kann man glaube ich getrost vergessen. schreibt zb auch solchen blödsinn "AMD will not has any 5nm CPU until 2022Q3-4 (https://twitter.com/MebiuW/status/1265467151445487616?s=20)"

Warum Blödsinn? Wenn Zen3+ in 6nm kommt, wird Zen4 als erste 5nm+ CPU wohl 2022 erscheinen. Ich nehme nur an im Server/HPC deutlich vor Desktop, da sie sich dort wieder die +-Generation sparen.
Desktop:
Ende 20: Zen3 in N7P
Ende 21: Zen3+ in N6
Ende 22: Zen4 in 5nm+
Server:
Q4 20: Zen3
Q2/Q3 22: Zen4

robbitop

2020-05-30, 11:57:42

Woher willst du wissen, dass RDNA2 in N7P gefertigt wird?
Meines Wissens ist bislang nur bekannt, dass es irgendein 7nm Prozess sein wird, ob nun N7P oder N7+ ist noch offen.
Und RDNA1 in N7P ist auch halbe Spekulation, mit wirklicher Sicherheit wissen wir das nicht.
(genauso übrigens bei Zen 2)

Zumindest bei den Konsolen soll das der Fall sein. RDNA2 ist da verbaut.

HOT

2020-05-30, 12:08:24

Lt Igor beharrt Digitimes darauf, dass die Info stimmt mit den N5+ für Vermeer... sehr strange das Ganze.

Berniyh

2020-05-30, 12:23:16

Zumindest bei den Konsolen soll das der Fall sein. RDNA2 ist da verbaut.
Das stimmt, muss aber für die Desktop-Karten nichts bedeuten.

LasterCluster

2020-05-30, 12:37:07

Lt Igor beharrt Digitimes darauf, dass die Info stimmt mit den N5+ für Vermeer... sehr strange das Ganze.

Wäre ein sehr schräger Marketingmove erst 7nm anzukündigen und dann 5nm zu liefern. Jetzt haben wir zwei "Erzählstränge":
1) 5nm+ super früh mit Zen3 Q4 20 lt. Digitimes
2) 5nm+ erst 22 mit Zen4 lt. Expreview und MebiuW

Kompromisse wären:
1) Zen3 in 7nm, Zen3+ in 5nm+ Ende 21.
2) Ganz schräg: Zen3 in 5nm+, Zen3+ in 7nm (!!) wie auf der Folie https://www.3dcenter.org/news/amd-legt-anscheinend-eine-zen-3-zwischen-generation-zwischen-zen-3-und-zen-4-ein.
Warhol (=Zen3+ oder dann eher Zen3-) wäre dann eine Spar- oder eine taktoptimierte Variante von Vermeer (Zen3)

robbitop

2020-05-30, 12:56:37

Das stimmt, muss aber für die Desktop-Karten nichts bedeuten.

Im Endeffekt für die Debatte un die Portierbarkeit auch zweitrangig. N7 und N7P nutzen die gleichen Designrules und sind wohl gut portierbar.
Und wie gesagt sind GPUs bei Weitem nicht so node gekoppelt wie CPUs. Gab ja wie gesagt schon oft genug Shrinks.

@Zen3 in 5nm. Wenn die Testsamples in 7nm sind, macht das 5nm recht unwahrscheinlich vom Zeitfenster her.

mironicus

2020-05-30, 13:00:21

Vielleicht fährt AMD zweigleisig und kann Chiplets in 5 nm und 7 nm herstellen und dann mehr Produktvarianten anbieten.

Dann gibt es neben einem 4950x in 7 nm dann vielleicht noch einen 4990x in 5 nm der als 16 Kerner nur 65 Watt verbraucht.

amdfanuwe

2020-05-30, 13:02:14

Ich spinn auch mit:
Milan ZEN3 Server 7nm Herbst
Vermeer ZEN3 5nm DDR4 Frühjahr 21
APU Cezanne ZEN3 5nm DDR4 Frühjahr 21

Warhol ZEN3 5nm DDR5 2H21

Also Warhol = Vermeer mit DDR5 Interface. Kann man mit wenig Aufwand DDR5 einführen.

LasterCluster

2020-05-30, 13:10:51

Ich spinn auch mit:
Milan ZEN3 Server 7nm Herbst
Vermeer ZEN3 5nm DDR4 Frühjahr 21

Wenn überhaupt, dann bekommt der Server den neueren Prozess.

mironicus

2020-05-30, 13:14:48

Also die Serverbetreiber würden es sicherlich lieben, wenn es ein Upgradepfad gleich mit 5 nm-CPUs geben könnte. Weil danach würde es ja ohnehin einen Plattformwechsel mit DDR5 geben. Daher würde ich auch DDR4-Systeme lieber noch etwas länger unterstützen.

Es soll ja noch AM4+ CPUs geben, dann lebt die AM4-Plattform auch noch etwas länger.

Zen 4 mit DDR5 kann ruhig später kommen, von Intel kommt ja momentan nichts.

amdfanuwe

2020-05-30, 13:39:55

Wenn überhaupt, dann bekommt der Server den neueren Prozess.
Nicht, wenn die Entwicklung bereits zu weit vorangeschritten ist.
Würde für Server zu größe Verzögerung bedeuten. Das kann sich AMD nicht leisten. Milan ZEN3 7nm September laut Roadmap.
Für Desktop wurden noch keine konkreteren Termine gelistet. Da kann man dann noch etwas verschieben.
Zudem benötigt man nicht so strenge Qualifikationsanforderungen wie für Server.
Server kann man dann Mitte 21 ein 5nm Upgrade bringen.

amdfanuwe

2020-05-30, 13:41:35

Zen 4 mit DDR5 kann ruhig später kommen, von Intel kommt ja momentan nichts.
Intel hat auch mal gedacht:"Von AMD kommt ja nichts"

LasterCluster

2020-05-30, 13:51:59

Nicht, wenn die Entwicklung bereits zu weit vorangeschritten ist.
Würde für Server zu größe Verzögerung bedeuten. Das kann sich AMD nicht leisten. Milan ZEN3 7nm September laut Roadmap.
Für Desktop wurden noch keine konkreteren Termine gelistet. Da kann man dann noch etwas verschieben.
Zudem benötigt man nicht so strenge Qualifikationsanforderungen wie für Server.
Server kann man dann Mitte 21 ein 5nm Upgrade bringen.

Da hast schon recht. Es ist immer ein Szenario denkbar, dass zu eher ungewöhnlichen Konsequenzen führt und deins klingt plausibel. Nur wäre halt Desktop ausgrechnet der Bereich von den Dreien (Server/HPC, DT, Mobile), der am wenigsten von einem neuen Prozess gegenüber einem alten, optimierten profitiert.

Thunder99

2020-05-30, 13:54:41

Was für einen Sinn gibt es jetzt schon Zen 3+ zu planen? Abgeleitet von Zen 2+ aka Refresh?
DDR 5 ist ja in den Startlöchern

LasterCluster

2020-05-30, 14:10:55

Was für einen Sinn gibt es jetzt schon Zen 3+ zu planen? Abgeleitet von Zen 2+ aka Refresh?
DDR 5 ist ja in den Startlöchern

Meiner Meinung nach will AMD im Consumermarkt auf jährliche (also alle 4 Quartale) Updates wechseln. Dies ist aber mit neuen Zen-Generationen allein quasi unmöglich, also muss man einen Refresh a la Matisse 2 oder eben etwas wie Zen+ (Refresh+Fertigungsverbesserungen) einschieben. Da "Zen3+" anscheinend mit Warhol einen eigenen Namen bekommt, sieht es eher nach sowas wie Zen+ aus.
DDR5 könnte noch ein Anlass sein, Zen3+ auf AM4 mit DDR4 parallel zu Zen4 auf AM5 mit DDR5 weiter laufen zu lassen um was im preisbewussten Segment anbieten zu können.

KarlKastor

2020-05-30, 14:15:18

Ich verstehe den Sinn überhaupt gar nicht. Warum sollte AMD extrem früh auf einen Fertigungsprozess setzen? Sie haben überall vernünftige Produkte am Markt, gar nicht die Notwendigkeit irgendwas zu überstürzen. Wichtig ist regelmäßig und ohne Zwischenfälle neue Produkte zu bringen und vernünftige Yield zu erreichen und die Versorgung sicher zu stellen.
Die versinken auch nicht auf einmal in Geld und haben massig Kapazitäten über um zig verschiedene Designs zu bringen.

Renoir ist gerade im Markt angekommen, der wird sicher nicht Anfang 2021 wieder ersetzt. Ein Zen 3+ macht nur Sinn, wenn Zen4 erst Ende 2022 kommt. Die werden keine Intervalle <1 Jahr einführen.

Brillus

2020-05-30, 14:18:00

Was für einen Sinn gibt es jetzt schon Zen 3+ zu planen? Abgeleitet von Zen 2+ aka Refresh?
DDR 5 ist ja in den Startlöchern

Gerade deshalb. Unter den Annahmen das DDR5 relativ schnell günstig wird und Zen3 und Zen4 IF kompatibel sind.

Bei den IO- Dies würde man so keine Kosten zusätzlich haben auserdem ist bri der aktuellen 5-6Q Latenz zwischen neuen Zens die Chance groß 2021 nichts neues zu haben. Da ist die Versuchung groß ein Zen3 + Zen4-IO zu machen und ein kleiner Speedbump um die neuen Chips zu puschen kommt dann auch gut.

Ich verstehe den Sinn überhaupt gar nicht. Warum sollte AMD extrem früh auf einen Fertigungsprozess setzen? Sie haben überall vernünftige Produkte am Markt, gar nicht die Notwendigkeit irgendwas zu überstürzen. Wichtig ist regelmäßig und ohne Zwischenfälle neue Produkte zu bringen und vernünftige Yield zu erreichen und die Versorgung sicher zu stellen.
Die versinken auch nicht auf einmal in Geld und haben massig Kapazitäten über um zig verschiedene Designs zu bringen.
Die Kapazität könnte genau der Grund sein mit Huwai weg ist viel 5nm frei geworden evtl. denkt man das alles weg zu bekommen. Und mit Chiplets muss man auch nichtmehr solange warten bevor man auf neuen Prozedd geht. Mobil wird immernoch schneller sein aber vielleicht nichtmehr ein Jahr sondern 6 Monate.

Und wenn du erwartest das du alles verkauft bekommst wird Kosten weniger wichtig und Nenge wichtiger.

robbitop

2020-05-30, 14:45:51

Irgendwie widerspricht das AMDs aktueller iterativer Strategie. Jedes Jahr Execution und feste Designfreezes. Immer konstant abliefern. Jetzt auf einen so jungen Prozess ein Produkt was für 7nm angekündigt wurde und es auch offenbar Samples in 7nm gibt umzumodeln...?
Die Validierungszeiten von CPUs sind ja auch nicht gerade ohne...

LasterCluster

2020-05-30, 15:08:10

Ich denke, da sind sich alle einig: Außer dem Beharren von Digitimes spricht nichts für Vermeer=5nm+.

bloodflash

2020-05-30, 15:08:46

Jetzt auf einen so jungen Prozess ein Produkt was für 7nm angekündigt wurde und es auch offenbar Samples in 7nm gibt umzumodeln...?
Die Validierungszeiten von CPUs sind ja auch nicht gerade ohne...

Naja, evtl. gibt es massive Unterstützung von TSMC und umgekehrt. AMD benötigt mehr Volumen, um OEMs zu befriedigen und TSMC will alle FABs auslasten. Bei 10nm haben sie ja massiv für Apple investiert und danach war der Prozess praktisch weg vom Fenster.

AMD hat mittlerweile zig Bausteine und Chipvarianten. Ob CU-IP für Grafikcores in CDNA, RDNA, RDNA2, die in Beschleuniger, Grafikkarten, APUs und Konsolen-SOCs verwendet werden. Chiplets für CPUs, die man auch mal weiter auf die Anwendungsfälle optimieren kann. Die CPU-Tech gibt es in Server, Desktops, APUs und SOCs usw. usf. Dazu die unterschiedlichen Chips für Chipsätze deren Einzelkomponenten von GPU üder CPU und in APUs und SOCs verwendet werden.

Milan kann ja ganz normal die Roadmap abfrüstücken und rechtzeitig gelauncht werden. Wenn das Chiplet für Desktop evtl mit einer Cachemenge zwischen Renoir und ZEN2 releast werden soll, zusätzlich mit den Erfahrungen aus den Konsolen-SOCs und eben Renoir, zudem als 8xCCX, und die das mal für zukünftige Iterationen als RISC-Produktion auf freiwerdenden Kapazitäten bei TSMC ausprobieren dürfen, auch noch mit einem winzigen Chiplet.
Vielleicht ist das ja besser gelaufen als geplant. 7nm ZEN2/3 gehen dann schön für Server und bestehende Produkte drauf, inkl. 3x50XT-Zwischenschritt und Anfang nächsten Jahres kommt dann der Hammer mit 5nm ZEN3-8xCCX für Desktop. Interessanter finde ich dann die Entwicklung bei den Chipsets.

Brillus

2020-05-30, 15:52:21

amdfanuwe

2020-05-30, 15:55:54

Korrigiert mich, wenn meine Vorstellungen danebenliegen:
Die Entwicklung läuft über mehrere Jahre.
1) Grobplanung, Zeitfenster, mindest Features werden definiert, optionale Features angedacht.
2) Logik Entwicklung, Logik Test. Wenn die Zeit reicht noch optionale Features. Ansonsten gehen die in die nächste Generation.
3) Entscheidung für Prozess
4) Implementierung, Testchips erstellen. Wenn Fail -> 2) ; Produktionskapazitäten reservieren.
5) Masken erstellen.
6) Produktion

Das sind ja mehrere spezialisierte Teams die gleichzeitig an mehreren Chips arbeiten.
Wenn das Team der Logikentwicklung mit Chip A fertig ist, gehts weiter mit den Features für Chip B und A wandert weiter ans Team zur Prozessspezifischen Implementierung.
Wenn B als APU ein paar Monate später geplant ist, können da schon ein paar Features mehr drin sein die ein ZEN3+ rechtfertigen. Eventuell aber auch nur ein paar Bugfixings aus den Erfahrungen mit Testchips von A.

Zudem muß man immer Flexibel sein. Neue Technologien kommen auf ( z.B. DDR5, PCIe5) und bei den Prozessen kann man auch nicht Jahre vorhersehen, ob die pünktlich sind und funktionieren ( Intel 10nm). Die Entwicklungen laufen unabhängig von AMDs Architekturplanung.

AMD wird in den Labors schon DDR5, PCIe5 sowie 5nm Testchips haben und mit den entsprechenden Partnern ( Boardlieferanten, IP Produzenten, RAM Produzenten, Chipsatz Produzenten etc.) Zeitpläne kommunizieren.

AMD kann sich auch keine Zeit lassen bei neuen Technologien. Den Vorsprung können sie nur halten, wenn sie frühest Möglich Prozessfortschritte nutzen, bei neuen Standards mit dabei sind.

Von daher:
ZEN3 Server in der 7nm Implementierungsphase.
An Vermeer für Desktop gibt es noch was zu tun.
Da kommt die Meldung: 5nm+ sieht gut aus, früher als erwartet, Kapazitäten vorhanden.
Also wird entschieden: Vermeer auf 5nm mit kurzer Verzögerung gegenüber ursprünglicher Planung ist akzeptabel und wird gemacht.
DDR5 ist ein Thema für 2021. Da nimmt man Vermeer und versieht diesen mit DDR5 Interface.
Wenig Aufwand, sichere Sache und frühzeitig dabei. Warhol ist geboren.

Server braucht nicht dauernd was neues. Da bleibt es bei ZEN4 in 5nm mit DDR5 in 2022.
Eventuell ein shrink auf 5nm in 2021. Ist bis dahin ja schon im Desktop getestet.

Brillus

2020-05-30, 16:02:24

4 und 5 tauschen, und zumindest bei dem Analogkram ( Phys) muss der Prozess auch vorher bekannt sein.

KarlKastor

2020-05-30, 16:32:38

Die Kapazität könnte genau der Grund sein mit Huwai weg ist viel 5nm frei geworden evtl. denkt man das alles weg zu bekommen.
Seit wann weiß man das Kapazitäten frei werden? Wie lange braucht es für die Entwicklung?
Und in nem halben Jahr soll das dann im Laden stehen?

amdfanuwe

2020-05-30, 17:00:35

Seit wann weiß man das Kapazitäten frei werden? Wie lange braucht es für die Entwicklung?
Und in nem halben Jahr soll das dann im Laden stehen?
Am längsten dürfte die Logikentwicklung und Test ohne Hardware brauchen.
Wenn das Design steht, die benötigt IP für PHYs vorhanden sind, dürfte die Implementierung auf einen Prozessnode relativ flott gehen für einen ersten weitgehend automatisierten Entwurf. Handoptimierungen dauern länger, gibt es dann bei dem nächsten Chip in dem Node.
Sieht die erste Charge gut aus, gehts in die Verpackung und ab in den Laden.
Also ja, kann schnell gehen.
Wenn TSMC sagt: "Massenproduktion startet" dann sind ja schon Monate vorher Testwafer in dem Node gelaufen. Da sind die Tools für den Node dann auch schon angepasst und IP getestet.

amdfanuwe

2020-05-30, 17:12:56

4) Implementierung, Testchips erstellen. Wenn Fail -> 2) ; Produktionskapazitäten reservieren.
5) Masken erstellen.
6) Produktion

4 und 5 tauschen, und zumindest bei dem Analogkram ( Phys) muss der Prozess auch vorher bekannt sein.
Ja, kann man weiter aufbröseln.
4a) Implementierung
4b) Masken für Testchips
4c) Testen. Logikfehler zurück nach 2); Probleme mit Yield, Takt, Verbrauch, zugekaufter (PHY) IP -> Implementierung ändern.
5) Evtl. weitere Produktionsmasken erstellen.

|MatMan|

2020-05-30, 17:29:56

OMG schreib doch bitte nicht so einen BS ohne Ahnung von der Materie zu haben, sonst glaubt das auch noch jemand! Du verbreitest hier ja schon echte Fake News!

maximus_hertus

2020-05-30, 17:38:09

Am 16.6. soll ja MTS2 kommen, dann sollten wir auch schlauer werden, was mit Zen3 los ist.

Am Ende ist MTS2 nur ein schnöder Refresh, um in der BTS-Season auch was neues zu haben und im späten Herbst ist dann Zen3 da. In 7nm.

Alles andere kann doch nur einen Hypetrain verursachen, der episch derailed.

HOT

2020-05-30, 17:42:54

"MTS2" ist mMn gar nichts. Das sind einfach normale CPUs mit 4,7GHz Turbo und fertig.

Berniyh

2020-05-30, 17:47:03

Im Endeffekt für die Debatte un die Portierbarkeit auch zweitrangig. N7 und N7P nutzen die gleichen Designrules und sind wohl gut portierbar.
Das stimmt, aber man sollte halt N7+ für RDNA2 (also Desktop) nicht ausschließen.
Gut möglich, dass die Karten in N7P kommen, aber gerade weil AMD hier mehr unter Zugzwang steht als z.B. bei Zen3 würde ich schon fast erwarten, dass sie N7+ nutzen.

Wörns

2020-05-30, 18:37:51

Seit wann weiß man das Kapazitäten frei werden?

Das liegt auf der Hand. Der Grund ist die Corona Krise. Alleine in den USA 40 Millionen Arbeitslose. Da gibt es keine gesteigerte Nachfrage wegen Homeoffice (der Business Sektor würde auch eher Intel betreffen), sondern die Leute haben andere Sorgen. Umsätze mit Autos sind teilweise um mehr als 90% eingebrochen. Wer kein Geld für Autos hat, hat in der Regel auch keines für neue Computer (inkl. Konsolen nebenbei). In einigen Staaten scheint die Infektionswelle auch erst richtig loszuschwappen, bzw. rollt ungebremst weiter (Brasilien, Russland, Indien, etc.).

Was die Träumer hier leider nicht kapieren: es liegt auf der Hand, dass momentan ALLE ihre Kapazitäten zurücknehmen, inklusive AMD!

Falls überhaupt jemand von der Krise profitiert, dann Intel. Erstens weil Intel einen ungleich höheren Anteil im Business Sektor hat, der nicht so sehr von sinkendem Konsum betroffen sein wird sondern tatsächlich von zunehmendem Homeoffice profitieren kann. Zweitens weil Intel endlich die geschwächte Nachfrage bedienen kann. Letzteres ist zwar kein direkter Pluspunkt, aber immerhin kann Intel dadurch verhindern, dass AMD weiter in den Business Sektor vordringt, den Intel sonst nicht vollständig beliefern könnte.
MfG

Brillus

2020-05-30, 18:46:22

Seit wann weiß man das Kapazitäten frei werden? Wie lange braucht es für die Entwicklung?
Und in nem halben Jahr soll das dann im Laden stehen?
Wenn du das Analogzeugs hast und Rest ist ja automatsiches Design, könnte das so 6-9 Monate bis in den Laden schaffen, also so in der Mitte Zen3 Lebenszeit an schöner Speed-Dump + mehr Kapazität.

Wie schon geschrieben ich sehe das nicht für am Anfang sondern als irgendwann mittendrin um 2021 was neues zu haben und mehr Kapazität.

amdfanuwe

2020-05-30, 19:19:09

Träum weiter.
Umsätze mit Autos sind teilweise um mehr als 90% eingebrochen. Wer kein Geld für Autos hat, hat in der Regel auch keines für neue Computer (inkl. Konsolen nebenbei).
Wenn ich mit nem Auto nirgends hinfahren kann, brauch ich kein neues. Da bleib ich auf der Couch und rüste den PC auf oder zocke mit der Konsole.

robbitop

2020-05-30, 20:04:02

Das stimmt, aber man sollte halt N7+ für RDNA2 (also Desktop) nicht ausschließen.
Gut möglich, dass die Karten in N7P kommen, aber gerade weil AMD hier mehr unter Zugzwang steht als z.B. bei Zen3 würde ich schon fast erwarten, dass sie N7+ nutzen.
Aber wie gesagt ist RDNA2 mindestens bei den Konsolen N7P. Entsprechend gilt das Argument der Portierungsschwierigkeit nicht. Das war ja der Punkt der Sache.

Gratzner

2020-05-30, 20:28:12

Wenn ich mich nicht irre, dauert es alleine 9 Monate, wenn sogar nicht mehr, vom Tape out bis in den Laden. Will mal Anmerken, das z. B.: Infineon etwa 15+ Wochen für die Produktion eines Chips benötigt. Back-End kommt noch oben drauf. Bei TSMC/Intel sind die Leading-Edge Prozesse mehr auf Durchsatz optimiert. Sind daher natürlich auch schneller (8+ Wochen hab ich gerade im Kopf). +Back end oben drauf (bedeutet bei TSMC transport nach Malaysia). Dann macht man erste Analysen und Fehlerbeseitigung, produziert neue Masken und der Vorgang beginnt wieder von vorne.

Das liegt auf der Hand. Der Grund ist die Corona Krise. Alleine in den USA 40 Millionen Arbeitslose. Da gibt es keine gesteigerte Nachfrage wegen Homeoffice (der Business Sektor würde auch eher Intel betreffen), sondern die Leute haben andere Sorgen. [...] Was die Träumer hier leider nicht kapieren: es liegt auf der Hand, dass momentan ALLE ihre Kapazitäten zurücknehmen, inklusive AMD!
MfG

Menschen mit 'volatilen' Beschäftigungsverhältnisse sind und waren aber nie die primären Kunden für die schnellsten Consumer-Prozessoren im neusten Fertigungsverfahren.

Korrigiert mich, wenn meine Vorstellungen danebenliegen:
Die Entwicklung läuft über mehrere Jahre.
1) Grobplanung, Zeitfenster, mindest Features werden definiert, optionale Features angedacht.
2) Logik Entwicklung, Logik Test. Wenn die Zeit reicht noch optionale Features. Ansonsten gehen die in die nächste Generation.
3) Entscheidung für Prozess
4) Implementierung, Testchips erstellen. Wenn Fail -> 2) ; Produktionskapazitäten reservieren.
5) Masken erstellen.
6) Produktion

Meinst Du wirklich, das es so sein könnte? (wobei das die Entwicklung über mehrere Jahre dauert ist korrekt und das die Produktion, im Sinne der Großtechnischen Produktion, als letztes kommt ist auch korrekt)

reaperrr

2020-05-30, 20:38:17

Ich frage mich mittlerweile, ob TSMC die N7+ Fertigung zugunsten von N7P eingeschränkt oder sogar unter "R&D für N6 und N5" verbucht und eingestampft hat.

Hintergrund: Hauptvorteil von N7+ wäre gewesen, durch EUV und damit weniger Masken ein wenig an Komplexität einzusparen, dafür wäre es aber für alle, die vorher auf N7 gesetzt haben, mangels Design-Rule-Kompatibilität aufwändiger gewesen, Nachfolger/Refreshes auf N7+ statt einfach N7P oder N6 zu portieren.

Das ist insofern problematisch, dass man zusätzlichen Designaufwand für ganze 3-5 Prozentpunkte ggü. N7P in Kauf nehmen würde, und dann in N7+ evtl. sogar noch mehr Kapazitätsprobleme als in N7(P) hätte, weil aufgrund geringerer Nachfrage nach N7+ weniger Produktionslinien dafür eingerichtet würden, und andererseits durch die EUV-Scanner der Wafer-Durchsatz je Linie deutlich begrenzter als bei N7(P) wäre.

Schließlich ist vielleicht auch der zeitliche Vorsprung auf N6 und N5 zu gering gewesen, so dass viele IHVs lieber direkt auf einen von den beiden gegangen sind, und TSMC die begrenzte Zahl EUV-Scanner (weil ASML kaum mit deren Produktion hinterherkommt) lieber bei N6 und N5(P) einsetzen wollte.

amdfanuwe

2020-05-30, 20:41:16

gelöscht

robbitop

2020-05-30, 21:02:41

@reaperrr
Volle Zustimmung. War schon relativ auffällig wie sehr AMD bei 7nm für RDNA2 und Zen3 seit März um den heißen Brei getanzt ist. Aus 7nm+ wurde in allen Roadmaps nur noch 7nm Advanced (oder so ähnlich).

Gratzner

2020-05-30, 21:35:34

Ah, konstruktive Kritik. Hast du mehr drauf?
Tut mir leid, falls ich zu offensiv war. Habe es geändert.

Bei deiner Aufzählung fehlen ganze Kapitel(um mal 2 zu nennen: Analyse und sowas wie Synthese/Netzliste erstellen, ...). Allgemein Dein Design Flow ist ... nicht ganz optimal

amdfanuwe

2020-05-31, 00:20:54

@Gratzner
OK, alles wieder gut.
Wie du sagst, ganze Kapitel. Nicht leicht, die in 5 Sätzen unterzubringen :smile:.
Ich bin auch gerne bereit Optimierungen anzunehmen.
Ich lag auch öfters falsch mit meiner Meinung, revidiere diese aber auch gerne recht schnell, wenn gute Argumente dies verdeutlichen.
----
Im wesentlichen gehts mir um die Differenzierung zwischen Logik Design und physikalischer Implementierung.
Ich denke halt, dass das Logik Design einer neuen Architektur die meiste Zeit beansprucht. Simulation neuer Funktionen, Optimierung der Cache Größen, interne Protokolle, Bandbreiten. Man kan ja nicht einfach einen Haufen ALUs, AVX Einheiten, eine Handvoll Cache und noch genügend I/O und MMC zusammenschmeißen.
Bis da das Zusammenspiel der Einheiten stimmig ist und in der Simulation rund läuft, dauert halt.
Dagegen erscheint mir die physikalische Implementierung eher als Fleißaufgabe.
Sofern die nötigen Bibliotheken und Fremd IP für einen neuen Prozess vorhanden sind, kann die Umsetzung recht schnell gehen.
9 Monate vom Tape-Out. Eventuell sogar schneller, da der I/O keine neuen Komponenten enthält (immer noch AM4) und man erstmal auf Optimierungen verzichten kann. N5P alleine dürfte zunächst mal genügend Vorteile bringen. Passt also noch für Q1 2021.

Nightspider

2020-05-31, 00:49:43

Nochmal kurz die Vorteile eines 5nm Shrinks angesprochen:

AMD könnte durch die hohe Zen3 IPC eine noch höhere Nachfrage erwarten die man mit 7nm kaum bedienen kann.
Mit 5nm kann man fast doppelt so viele Chiplets pro Wafer produzieren wir mit 7nm. Diese haben dann wahrscheinlich noch bessere Taktraten und noch bessere Effizienz wodurch man selbst teildefekte Chiplets für noch mehr geld verkaufen kann.
Ergo nochmals höhere Nachfrage.

Könnte am Ende eine schöne WinWin Situation werden, falls das Ganze nicht irgendein verspäteter Aprilscherz ist.

r-or

2020-05-31, 02:17:16

Vielleicht ist der IO die 7nm, dann hätten sie rechtlich gesehen die Wahrheit erzählt

robbitop

2020-05-31, 08:34:58

Das wäre Perlen vor die Säue.

HOT

2020-05-31, 09:02:33

Eines ist aber klar: Falls das stimmen sollte muss AMD 2 Maskensätze gebastelt haben für die selbe CPU. Einmal in N7 und einmal in N7+, was dann während der Entwicklung umgeschwenkt sein dürfte auf N5+. Allerdings würde man sowas bei einem solchen Hochrisikoprojekt ja auch erwarten denke ich. Hintergrund für eine solche Entscheidung könnte ganz einfach die Kapazitätsfrage sein. Wenn man beide Prozesse, also N7 und N7+, nutzt, kann man wesentlich mehr Kapazität aquirieren, als wenn man nur N7+ nutzt. AMD könnte also von Anfang an zweigleisig gefahren sein für Zen3 und sind nun auf N5+ gelandet.

reaperrr
kann durchaus sein, dass man N7+ nach dem Abgang von Huawei dann wieder einstampft, also die letzte Bestellung für Kirin 990 5G abgearbeitet hat, und stattdessen gleich auf N5 setzt, auch bei TSMC.

mironicus

2020-05-31, 09:08:56

Der Vorteil von AMD zahlt sich möglicherweise jetzt aus, dass die Chiplets von so geringer Größe sind, dass ein Umstellen eines Shrinks viel schneller vonstatten gehen kann. Der IO-Die ist ja nicht Bestandteil der CPU und wird auch in einem anderen Prozess hergestellt. Sie können es beliebig kombinieren. Es ist für das Funktionieren der CPU völlig egal, ob ein Chiplet in 5, 6, 7 nm gefertigt worden ist.

Und 5 nm erst in 2022 mit Zen 4? Dann ist der Prozess bereits 1,5-2 Jahre alt, und Apple schon längst bei 3 nm.

Badesalz

2020-05-31, 10:44:06

Wegen dem Verständnis...
Eines ist aber klar: Falls das stimmen sollte muss AMD 2 Maskensätze gebastelt haben für die selbe CPU. Einmal in N7 und einmal in N7+, was dann während der Entwicklung umgeschwenkt sein dürfte auf N5+.
Wird N5 übersprungen, wenn man jetzt schon fast nur noch von N5+ (ist das N5P?) redet?

Ich kann mich übrigens erinnern, daß es mal ne Weile gerüchtete, TSMC ist dabei sich mit AMD eine spezielle Version von N5 auszudenken... Wenn es dem wirklich so wäre, könnte das so eine Art Hybrid sein - wie schon einige Male davor in der Branche passiert - damit AMD die 7nm Masken nicht gleich komplett redesignen muss?

@mironicus
Mein völlig unzureichend trainiertes Gefühl ;) sagt mir bisher, daß wir bei Chips oberhalb ~15W noch N5P+ und N5P++ sehen werden bis solche in 3nm realisiert werden.
Ob Apple da schon auf 3nm ist wird keine große Rolle spielen. Jedenfalls für AMD nicht.

amdfanuwe

2020-05-31, 11:17:12

Wird N5 übersprungen, wenn man jetzt schon fast nur noch von N5+ (ist das N5P?) redet?

Sieht so aus.
Und es ist N5P.

https://www.tsmc.com/english/dedicatedFoundry/technology/logic.htm#l_5nm_technology

https://www.tsmc.com/chinese/dedicatedFoundry/technology/platform_HPC_tech_advancedTech.htm

N5P will deliver additional power and performance improvement with backward compatible design rules for easy IP porting.

Da könnte schon einiges an Entwicklung auf N5 laufen, wodurch sich die Zeiten vom Tape Out in N5P nochmals verkürzen.

HOT

2020-05-31, 11:35:04

Im Gegensatz zu N7P(ro) scheint es diesmal N5P(lus) zu bedeuten. Da werden N5P und N5+ dasselbe bedeuten.

Bezüglich Apple:

N5 -> Ende 2020er SoC
N5P/+ -> Ende 2021er SoC
N3 -> Ende 2022er SoC

Apple ist also bei N5 die treibende Kraft, bei N5P jedoch nicht, da Apple erst sehr viel später SoCs darin produzieren wird, das passt zeitlich nicht. Bei N3 dürfte Apple wieder die treibende Kraft sein.

Nightspider

2020-05-31, 11:58:47

N5P soll übrigens 23% höhere Performance oder 50% geringeren Verbrauch gegenüber N7 bieten.

https://pics.computerbase.de/8/9/6/4/7/1-1080.be76cf1f.jpg

HOT

2020-05-31, 12:12:45

Da kann aus Intels Sicht schon leichte Panik aufkommen. Denn wie es aussieht hat Intel dazu erst in 23 was konkurrenzfähiges am Start mit deren 7nm.
Intel will ja offenbar für GPUs ebenfalls N5+ benutzen. Das würde zu der paradoxen Situation führen, dass Intels GPUs dann erheblich forschrittlicher gefertigt werden als die im eigenen Hause gefertigten CPUs.

Wie man es auch dreht und wendet, wenn das Zen3 @N5P/+ wirklich zutrifft (und man kann es sich eigentlich nicht vorstellen...) wäre das der Coup das Jahrhunderts.

Thunder99

2020-05-31, 12:26:15

Bitte nicht verwechseln, dass Intel Prozesstechnologie ein Node vorraus ist bei gleicher Bezeichnung. N7 Intel bedeutet ja N5 TSMC. Daher würde ich da nicht Intel abschreiben was die Fortschrittlichkeit angelangt. Sie haben Zeit verspielt sind aber immer noch Konkurrenzfähig#hig (was hinten raus kommt)

HOT

2020-05-31, 12:28:53

Meine Güte :rolleyes: ernsthaft jetzt?

Intel 10nm ~ N7
Intel 7nm ~ N5

Intel hat mittlerweile 2 Jahre Verspätung

Konkurrenzfähig sind sie nur und ausschließlich bei Spielen (Ringbus) und bei sehr hohen Takten und ab und an mal im Idle (noch). Server, Notebooks usw. zeigen ganz klar den Fertigungsnachteil auf. Diese Schere geht jetzt weiter auseinander und man darf gespannt sein, ob AMD die Architekturnachteile in Sache Latenz in den Griff bekommt.

amdfanuwe

2020-05-31, 12:46:02

N5P soll übrigens 23% höhere Performance oder 50% geringeren Verbrauch gegenüber N7 bieten.

50% weniger Verbrauch heißt, man könnte doppelt so viele Kerne bei gleichem Verbrauch und Takt unterbringen.
Mit ZEN4 wird AMD wohl die Kernzahl wieder verdoppeln.
2023 werden dann wohl 8C APUs mit mehr Gamingleistung als 3700X das low End sein.

Daredevil

2020-05-31, 12:50:41

Weil 50% weniger Verbrauch bedeutet, dass die Kiste um 50% schrumpft? :D

Nightspider

2020-05-31, 13:41:23

Selbst wenn Zen3 bis zu 30% größer wird als Zen2 wären die Chips winzig in 5NP.

5nm sollte ziemlich genau auch eine Flächenreduktion von 50% ermöglichen.

robbitop

2020-05-31, 14:40:16

Wird eh nicht passieren zu Zen 3. Wunschdenken.

r-or

2020-05-31, 15:08:42

Das wäre Perlen vor die Säue.
7nm I/O und 5nm cores. Aber ja, Wunschdenken

reaperrr

2020-05-31, 15:16:00

Ich glaube bzgl. Warhol auch eher, dass die Chiplets die gleichen Zen3-Chiplets in N7P sein werden, aber evtl. bereits der hauptsächlich für Zen4/Raph gedachte I/O-Die mit DDR5-Support verwendet wird.
In einem fortschrittlicheren Prozess (GloFo 12LP+?) könnte der sparsamer als der von Matisse/Vermeer* sein, und so ein paar Watt TDP für einen Refresh frei machen.

*Stand jetzt tippe ich, dass Vermeer weiter auf den I/O-Die von Matisse setzt, weil der für die letzte AM4/DDR4-CPU "gut genug" ist und nur so der kurze Abstand zu Matisse trotz neuer Architektur einzuhalten war.

Warhol dann neuer I/O mit gleichen Chiplets als Einstieg für AM5, Raph dann neue Chiplets mit "altem" I/O.

Nur Speku, würde aber Sinn machen, da man so das Risiko begrenzt, dass z.B. Verzögerungen beim I/O-Teil den Release von CPUs mit den eigentlich fertigen Chiplets verhindern (bestes Beispiel: Gerüchten zufolge waren die Zen2-Chiplets schon früher fertig, I/O-Die bzw. X570 haben den Release aber verzögert).

Daredevil

2020-05-31, 16:27:24

Kurz mal was zum schmunzeln. :D
QctCMWM4WDk

Nightspider

2020-05-31, 19:24:40

;D

Danke für das Video. :ulol:

SKYNET

2020-05-31, 21:47:48

Kurz mal was zum schmunzeln. :D
https://youtu.be/QctCMWM4WDk

;D;D;D;D;D;D;D;D;D;D;D;D

nagus

2020-06-01, 09:30:08

nagus

2020-06-01, 09:35:11

auch lustig

https://en.wikichip.org/w/images/thumb/e/eb/5nm_densities.svg/490px-5nm_densities.svg.png

wetten, intel überfrisst sich an 7nm min. genauso wie mit 10nm? sorry für OT

LasterCluster

2020-06-01, 15:12:17

Piefkee

2020-06-01, 16:13:17

Letztendlich ist doch die Entwicklung seites Intel vergleichbar mit der von TSMC (nur mit anderen Namen). Zieht man eine Gerade durch 7nm und 5nm (und 10nm,16nm) bei TSMC wird man 21/22 auf ähnliche Dichten wie Intel kommen

Dichte ist halt so ne geschichte...dichte bringt dir nichts wenn die Bode charasitics schlecht sind. Siehe Intel 10nm.
Ehrlich kann man Intel 7 mit TSMC 7 vergleichen IMHO

LasterCluster

2020-06-01, 16:43:34

Dichte ist halt so ne geschichte...dichte bringt dir nichts wenn die Bode charasitics schlecht sind. Siehe Intel 10nm.
Ehrlich kann man Intel 7 mit TSMC 7 vergleichen IMHO

Wenn überhaupt, dann Intel 7nm vs TSMC N5P. Tiger Lake wird Intels Zwischenstand ja zeigen.

HOT

2020-06-01, 17:00:45

Paukenschlag incoming: Zen3 ist das nicht gewesen in 5nm, das ist jetzt vom Tisch. Es ist folgendes Produkt und in dem Zusammenhang ergibt Lisas Statement dann auch absolut Sinn:
https://www.techpowerup.com/267935/amd-ryzen-c7-smartphone-soc-specifications-listed
DAMIT hat keiner gerechnet...

M4xw0lf

2020-06-01, 17:04:52

Gut, bei dem Namen (Ryzen C7) wird dann auch klar, wie Leute darauf kommen, dass die 5nm-Fertigung Zen 3-Produkte betreffen könnte.

Piefkee

2020-06-01, 17:13:53

mironicus

2020-06-01, 17:19:32

Für AMD-Fans ist es eine Pflicht, ein Ryzen-Desktop, ein Ryzen-Notebook und ein Smartphone mit Ryzen-CPU zu besitzen (der sitzt dann bestimmt im nächsten Samsung Galaxy S21). :D

Das AMD und Samsung zusammen an einen Soc arbeiten, war aber schon länger bekannt.

robbitop

2020-06-01, 17:23:11

x86 in einem Smartphone macht kaum Sinn. Für besonders kompakte Windowsgeräte ggf.

Langlay

2020-06-01, 17:28:34

x86 in einem Smartphone macht kaum Sinn. Für besonders kompakte Windowsgeräte ggf.

Derhalb werden ja ARM Kerne benutzt.

mironicus

2020-06-01, 17:28:52

Das ist doch ein ARM-basierter Soc mit RDNA2-Grafik.

Mangel76

2020-06-01, 17:30:47

x86 in einem Smartphone macht kaum Sinn. Für besonders kompakte Windowsgeräte ggf.

Es werden doch nur ARM-Kerne verbaut?

w0mbat

2020-06-01, 17:42:35

Ist Fake die Folie... Leute glaubt sowas doch nicht immer gleich...
Aha, dir soll man aber glauben? :rolleyes:

robbitop

2020-06-01, 17:47:15

Derhalb werden ja ARM Kerne benutzt.

Ah OK. „Ryzen C7“ klang nach Zen und somit x86. Damit passt der Name ja nicht mehr...

w0mbat

2020-06-01, 17:51:36

Das ist auch wohl der Grund, wieso es das Zen3 = 5nm Gerücht gab.

basix

2020-06-01, 17:52:32

Aber TSMC 5nm wenn Samsung eine eigene Foundry hat?

SKYNET

2020-06-01, 17:53:24

wenn das so kommt, wird AMDs aktie bald explosionsartig nach oben gehen, das ist der gewinnträchtigste markt überhaupt.

robbitop

2020-06-01, 18:05:21

Aber TSMC 5nm wenn Samsung eine eigene Foundry hat?

Wobei sie mit TSMC nicht mithalten können und die Teilbereiche von Samsung völlig eigenständig sind. Große Mischkonzerne eben. Die verhalten sich fast nie wie eine große Einheit. Wenn das Produkt mit N5P zu dem Zeitpunkt alternativlos ist, ist das schon sinnvoll.

robbitop

2020-06-01, 18:05:59

wenn das so kommt, wird AMDs aktie bald explosionsartig nach oben gehen, das ist der gewinnträchtigste markt überhaupt.

Von GPU Lizenzen ist noch keiner reich geworden.

|MatMan|

2020-06-01, 18:06:16

wenn das so kommt, wird AMDs aktie bald explosionsartig nach oben gehen, das ist der gewinnträchtigste markt überhaupt.
Achso, deshalb ist NVIDIA wieder ausgestiegen...

Unicous

2020-06-01, 18:11:37

Irgendjemand postet eine Spec-Liste die das fanboy-Herz höher schlagen lässt und ihr werft all eure Bedenken sofort über Bord.:confused:

Leute. Das ist nichts weiter als ein buzzword-Fest.

Kern ist nach einem berühmten Maler/Künstler benannt. Check
Neueste Cortex X1 u. A78 Architektur. Gerade erst von ARM vorgestellt. Check
Neuester TSMC Prozess. Check.
Neueste GPU-Architektur, namentlich RDNA2. Check
Leistungsprognose die geschmeidige 45% über der Konkurrenz liegt. Check (Hat natürlich nichts mit dem angeblichen GFXBench Ergebnis zu tun ;))
Ausgestattet mit der neuesten Mobile-DRAM Technologie. Check

Wir wissen so gut wie nichts über AMDs Entwicklungen, wir wissen noch nicht einmal viel über Zen3 oder RDNA2, aber hier werden schon konkrete Taktraten für die Kerne und die CUs genannt?;D

SKYNET

2020-06-01, 18:34:15

Achso, deshalb ist NVIDIA wieder ausgestiegen...

NV hatte nicht samsung als partner...

SKYNET

2020-06-01, 18:34:59

Von GPU Lizenzen ist noch keiner reich geworden.

es geht hier nicht um GPU lizensen, sondern um einen smartphone/tablet SoC von AMD --> pendant zum snapdragon etc.

HOT

2020-06-01, 18:38:05

Samsung verbaut in den eigenen Telefonen auch Qualcomm SoCs, die bei TSMC gefertigt sind.

LasterCluster

2020-06-01, 18:39:17

Das Ding wird sogar mit Raytracing beworben......Und der Name Gaugin deutet auf ein volles AMD Produkt hin. Und keine Kooperation mit jemand anders. Nebenbei schreibt man ihn GaugUin. Klingt schräg das Ganze.

SKYNET

2020-06-01, 18:47:17

Samsung verbaut in den eigenen Telefonen auch Qualcomm SoCs, die bei TSMC gefertigt sind.

suchen aber wohl was performanteres als die snapdragon wies scheint, und AMD hat sicherlich genug knowhow um da was ordentliches zu stemmen, denke samsung will da langfristig etwas das mit apples SoC direkt konkurrieren kann, und nicht wie die snapdragons immer min 1 jahr hinterher hängen vom speed.

LasterCluster

2020-06-01, 19:00:03

suchen aber wohl was performanteres als die snapdragon wies scheint, und AMD hat sicherlich genug knowhow um da was ordentliches zu stemmen, denke samsung will da langfristig etwas das mit apples SoC direkt konkurrieren kann, und nicht wie die snapdragons immer min 1 jahr hinterher hängen vom speed.

Also sind Qualcomm, Samsung und vor allem Apple Klitschen, die vom Riesen AMD kurz mal gef***t werden??? Sorry, aber das ist absurd.

Blediator16

2020-06-01, 19:14:29

GPU Unit CPU Unit hört sich echt komisch an, wenn man es ausspricht. Fake durch und durch :D

Windi

2020-06-01, 19:21:07

AMD hat doch viel zu wenige Leute um zusätzlich noch einen Smartphone SoC zu entwickeln. Außerdem hat man darin keine große Erfahrung.
Samsung hingegen hat genug Erfahrung und kann solch einen Chip leicht entwickeln und dabei dann eine von AMD lizensierte GPU verbauen. Aber dann würden die das Ganze nicht Ryzen nennen, sondern dem einen eigenen Namen geben.

Das ist komplett frei erfunden.
(Sah man doch bei Intel. Keine Erfahrung im Smartphone Markt, zu teuer und zu stromhungrig. Die Teile sind geflopt, obwohl Intel die fast verschenkt hatte.)

w0mbat

2020-06-01, 19:32:28

Man sollte nicht vergessen, dass AMD tech in Adreno drin steckt und AMD schon früher Erfahrungen mit mobile-GPUs gesammelt hat, da ist bestimmt noch was da. Und mit steigenden Einnahmen wird bestimmt auch das R&D hochgefahren.

robbitop

2020-06-01, 19:33:01

es geht hier nicht um GPU lizensen, sondern um einen smartphone/tablet SoC von AMD --> pendant zum snapdragon etc.

Es ist ein Samsung SoC für Samsung Geräte. AMD liefert nur die IP.
Tablets und Smartphone sind in einem so umkämpften Markt - da verdient außer Apple und Samsung keiner Geld. Außerdem ist das Herstellen von solchen Geräten gar nicht AMDs core know how. Wird nicht passieren.

Man sollte nicht vergessen, dass AMD tech in Adreno drin steckt und AMD schon früher Erfahrungen mit mobile-GPUs gesammelt hat, da ist bestimmt noch was da. Und mit steigenden Einnahmen wird bestimmt auch das R&D hochgefahren.
Die ganze Sparte wurde vor Ewigkeiten an QC verkauft. Das Techlevel ist gemessen an heute archaisch. Das wird man sich schon neu aufgenaut haben müssen.

|MatMan|

2020-06-01, 19:33:02

Intel hatte noch den x86 Nachteil. NVIDIA ist der bessere Vergleich. Der Markt für High Performance SoC für den Mobilmarkt ist einfach nicht da, jedenfalls nicht mit hohen Margen, sonst gäbe es da viel mehr Mitbewerber. Modemtechnologie ist außerdem eine Schlüsseltechnologie, die man braucht.

Wozu braucht man überhaupt viel GPU Leistung im Smartphone / Tablet? Gaming ist ja wohl kein Kaufanreiz für die Masse.

Lehdro

2020-06-01, 19:33:54

(Sah man doch bei Intel. Keine Erfahrung im Smartphone Markt, zu teuer und zu stromhungrig. Die Teile sind geflopt, obwohl Intel die fast verschenkt hatte.)
Intel hat den Markt aber auch behandelt als wäre das eine Restmüllkippe.
Das war einfach nur ein grottenschlechter Atom SoC mit x86 Ballast der nichts bot außer schlechte Performance und Performance/Watt. Ungefähr so ansprechend wie ein Itanium.

Screemer

2020-06-01, 19:35:44

amd hat seit ewigkeien arm basierende socs im angebot. z.b. die opteron a1100 serie. die sind jetzt ja nicht mehr wirklich taufrisch. dass da mal wieder was neues kommt ist jetzt nicht verwunderlich und auch der abzweig richtung mobile soc mit potenter gpu nicht wirklich überraschend.

robbitop

2020-06-01, 19:36:30

AMD liefert GPU IP an Samsung. Thats it. Dabei wird man aber sicher das ein oder andere lernen (Energieeffizienz ist bei mobile der große Fokus - da hat NV mit Tegra auch viel gelernt was dann auch in den PC GPUs gelangt ist)

Unicous

2020-06-01, 22:18:49

AMD hat keinerlei Ambitionen für den Mobile-Markt, weil sie dort nicht bestehen könnten. Niemand kann das Qualcomm-Quasimonopol angreifen, nur Samsung kann mithalten weil sie ihre Chips in ihren eigenen Smartphones verbauen und bereits eine entsprechende Markmacht haben und natürlich Taiwan/China weil ihnen von Staatsseite kräftig unter die Arme gegriffen wird (und natürlich Apple in ihrer eigenen "Nische" und entsprechend Milliarden an Dollar die sie seit Jahrzehnten in R&D stecken).

AMD hat keinerlei Erfahrung mit Mobile-Chips, hat ihre GPU IP an Samsung verpachtet und entwickelt laut diesem "Leak" von einem Tag auf den nächsten einen eigenen Mobile-SoC.:rolleyes:

Ich bin leider schon etwas leichtgläubig was manche Leaks anbelangt, aber das ist so offensichtlich fake, es ist amüsant zu sehen, dass dieser "Folie" überhaupt Aufmerksamkeit geschenkt wird.

Im Übrigen hat VCZ das auch sehr eindeutig als Fake bezeichnet, ich denke WhyCry hat einen ganz guten Riecher über die Jahre bewiesen.

https://twitter.com/VideoCardz/status/1267471605476798465

Eldoran

2020-06-01, 23:54:57

Es scheint zwar so zu sein, dass die Übersetzung des Vermeer auf 5nm von Digitimes bestätigt wurde, aber es gibt dabei sehr viele Argumente die dagegen sprechen - etwa dass das diversen offiziellen Angaben von AMD zu dem Thema widerspricht.
Neben einer klassischen Falschmeldung bietet sich somit an, dass deren Quelle fehlerhafte oder dann falsch interpretierte Angaben gemacht hat.

Zen 4 sollte bereits oder demnächst den Tapeout gehabt haben, sonst gibt es wieder wie zwischen Zen 1 und Zen 2 einen deutlichen Abstand, was dann irgendeinen Zwischenschritt wie bei Zen+ benötigen würde. Somit ist durchaus plausibel, dass derzeit eine Version von Zen, also Zen 4, derzeit bei TSMC in einem 5nm Verfahren produziert wird.
Dass TSMC besser als geplant in der Entwicklung von 5nm vorangekommen ist, ist ebenfalls bekannt.
Und nach den Ankündigungen von AMD soll Zen 3, also Ryzen 4xxx Ende des Jahres kommen.

An sich wäre ein etwas späterer Launch von Zen 4 denkbar, wenn man etwa bei Zen 3 eine Art AM5 mit DDR5 Refresh einschieben möchte, damit diese neue Plattform nicht auch noch unter Zeitdruck, ohne frühzeitig verfügbaren ES entwickelt werden muss. Aber auch ein Zen 3 Refresh in 5nm 2021 macht wenig Sinn - ein 7nm zu 5nm Wechsel ist nach bisherigen Informationen nicht ohne signifikanten Aufwand möglich und würde demnach vermutlich als Zen4 benannt werden.

amdfanuwe

2020-06-02, 01:39:06

Es scheint zwar so zu sein, dass die Übersetzung des Vermeer auf 5nm von Digitimes bestätigt wurde, aber es gibt dabei sehr viele Argumente die dagegen sprechen - etwa dass das diversen offiziellen Angaben von AMD zu dem Thema widerspricht.

Meines Wissens wurde die Meldung von Digitimes in die Welt gesetzt.
Welchen Offiziellen Angaben? Mir ist nur "ZEN 3 7nm in 2020" bekannt.
Sowie eine Serverroadmap mit Milan ZEN 3 Ende Q3 in Produktion.
Soweit also kein Widerspruch.

Neben einer klassischen Falschmeldung bietet sich somit an, dass deren Quelle fehlerhafte oder dann falsch interpretierte Angaben gemacht hat.

Das Trifft auf jede Meldung die nicht gerade eine offizielle Firmenmeldung ist.

Zen 4 sollte bereits oder demnächst den Tapeout gehabt haben, sonst gibt es wieder wie zwischen Zen 1 und Zen 2 einen deutlichen Abstand, was dann irgendeinen Zwischenschritt wie bei Zen+ benötigen würde. Somit ist durchaus plausibel, dass derzeit eine Version von Zen, also Zen 4, derzeit bei TSMC in einem 5nm Verfahren produziert wird.

So schnell sind sie auch nicht. Design ZEN3 ist abgeschlossen und an ZEN4 wird gearbeitet. Wird Anfang 2022 erwartet. 5nm steht dazu auch auf den Roadmaps.

Dass TSMC besser als geplant in der Entwicklung von 5nm vorangekommen ist, ist ebenfalls bekannt.
Und nach den Ankündigungen von AMD soll Zen 3, also Ryzen 4xxx Ende des Jahres kommen.

Nach welcher Ankündigung? Mir fällt grad nichts ein, wo AMD offiziell Ryzen 4xxx Terminplanung nennt.

An sich wäre ein etwas späterer Launch von Zen 4 denkbar, wenn man etwa bei Zen 3 eine Art AM5 mit DDR5 Refresh einschieben möchte, damit diese neue Plattform nicht auch noch unter Zeitdruck, ohne frühzeitig verfügbaren ES entwickelt werden muss. Aber auch ein Zen 3 Refresh in 5nm 2021 macht wenig Sinn - ein 7nm zu 5nm Wechsel ist nach bisherigen Informationen nicht ohne signifikanten Aufwand möglich und würde demnach vermutlich als Zen4 benannt werden.
Ein Shrink von 7nm auf 5nm ist keine Änderung an der Architektur, bliebe also bei ZEN3. Höchsten ZEN3+ wenn dabei Optimierungen und Bugbeseitigungen einfließen.
Jetzt Desktop auf 7nm releasen und dann einen 5nm Refresh gibt wirklich keinen Sinn. Deshalb die Annahme, dass AMD mit Desktop Ryzen 4xxx Anfang nächsten Jahres direkt in 5nm kommt.
Hätte den Vorteil, dass sie sich nur auf den Shrink und somit die Umsetzung auf 5nm konzentrieren müssen.
Also immer nur kleine Schritte bei AMD:
Server Milan ZEN3 7nm
Desktop Ryzen 4xxx ZEN3 5nm
Desktop Warhol ZEN3 AM5 mit DDR5
Server ZEN4 5nm DDR5
Desktop ZEN4 ...

Falls es mit den 5nm nicht klappt, haben sie sicher noch einen Fall Back Plan mit ZEN3 7nm Server Chiplets.
Wenn sich Warhole wegen DDR5 verspätet, macht nichts.
Wichtig ist, dass ZEN 4 in 5nm mit DDR5 ordentlich wird und man nicht dann erst anfängt damit Erfahrungen zu sammeln.

Eventuell war Ryzen 4xxx ursprünglich für Herbst geplant und Warhol als 5nm Shrink mit DDR5 Mitte nächsten Jahres, ZEN4 Mitte übernächstes Jahr...
Jetzt ergeben sich durch Huaweis Absprung früher 5nm Kapazitäten. AMD nutzt diese Chance, verschiebt Ryzen 4xxx etwas und hat als letzte Generation auf AM4 schnelle, effiziente Prozessoren an denen sich die Konkurrenz die Zähne ausbeist. Gäbe einen ordentlichen Image Gewinn, wenn AMD dann auch die besten Gaming Prozessoren liefert und evtl. sogar mal über 5GHz kommt.

Also: Kapazitäten früh genug für 5nm Ryzen 4xxx vorhanden.
Shrink muß eh durchgeführt werden und ist nicht die meiste Arbeit.
Ordentliche Vorteile durch 5nm.
Man sammelt früh Erfahrungen mit dem Prozess für nachfolgende Prozessoren.
Nachteil: Ryzen 4xxx verzögert sich etwas, ist aber kein Problem da offiziell noch kein fester Termin genannt wurde. Wird etwas teurer, dafür hat man ein höherwertiges Produkt das man teurer verkaufen kann.

amdfanuwe

2020-06-02, 02:08:06

Im übrigen denke ich, dass auch einiges in N6 kommen wird.
https://www.tsmc.com/img/dedicatedFoundry/technology/N6_3.png
https://www.tsmc.com/english/dedicatedFoundry/technology/platform_HPC_tech_advancedTech.htm
Bestehende N7(P) Designs kann man da einfach übertragen wie damals von 14nm auf 12nm. Kann man die Entwicklung auf N7P machen und dann im günstigeren N6 produzieren.
Ich sehe da die Konsolenchips und Cezanne APU als Kandidaten.
Cezanne mit neuen ZEN3 Cores und der Rest wird von Renoir kopiert. Kein großer Aufwand, günstige Produktion.
Bin mal gespannt, was sie für RDNA2 GPUs verwenden und ob überhaupt etwas in N7+ von AMD kommt.

Eldoran

2020-06-02, 04:15:53

Meines Wissens wurde die Meldung von Digitimes in die Welt gesetzt.
Welchen Offiziellen Angaben? Mir ist nur "ZEN 3 7nm in 2020" bekannt.
Sowie eine Serverroadmap mit Milan ZEN 3 Ende Q3 in Produktion.
Soweit also kein Widerspruch.

Das Trifft auf jede Meldung die nicht gerade eine offizielle Firmenmeldung ist.

So schnell sind sie auch nicht. Design ZEN3 ist abgeschlossen und an ZEN4 wird gearbeitet. Wird Anfang 2022 erwartet. 5nm steht dazu auch auf den Roadmaps.

Nach welcher Ankündigung? Mir fällt grad nichts ein, wo AMD offiziell Ryzen 4xxx Terminplanung nennt.
Hier bei 3dcenter.org bezieht sich alles auf eine von (angeblich) von RetiredEngineer auf englisch übersetzte Meldung von DigiTimes. Angeblich hat DigiTimes das Igor gegenüber bestätigt (habe ich so vor kurzem hier im Forum gelesen, ich habe davon auch keine Originalquelle gesehen).
Ich bezog mich darauf, dass daher zwar der Weg von DigiTimes weitgehend gesichert ist. DigiTimes hat einen guten ruf, ich vermute daher keine wissentlichen Fehler dort, sondern bei deren Quelle oder bei der Interpretation dessen was die von deren Quelle gehört haben. Meine Vermutung ist eine Verwechslung/Fehler beim zusammenführen mehrer Quellen/Aussagen zu dem Thema.

Fakt ist, dass bei den bisherigen "Roadmaps" von FAD etc. wird Zen3 als 7nm beschrieben. Beispiel:
https://wccftech.com/amd-zen-3-ryzen-4000-desktop-and-epyc-milan-server-cpus-late-2020-launch/
https://www.techspot.com/news/82215-amd-details-zen-3-zen-4-alongside-roadmap.html
Zugegeben da wird normalerweise nur explizit die Server Variante erwähnt. Allerdings was schon der Wechsel von 14nm/12nm zu 7nm alles andere als einfach, da mittlerweile in den Leitungen der untersten Layer deutliche Latenzen entstehen können. Es ist unklar, ob bei 5nm etc. neue Probleme auftauchen. Das ist nicht, das man nebenher mal schnell erledigt. 14nm zu 12nm war etwas ganz anderes, das war nur eine Optimierung des selben Verfahrens, da sind sogar die selben Masken verwendet worden.
Andererseits ist klar, dass falls Zen3 am Desktop (als Ryzen 4xxx) in 5nm und der Server in 7nm gefertigt werden sollen, dann ist da signifikant Arbeit in beide Dies geflossen und rein vom zeitlichen Ablauf muss der Tapeout ebenfalls Anfang 2019 gewesen sein, sonst wird das mit dem Launch Ende 2020 nichts mehr. Das wird da aber sehr eng, da damit quasi das Tapeout quasi zeitgleich mit Beginn der Risk Production von TSMC. Und erst vor ein paar Tagen hat Lisa Su ausweichend eher negativ auf Nachfragen zu Zen auf 5nm geantwortet. Ausserdem ist noch immer unwahrscheinlich, dass AMD Server und Desktop völlig getrennt entwickelt. Die Volumina sind immer noch nicht so hoch, dass es sich wirklich auszahlt dafür getrennte Dies zu entwickeln. Und in dem Fall ist unklar wie weit da überhaupt das Design übernommen werden kann. Für einen Zen3+ Refresh vielleicht noch - da wären die Zeiträume länger, aber ich glaube nicht, dass das nur mit einmal das Design mit der anderen Library laufen lassen reicht - und wenn nicht (was ich eigentlich fest annehme), würde das AMD wohl kaum als Zen3 bezeichnen, sondern als etwas neues, etwa Zen4. Es ist viel logischer dass das selbe Zen3 Chiplet, vielleicht in einem anderen Stepping beim Server als Milan, beim Desktop als Vermeer und ggf. beim Refresh mit neuen IO Die (als Warhol?) auftaucht.

LasterCluster

2020-06-02, 10:08:28

Ausserdem ist noch immer unwahrscheinlich, dass AMD Server und Desktop völlig getrennt entwickelt.

Wichtiger Punkt. Nicht mal Intel hält es für nötig eine Version mit rausgeschnittener iGPU für den Desktop zu bringen, obwohl sie Lieferengpässe haben und die iGPU in vielen Fällen irrelevant ist.
Desktop mag wegen des Retailmarktes wichtig für das Image sein. Sonst spielt die Musik aber einfach wo anders. Su erwähnte explizit mehrmals die Datacenter.

amdfanuwe

2020-06-02, 11:14:01

Die Volumina sind immer noch nicht so hoch, dass es sich wirklich auszahlt dafür getrennte Dies zu entwickeln.
Ich denke, mittlerweile sind die Volumina für Server hoch genug. Zudem hat man dort andere Margen.
Für Desktop sind die Volumina eh hoch genug. Für Mobile und embedded lohnte sich in der letzten Generation neben einem Picasso, der auch im Desktop gut verkauft wird, noch einen kleinen 2Core Dali nachzureichen.
Optimal ist natürlich, wenn die benötigte Menge nahe an die Nutzungskapazität der Masken herankammt.

AMD hat auch schon gesagt, dass sie auf X3D Stackig gehen. Wenn sie das für Server verwenden, könnte die Technik für Desktop zu teuer werden und einen eigenen Chip erfordern.
Durch COWOS oder integrierten Bridges zwischen Chiplet und I/O werden die Kontakte auf dem Chiplet so klein, dass sie sich auf einem normalem Träger wie bei Matisse nicht verarbeiten lassen.
Ein monolithischer Chip dürfte da günstiger sein und bietet weitere Vorteile bei der IF Anbindung der CCX. Im Vergleich dazu kommt ein eigener 12nm I/O einem Bremsklotz gleich.

Aber was solls. Alles nur Spekulationen. Mal abwarten, was AMD präsentiert.
Sicher ist nur, dass sie ans technisch machbare gehen und ihren aktuelle Stärke nutzen und ausbauen wollen um nicht irgendwann von Intel mit neuen Designs überrascht zu werden.

Wörns

2020-06-02, 12:42:41

Sofern es kein Fake ist, ist es vermutlich eine Auftragsarbeit.
Wie damals der Opteron A1100 alias Seattle von Amazon finanziert wurde. Er erfüllte die Erwartungen nicht, Amazon kaufte sich stattdessen Annapurna zu. Daher gab AMD ihn als eigenes Opteron Produkt frei.

Erinnert ihr euch an die Aussage, dass ein TSMC 5nm Prozess sowohl von AMD als auch von Apple genutzt werden sollte? Viele (ich auch) haben geschlussfolgert, dass Apple nun einen High Performance Prozess nutzen würde, um endgültig einen ARM Chip für seine Macs zu haben und Intel rauszuwerfen.
Anscheinend ist es umgekehrt. Apple bleibt, wo Apple ist. Und AMD geht in die Richtung.

Dass Samsung dahinter steht, weil Samsung AMD GPU IP verwenden will, halte ich für sehr spekulativ. Zumal es auch einmal hieß, dass TSMC seinen Exklusivkunden erweiterte Einblicke in den neuesten Prozess gewähren würde. Unter exklusiv verstehe ich Kunden wie Apple, und AMD nur, wenn es nicht zufällig für die Konkurrenz von TSMC arbeitet.

M.E. steht eher Microsoft dahinter, die Windows on ARM z.B. für Tablets fördern wollen. Oder Amazon kommt mit seinem Annapurna Team nicht weiter und findet die damalige Opteron A1100 Geschichte im Nachhinein doch nicht so schlecht.
Mal sehen.
MfG

Wörns

2020-06-02, 12:43:49

By the way sind wir hier eigentlich im falschen Thread.
MfG

amdfanuwe

2020-06-03, 12:53:02

Aus "Advanced Micro Devices, Inc. (AMD) Presents at Bank of America Securities Global Technology Conference (Transcript)"https://seekingalpha.com/article/4351624-advanced-micro-devices-inc-amd-presents-bank-of-america-securities-global-technology?part=single
Milan is doing well in the labs, and we should start shipping in Q4.
Milan ZEN3 wird da sicherlich noch 7nm sein. Also alles gut, ZEN3, 7nm, 2020.
Ansonsten kein Word zu Vermeer und viel "Alles Gut, sind auf dem richtigem Weg, werden wachsen durch Marktanteilsgewinn"
We remain on track to launch our next-generation Zen 3 CPUs and RDNA 2 GPUs in late 2020
Mal gespannt, wie sich das mit den CPUs auflöst.
Und Big Navi kommt zuerst mit RDNA 2:
You know, one of the things on the gaming side is there's a lot of excitement for NaVi 2 or what our fans have dubbed as the Big Navi. This will be our first RDNA 2 base product. Big NaVi is a halo product, enthusiasts love to buy the best, and we are certainly working on giving them the best.

JVC

2020-06-03, 13:42:30

"Big NaVi is a halo product, enthusiasts love to buy the best,
and we are certainly working on giving them the best."
Klingt doch gut :up:
Ich freu mich auf RDNA2 :smile:

M.f.G. JVC

Edit: @eratte
Weil ich das Zitierte hier gelesen habe ;) (im Thread/Link über mir)
Und hätte ich es am WC gelesen, hätte ich mich auch dort gefreut ;D

eratte

2020-06-03, 13:52:39

Warum freust dich damit im ZEN3 Thread? ;)

davidzo

2020-06-04, 12:46:49

Einen anderen Teil des Konferenztalks fand ich für CPUs relevanter:

The RDNA 2 architecture goes through the entire stack. It will go from mainstream GPUs all the way up to the enthusiasts and then the architecture also goes into the game console products, as well as our integrated APU products.

Devinder Kumar, Chief Financial Officer von AMD

Das klingt einfach nicht nach einem erneuten Vega Aufguss für Cezanne. Wenn die RDNA2 APU erst 2022 mit Rembrandt kommt, würde Kumar das nicht in einem Satz mit Big Navi und den Konsolen nennen. Überhaupt würde er nicht von RDNA2 APUs sprechen dürfen, von wegen Osborne Effect und so.

Die einzige Quelle für Vega/GCN in Cezanne ist bisher die Kompilation von Expreview, basierend auf der Tabelle von Komachi aber eine offizielle AMD Grafik ist das jedenfalls nicht.

Bei WTF-tech und P3D ist man jedenfalls der Meinung dass Cezanne RDNA2 basierend wird:
https://wccftech.com/amds-next-gen-cezanne-ryzen-5000-apus-detailed-rumored-to-feature-zen-3-cores-rdna2-navi-23-gpu/
https://www.planet3dnow.de/cms/53105-neuer-codename-cezanne-fuer-amds-zen-3-generation-aufgetaucht/

Total merkürdig an der Expreview Kompilation ist meiner Meinung nach auch dass Van Gogh als ultramobile Prozessor zwar RDNA2 haben soll, aber nur Zen2 Kerne.

mironicus

2020-06-04, 13:59:00

Kann man davon ausgehen, dass Zen 3 erst mal nur als 12/16 Kerner erscheint, während alles unter 8 Kernen mit Renoir und Zen 2 Refresh abgedeckt werden wird?

Der_Korken

2020-06-04, 14:03:01

Kann man davon ausgehen, dass Zen 3 erst mal nur als 12/16 Kerner erscheint, während alles unter 8 Kernen mit Renoir und Zen 2 Refresh abgedeckt werden wird?

Das würde imho nur Sinn ergeben, wenn die Consumer-Variante tatsächlich ein monolithischer 16-Kerner ist. Wenn AMD 8C-Chiplets von den Servern verwendet (und davon würde ich ausgehen), dann sind 6C- und 8C-Modelle ja kein zusätzlicher Aufwand.

amdfanuwe

2020-06-04, 14:10:34

Kann man davon ausgehen, dass Zen 3 erst mal nur als 12/16 Kerner erscheint, während alles unter 8 Kernen mit Renoir und Zen 2 Refresh abgedeckt werden wird?
ZEN 3 APU Cezanne sollte ja auch um Neujahr herum kommen.
Wäre auch ein Kandidat für Desktop 6/8 Core.

Opprobrium

2020-06-04, 14:24:40

Das würde imho nur Sinn ergeben, wenn die Consumer-Variante tatsächlich ein monolithischer 16-Kerner ist. Wenn AMD 8C-Chiplets von den Servern verwendet (und davon würde ich ausgehen), dann sind 6C- und 8C-Modelle ja kein zusätzlicher Aufwand.
Ist halt die Frage, ob das dann nicht Verschwendung von I/O Die und Trägermaterial ist wenn man nur ein Chiplet aufklebt.

Kann da ein Experte was dazu sagen, ob eine teurere, weil größere APU als SoC nicht im Endeffekt trotzdem günstiger ist als eine kleinere und billigere CPU im Gesamtpaket mit I/O Die und Träger?

Nightspider

2020-06-04, 14:27:05

Es hieß ja immer das der IO Anteil nur unwesentlich stark schrumpft mit kleineren Fertigungsprozessen.

Gibts da grobe Zahlen wie viel kleiner ungefähr der IO Die in 7nm oder 5nm wäre?

Übrigens wäre es genial wenn dann (falls es wirklich so kommt) auch die Zen 3 APU in 5nm kommen würde.
Damit würde man den Mobile Markt so richtig umkrempeln.

Brillus

2020-06-04, 14:31:08

Das würde imho nur Sinn ergeben, wenn die Consumer-Variante tatsächlich ein monolithischer 16-Kerner ist. Wenn AMD 8C-Chiplets von den Servern verwendet (und davon würde ich ausgehen), dann sind 6C- und 8C-Modelle ja kein zusätzlicher Aufwand.

Kommt drauf an wie das Preisverhältniss Renoir/ Zen2 Chiplet/ Zen3 Chiplett ist. Incl. Yields, verhandene Kapazität und Waferpreis.

mironicus

2020-06-04, 14:35:01

Ich denke erst mal das man ein Zen 3 mit 12/16 Kernen teurer verkaufen kann, während ein 6 Kerner für die eigenen verbleibenden Zen2-Refreshes eine unnötige Konkurrenz darstellt.

Ein 6 Kerner mit viel besserer IPC und vermutlich auch hoher Spieleleistung kann wiederrum die 12/16 Kern-Zen 3 Modelle unattraktiv machen, wenn sie sich kaum vom 6 Kerner absetzen können.

Daher mein Gedanke: Zen 3 erst mal nur als 12/16 Kerner mit brachialer Leistung. Wer das beste will, soll halt mehr zahlen.

Geht mal davon aus, das ein Ryzen 4950x so um die 1000 Euro kosten wird.

LasterCluster

2020-06-04, 14:52:59

amdfanuwe

2020-06-04, 15:11:56

Wie groß ist denn der I/O bei Renoir? Ist ja schon in 7nm.
ZEN2 Chiplets im Desktop war wohl in der Mischkalkulation günstiger. Für Server alleine wäre der Bedarf zu gering gewesen. Durch Verwendung im Desktop erreichte AMD die nötigen Mengen für günstige Chiplets und kann diese entsprechend selektieren. Verbessert nochmals den Yield.

Von den Kosten: 7nm, 5nm etc wirds ja immer teurer. Der größte Kostenfaktor sind da aber die Design und Testtools. Mehr Transistoren erfordern eben exponentiell mehr Tests.
Was ich sagen will: Einen Chip entwickeln ist verdammt teuer. Mehrere Chips derselben Basis, CPU-, GPU-Kerne können die Tools weiter verwenden, kosten damit nicht mehr so viel.
Die Entwicklungskosten für ZEN 3 kann AMD gut verteilen auf Server, Desktop und Mobile.
Ebenso mit RDNA2 auf Konsolen, GPUs, zukünftige APUs, Samsung Mobile IP.

1 Mrd. Investitionskosten für einen Chip der sich 1 Mil. mal verkauft -> Chipkosten $1000 + Produktionskosten

2 Mrd. Investitionskosten für mehrer Chips die sich 100 Mil mal verkaufen -> Chipkosten $20 + Produktionskosten

Complicated

2020-06-04, 15:41:33

Ich denke die 12-Kerner werden weiter mit Matisse-Refresh-Chiplets bedient werden und Zen3 wird zuerst und einzig als 16-Kern den Top-Dog in AM4 bringen. Es wird die 4000er Renoir 8-Kern APU unterhalb der 3800XT (1-Chiplet) und 3900XT (12-Kern/2 Chiplets) das Portfolio stützen und unter den Renoirs werden der 3100 und 3300X noch bis Zen4 das Low-Cost Sgement bilden. Alles andere wird zunächst in Server gehen und wegen der kleinen Stückzahlen, aber dem Marketing- und Margen-Effekt, vermutlich auch in die TRX4 SKUs.

Auf diese Weise hat AMD recht schnell Zen3 in allen Ebenen eingeführt. Ich glaube wegen Wafer-Verfügbarkeit wird es Zen3-Chiplets sowohl in N7P als auch in N7+ geben, da EUV noch den Durchsatz steigern muss und AMD auf diese Weise jetzt die Nachfrage mit N7P stillen kann und für Aufpreis auch schon eine N7+ Variante anbieten kann für Performance-SKUs. Hier würde eine Flexibilität entstehen wo der Transit zu EUV nicht von dem Durchsatz der EUV-Belichter gebremst wird, wie das ja bei Intel und Nvidia der Fall ist. Finanziell tragbar wird das ja durch die gute Portierung der Designrules

Es würde auch die etwas merkwürdigen inkonsistenten Gerüchte um die Zen3-Fertigung mit Zen3+ klären und keine Probleme mehr mit der Roadmap/Produktzyklus für Zen4 in 5nm für 2021 geben.

Der_Korken

2020-06-04, 15:50:43

Ich denke die 12-Kerner werden weiter mit Matisse-Refresh-Chiplets bedient werden und Zen3 wird zuerst und einzig als 16-Kern den Top-Dog in AM4 bringen. Es wird die 4000er Renoir 8-Kern APU unterhalb der 3800XT (1-Chiplet) und 3900XT (12-Kern/2 Chiplets) das Portfolio stützen und unter den Renoirs werden der 3100 und 3300X noch bis Zen4 das Low-Cost Sgement bilden. Alles andere wird zunächst in Server gehen und wegen der kleinen Stückzahlen, aber dem Marketing- und Margen-Effekt, vermutlich auch in die TRX4 SKUs.

Warum sollten Stückzahlen für Zen3 so ein großes Problem sein? Statt Zen2- stellt man eben nur noch Zen3-Chiplets her. Die dürften kaum größer sein und falls doch, haben sie (hoffentlich) auch mehr Leistung und könnten teurer verkauft werden.

Ich fände ein dermaßen durchgewürfeltes Line-Up sehr schräg. Zumal Renoir auch mal eben 150mm² an Fläche belegt, d.h. ein 16C-Zen2 ist nur um den I/O-Chip teurer. Wenn Zen3 generell auf einem neuen Node laufen würde, würde ich euch Recht geben, dass das nur für die ganz teuren Modelle ausrollt. Wobei es letztlich selbst bei Zen2 direkt zu Beginn Midrange bis Highend in 7nm für alle gab ...

LasterCluster

2020-06-04, 16:45:02

Warum sollten Stückzahlen für Zen3 so ein großes Problem sein? Statt Zen2- stellt man eben nur noch Zen3-Chiplets her.

Aber man kann bei Zen2 die bisherigen Investitionen wie die Masken erst mal weiter nutzen und nebenher die Zen3-Produktion hochfahren. Kein Hersteller schafft es sofort Vollgas zu geben mit neuen Produkten. Intel bringt ja auch erst mal Mobile vor Desktop trotz technischer Ähnlichkeit/Gleichheit der Dies.

Der_Korken

2020-06-04, 16:56:06

Aber man kann bei Zen2 die bisherigen Investitionen wie die Masken erst mal weiter nutzen und nebenher die Zen3-Produktion hochfahren. Kein Hersteller schafft es sofort Vollgas zu geben mit neuen Produkten. Intel bringt ja auch erst mal Mobile vor Desktop trotz technischer Ähnlichkeit/Gleichheit der Dies.

Das mit den Investitionen verstehe ich nicht. AMD hat doch ohnehin Masken für Zen2 und Zen3 entworfen und da man irgendwann Zen3 in Massen herstellen will, entstehen doch gar keine zusätzlichen Investitionskosten wenn man Zen2 so schnell wie möglich ablöst. Wenn es einfach dauert genug Masken für die Zen3-Produktion zu fertigen, OK, das sehe ich als plausible Begründung für ein zersplittertes Line-Up.

Opprobrium

2020-06-04, 17:01:51

Complicated

2020-06-04, 17:25:58

Die Stückzahlen werden erst dann ein Problem, wenn EUV-Layer verwendet werden. Die Durchlaufzeit der Wafer ist deutlich länger, dafür sparen Sie 3 Belichtungen könnte man meinen. Nur ist das bei 5nm und 3nm schon wieder anders:
https://semiengineering.com/multi-patterning-euv-vs-high-na-euv/
Today, Samsung and TSMC are making 7nm chips using ASML’s existing EUV tool, which incorporates a 0.33 NA lens. At 7nm, chipmakers are patterning the tiny chip features using an EUV-based single patterning approach, which creates patterns with a single lithographic exposure.

At 5nm, chipmakers might use ASML’s existing 0.33 NA EUV tool, which could require single and/or double patterning EUV. At one point, double patterning EUV appeared to be straightforward. But there are growing concerns that double patterning EUV is too complicated and expensive for many devices. And at 3nm, triple patterning EUV may be necessary, which is not considered viable.

So chipmakers will extend single patterning EUV as long as possible, which is somewhere around 30nm-28nm pitches. “If you want to go below 28nm pitches, you have a choice of double patterning, triple patterning or high-NA. Everyone would like to have high-NA. The best thing to do is 28nm at the existing numerical aperture, then go to high-NA, and finally go to multiple patterning,” said Harry Levinson, principal at HJL Lithography.

Hier ist für alle eine Unsicherheit wie schnell sich die EUV-Durchlaufzeit verbessert von Monat zu Monat und auch TSMCs bestreben bei besseren Durchlaufzeiten die Zusatzwafer auch nachrückenden Kunden zur Verfügung zu stellen, die ebenfalls Reservierungen haben - Microsoft und Sony wollen z.B. sicherlich die monatlichen Stückzahlen hoch fahren in 7nm wenn der Markteinstieg gut verläuft Ende des Jahres. Irgendwann sind die zum Launch vorproduzierten Chips weg.

Intel plant ja mit den High-NA-Belichtern:
So, it’s imperative to develop high-NA. “In parallel with continued improvements to 0.33, we need to develop 0.55,” said Mark Phillips, an Intel fellow and director of lithography hardware and solutions at the chip giant, in a recent presentation. “Intel has a robust roadmap of process nodes that requires the resolution and EPE (edge placement error) benefits of continued EUV lithography development. High-NA EUV is needed to avoid 0.33 NA mask splits, eliminates the cumulative EPE for mask splits, reduces process complexity and lowers cost. We need the ecosystem to be ready to support it by 2023.”

mironicus

2020-06-08, 12:09:05

Computerbase bestätigt, dass AMD die Lücke von Huawei füllt und bereits Chips in 5 nm produzieren lässt.
https://www.computerbase.de/2020-06/tsmc-forschung-2-nm-amd-huawei/

JVC

2020-06-08, 12:12:43

AMD und TSMC sind ein gutes Paar ^^

M.f.G. JVC

y33H@

2020-06-08, 12:16:43

Computerbase bestätigt gar nichts, sondern verweist auf andere Berichte.

Nightspider

2020-06-08, 13:04:06

Da steht auch nirgends das AMD schon in 5nm produzieren lässt.

Berniyh

2020-06-08, 22:38:57

Piefkee

2020-06-08, 22:48:06

Birdman

2020-06-08, 23:07:18

Dank dem Servergeschäft muss AMD ohnehin eine Weile in der Lage sein Ersatz CPUs auch aus älteren Generationen zu liefern. Ist ja nicht so, daß die Produktion der Vorgängergeneration sofort eingestellt wird wenn der Nachfolger erscheint.
Na ja, da reicht aber eine handvoll CPUs...
In meinen vielen Jahren im Serverbusiness habe ich noch nicht eine einzige defekte CPU gesehen und bei uns liefen in der Zeit tausende von Systemen. (und ich habe ansonsten alles kaputtgehen sehen)
Ja, z.B. der Athlon war noch etwas anders, der konnte durchaus durchglühen, aber seit die CPUs sich selber drosseln können ist das Thema auch abgehakt.

Dazu kommen noch typische Laufzeiten von ~5 Jahren bei solchen Systemen, dann werden sie ausgetauscht...also lange bevor irgendwelche Alterserscheinungen auftreten.
Ja, solche Geräte gehen dann allenfalls ins Refurbished oder 2nd Hand Geschäft, dort gibts aber keine Garantie mehr durch den Hersteller zu leisten.

SKYNET

2020-06-09, 00:15:31

reaperrr

2020-06-09, 01:00:51

evtl. kommt von zen3 ja nen refresh wie von zen2, und der wird grad in 5nm aufgesetzt.... :uponder:
Nicht ausgeschlossen, bei Zen+ war's ja ähnlich: Die Server-CPUs sind bei 14nm geblieben, für Desktop gab's 12nm.

Aber wenn ein Zen3+ in 5nm kommt, dann mMn nicht vor Mitte 2021. Den Gerüchten, dass Vermeer direkt in 5nm und Anfang 2021 kommt glaube ich nicht so recht.

amdfanuwe

2020-06-09, 02:09:46

Fragen wir mal anders herum:
AMD übernimmt 5nm Kapazitäten von Huawei.
5nm N5P soll früher kommen als erwartet. Risk produktion läuft schon, Massenproduktion Anfang 2021.
Mit welchem Chip könnte AMD da starten?
AMD wird die Kapazitäten nicht brach liegen lassen sondern schon früh dabei sein wollen.

Konsolen sollen schon die ersten Chips ausgeliefert worden sein.
RDNA2 GPU Big Navi dürfte im selben Prozess kommen, also auch noch 7nm. Soll ja als erstes RDNA2 Produkt , somit vor den Konsolen, erscheinen.
Ebenso dürften ZEN 3 Server Chiplets für die Massenproduktion Ende September zu weit fortgeschritten sein, also auch noch 7nm.
CDNA als Server GPU ist auch noch mit 7nm gekennzeichnet und dürfte auch schon weit fortgeschritten sein.

Bleiben als nächste Chips:
Navi 23, Navi 2x
APU Cezanne
Desktop CPU Vermeer
Dann geistert noch ein Warhol durchs Netz ( meiner Meinung nach ein Vermeer mit DDR5 Interface ).
Mit ZEN 4 5nm rechne ich erst Ende 2021/Anfang 2022.
Weitere Chips?

Ich erwarte noch einen Dali Nachfolger als kleinste APU mit 4C in 7nm.

Also, womit startet AMD in 5nm wenn sie Anfang 2021 große Kapazitäten zur Verfügung haben?

Zossel

2020-06-09, 06:40:03

Sicherlich lässt sich einiges von den 5nm Produktionsressourcen auch für 7nm nutzen, und AMD kann seine Pläne für 5nm Produkte straffen.

Lehdro

2020-06-09, 08:26:36

Tatsächlich hat AMD heute noch mal unterstrichen, dass Zen 3 in 7nm produziert wird:
https://www.planet3dnow.de/cms/56271-amd-bestaetigt-sowohl-zen-3-als-auch-rdna-2-in-7-nm/

Selbst wenn man die Strategie nach dem FAD geändert hätte, jetzt das noch mal über einen Foliensatz erneut so darzustellen, dass Zen 3 und RDNA2 in 7nm produziert werden, dann aber doch irgendwo 5nm unterzubringen wäre definitiv eine Täuschung und könnte problematisch werden.
Insofern kann man diese schwachsinnigen Gerüchte hoffentlich endlich begraben. ;)
Zen 3 in 7nm ist klar, nur warum ist die Fertigungsnode von der Clientroadmap verschwunden? Bei den GPUs ist es noch bei Compute und Gaming eingetragen, bei den CPUs nur noch bei Datacenter. Bei den alten Ryzen Roadmaps (https://www.golem.de/2005/148784-232555-232554_rc.jpg) stand die Fertigung immer drüber.

Datacenter Roadmap (https://pbs.twimg.com/media/EZ_dmJpUcAI7M-o?format=jpg&name=4096x4096)
Client Roadmap (https://pbs.twimg.com/media/EZ_dm_5U8AEEhBl?format=jpg&name=4096x4096)
Link zur kompletten Präsentation (https://ir.amd.com/static-files/fd06c15e-0241-424d-9fd9-5a469d96012d)

Finde das schon ziemlich fishy, aber ein klares Dementi sieht nun einmal anders aus (nicht das ich denken würde das Ryzen 4000 Zen 3 in 5nm kommt).

basix

2020-06-09, 08:33:56

Also, womit startet AMD in 5nm wenn sie Anfang 2021 große Kapazitäten zur Verfügung haben?

Eine 5nm APU mit Zen 3, RDNA2 und USB 4.0 (8C, 8-12 CU, ~110-120mm2) und ein Midrange 5nm RDNA2 Chip (32-40CU, 128bit SI, ~130-150mm2) hätten meiner Meinung nach die höchste Durchschlagskraft. Damit kann man Mobile CPU, Mobile dGPU und den Grossteil von Desktop-dGPU und OEM-CPU Märkten bei geringen Herstellungskosten abgrasen.

CDNA wäre zwar auch ein Kandidat, aber CDNA1 ist mit 7nm angekündigt worden. Aber evtl. beschleunigt es die Timeline für CDNA2.

Zossel

2020-06-09, 09:54:23

Eine 5nm APU mit Zen 3, RDNA2 und USB 4.0 (8C, 8-12 CU, ~110-120mm2) und ein Midrange 5nm RDNA2 Chip (32-40CU, 128bit SI, ~130-150mm2) hätten meiner Meinung nach die höchste Durchschlagskraft. Damit kann man Mobile CPU, Mobile dGPU und den Grossteil von Desktop-dGPU und OEM-CPU Märkten bei geringen Herstellungskosten abgrasen.

Oder eine CPU für Server die so beefy ist, das jeder der dann noch Intel in seine Server packt gefeuert wird :-)

Everbody gets fired for buying Intel :-)

HOT

2020-06-09, 10:00:14

basix

2020-06-09, 10:04:22

Ich sehe, die Meinungen gehen weitestmöglich auseinander ;D

Brillus

2020-06-09, 10:36:40

Den größten Impact wird eine 5nm-CPU im Client-Segment auch haben.
Bei Server sind die AMD-Serverprodukte eh so weit vorne, dass man hier auch mit Ice Lake SP nicht sonderlich konkurrenzfähig sein wird und im Mobilsegment fährt man bislang sehr gut mit 7nm. Diese Vega-APUs jetzt in 5nm zu bringen halte ich für unnötig. Rembrandt in 5nm jedoch wär schon cool, das wird aber eh erst in 22 was.
Im Desktop jedoch wäre das ein Marketingcoup sonder gleichen, der auf alle anderen Märkten durchschlagen wird wie ne Bombe. Interessant fänd ich auch eine GPU, die über N21 angesiedelt ist als Übergangsprodukt zu RDNA3, das wäre wirtschaftlich aber so ne Sache denke ich.

Kommt drauf an wieviel Strom man durch den switch sparen kann. (Hab dazu daten zu Hand). Momentan hängt AMD im mobil immer noch massive zurück bezüglich was an Marktanteil möglich wäre bei der gegebenen Technik da schnell nachzulegen ist Sinnvoll.

Da ist einfach auch mehr Marge zu machen als OEM Desktop die eher im güngstigeren Bereich sind.

Kann mich auch irren und um in OEM Bereiich rein zu kommen fehlt ihnen aktuell die Produktionsmengen dann wäre sicherlich interessant.

HOT

2020-06-09, 11:01:04

Sie liegen kaum noch zurück und was man sparen kann, liegt nicht am Prozess. Hier haben wir es in erster Linie mit Designs der OEMs/ODMs zu tun, der Fertigungsprozess hat hier kaum Auswirkung, das ist ne komplett andere Baustelle.

amdfanuwe

2020-06-09, 14:30:36

Zen 3 in 7nm ist klar, nur warum ist die Fertigungsnode von der Clientroadmap verschwunden?
War mir gar nicht aufgefallen. Ich liebe dieses Forum :smile:

Wenn das Absicht war, hält sich AMD damit alles offen für Vermeer und Cezanne.

Brillus

2020-06-09, 16:56:00

Nightspider

2020-06-09, 17:00:04

Einen großen Impact hätten auch 5nm APUs.

Wenn dann in jedem Business Notebook eine viel schnellere und stromsparendere AMD APU steckt wäre das ein imo noch größerer Gau für Intel.

Aber auch eine verdammt effiziente dGPU für Laptops wäre genial um Nvidia aus den Laptops zu drängen.

LasterCluster

2020-06-09, 20:07:27

Sicherlich lässt sich einiges von den 5nm Produktionsressourcen auch für 7nm nutzen, und AMD kann seine Pläne für 5nm Produkte straffen.

Ergibt das dann nicht einfach N6? Vielleicht kommt Warhol als Zen 3+ in N6 schon recht zügig, also Q3 '21

Zen 3 in 7nm ist klar, nur warum ist die Fertigungsnode von der Clientroadmap verschwunden? Bei den GPUs ist es noch bei Compute und Gaming eingetragen, bei den CPUs nur noch bei Datacenter. Bei den alten Ryzen Roadmaps stand die Fertigung immer drüber.

Interessanter finde ich, dass Zen4 nicht gezeigt wird. Mögliche Interpretation: Server-Zen4 erscheint bedeutend früher als Dektop-Zen4, da es für DT noch Zen3+ gibt.

Nightspider

2020-06-09, 21:15:05

Das macht keinen Sinn. N5 ist auch viel dichter als N6 und macht einen größeren Sprung bei der Effizienz.

Und am meisten würde die Effizienz eben im mobilen Markt bringen.

Wobei Zen3+ mit +200-400 Mhz auch lecker wäre.

HPVD

2020-06-09, 21:16:17

Interessanter finde ich, dass Zen4 nicht gezeigt wird. Mögliche Interpretation: Server-Zen4 erscheint bedeutend früher als Dektop-Zen4, da es für DT noch Zen3+ gibt.

macht schon irgendwie Sinn, wenn man mittels der gebuchten/verfügbaren 5nm Kapa nen fetten Kernanzahl/Core-breiten Sprung bei den Server-CPUs machen möchte. Die sind mit den aktuellen, max 64core ja heute bereits am (thermischen dauerhaft akzeptablen) Limit mit bis zu 225Watt TPD...
mit 5nm steigen da die Möglichkeiten schon drastisch :biggrin:

Und damit würde man den Vorsprung gegenüber Intel in diesem Margen trächtigen Bereich nicht nur halt...

basix

2020-06-09, 22:31:05

Nightspider

2020-06-09, 23:15:25

Man müsste dank Zen3 wahrscheinlich nicht mal bei den Taktraten oder Kernen hochgehen um Intel zu überholen und könnte die Spannung und den Verbrauch so richtig schön senken.
-> kleinere Chips und kleinere Kühlung und man könnte die APUs sogar in leichten Ultrabooks oder Tablets verbauen und passiv betreiben und neue Märkte erschließen. (zB. Microsoft Surface Book)

amdfanuwe

2020-06-10, 00:32:35

War die APU evtl. eh schon für N5 Mobile geplant? Und nachdem N5P früher in benötigter Menge zur Verfügung steht, hat man bei Vermeer umgezwitcht?
Wäre eine Möglichkeit. Die APU auf eine 16 Core CPU umzubauen in einen kompatiblen Prozess sollte nicht so wild sein.
Monolithische 16 Core 5nm CPU, klein, schnell, geringere Latenzen, weniger Cache nötig, effizient.
Könnte auch mit 35W in Notebooks noch eine gute Figur machen.

Ich träum mal weiter, bis mich die Realität einholt :-)

Nightspider

2020-06-10, 00:51:29

Was dagegen spricht:

Wenige Leute brauchen oder wollen 16 Kerne in einem Laptop und der 5nm Prozess wird teuer.
Also wird man versuchen die APU eher kleiner zu machen als Renoir, falls man so zeitig auf 5nm gehen sollte.
Zumindest wäre das meine Einschätzung.

Brillus

2020-06-10, 01:41:37

amdfanuwe

2020-06-10, 01:49:23

Ich meine auch 8C APU und 16C CPU.
Wird ja jetzt schon die Desktop 16C CPU 3950X in Notebooks verfrachtet.
Vermeer in 5nm mit BGA würde sich da wesentlich besser eignen.
Und klar, der großen Masse reichen eine 4C APU für Media, Internet und etwas Office.

Grad mal Die Sizes angeschaut:
Raven Ridge / Picasso 210mm² 14/12 nm 4 Core
Dali ~145mm² 14nm 2 Core
Renoir 156mm² 7nm N7 8 Core
APU 5nm ???

Da die I/O Phys sich schlecht schrumpfen lassen, lohnt das Verhältnis von I/O zu Logik unter einer gewissen Größe nicht. Krass gesagt, wenn die Logik nur 10% des Chips ausmacht, dann kann ich auch 20% Logik mit doppelter Kernanzahl verbauen ohne das die Fläche wesentlich größer, und damit der Chip teurer, wird.
Chiplets waren da schon genial. Der nächste Schritt wäre ein billiger I/O mit stacked Chiplets.
Würde die Latenzen verringern, den Verbrauch der IF Verbindungen senken und diese könnten breiter und schneller ausgelegt werden. Wäre genau so gut wie ein monolithischer Chip, nur billiger. Aber ich denke, das dauert noch ein paar Jahre.

Nightspider

2020-06-10, 03:46:04

Wie hoch ist eigentlich der Verbrauch vom IO-Chip?

Wäre auch mal interessant zu wissen wie viel Stromersparnis der Shrink des IO Teils von 12nm auf 7nm und auf 5nm bringen würde.

Brillus

2020-06-10, 07:53:38

Wie hoch ist eigentlich der Verbrauch vom IO-Chip?

Wäre auch mal interessant zu wissen wie viel Stromersparnis der Shrink des IO Teils von 12nm auf 7nm und auf 5nm bringen würde.

Der Haupteil des Verbrauchs wird wohl durch das Treiben der Phys kommen da sollte auch Shrink nicht soviel bringen.

Da ja noch IF Interface dazu kommt mehr als beim Chipsatz also 15+Watt.

HOT

2020-06-10, 08:43:32

amdfanuwe

2020-06-10, 11:05:16

Der Haupteil des Verbrauchs wird wohl durch das Treiben der Phys kommen da sollte auch Shrink nicht soviel bringen.

Seh ich auch so.
Die Spannungen, Ströme, Frequenzen, Flankensteilheiten ... für USB, PCIe, DP, HDMI, IF etc. sind definiert und müssen vom Chip geliefert werden können. Da bringt ein Shrink nur etwas bei der Ansteuerlogik.

LasterCluster

2020-06-10, 11:17:40

Das macht keinen Sinn. N5 ist auch viel dichter als N6 und macht einen größeren Sprung bei der Effizienz.

N6 ist aber designkompatibel zu N7(P). Und das ist das Wesentliche. AMD wird
nicht einfach mal so auf 5nm+ portieren, da kurzfristig Kapazität frei wurde.
Vermeer wird aus bekannten Gründen die gleichen Dies einsetzen wie Milan, also kein 5nm.
Und die APUs hinken eh immer hinterher, also kein 5nm bei Cezanne (und Rembrandt).

LasterCluster

2020-06-10, 11:22:30

Die sind mit den aktuellen, max 64core ja heute bereits am (thermischen dauerhaft akzeptablen) Limit mit bis zu 225Watt TPD...
mit 5nm steigen da die Möglichkeiten schon drastisch :biggrin:

Sehe ich genauso. Server profitiert vom neuen Fertigungsprozess am stärksten, da Perfomance/Watt dort am wichtigsten ist.

mironicus

2020-06-10, 13:07:12

https://www.computerbase.de/2020-06/gigabyte-b550-vision-d-am4-mainboard-thunderbolt-3/

AM4-B550 Motherboard von Gigabyte mit 2xThunderbolt 3. Intel inside. :)

Nightspider

2020-06-10, 13:38:55

Die Wärmestromdichte wäre für ne APU zu hoch mMn, dafür wird der Mobilmarkt Zeit brauchen. Rembrandt soll nicht umsonst in N6 kommen.
Der sinnvollste Zielmarkt wäre der Desktop für 5nm heute, vor allem aus Marketingsicht. Das hätte den größten Impact auf Marktanteile.

N5 ist 30% sparsamer als N7 und N5P fast 50% sparsamer als N7 und immer noch gute ~43% sparsamer als N7P.

Wieso sollte das nicht möglich sein?

Zumal Zen3 wahrscheinlich sogar breiter wird und man den L3 Cache auf halbe oder ganze Desktop Größe heben kann oder einfach die GPU doppelt so groß und mehr im sweetspot fahren lassen kann.

Seh ich auch so.
Die Spannungen, Ströme, Frequenzen, Flankensteilheiten ... für USB, PCIe, DP, HDMI, IF etc. sind definiert und müssen vom Chip geliefert werden können. Da bringt ein Shrink nur etwas bei der Ansteuerlogik.

Hab ich mir schon gedacht aber wie viel verbraucht eigentlich die Ansteuerlogik für USB 3.2 usw usw?
Reden wir hier von mehreren Watt?

HOT

2020-06-10, 13:47:41

N5 ist 30% sparsamer als N7 und N5P fast 50% sparsamer als N7 und immer noch gute ~43% sparsamer als N7P.

Wieso sollte das nicht möglich sein?

[...]
Wer redet denn davon? Die Wärmeabfuhr im Notebook wird mit 5nm (/7nm Intel) nochmals erheblich schwieriger als mit 7nm (/10nm) und hier hat man z.T. schon Probleme.

Nightspider

2020-06-10, 13:54:20

So ein großes Problem scheint es ja nicht zu sein wenn Renoir nur ein Viertel des Caches von der Desktop Variante hat.

Ich gehe davon aus das Zen3 10-20% größer wird wenn man den Cache noch leicht vergrößert kann man die gleiche Wärmestromdichte erreichen wie bei Renoir, bei 100mm².

basix

2020-06-10, 14:01:45

amdfanuwe

2020-06-10, 15:38:22

Hab ich mir schon gedacht aber wie viel verbraucht eigentlich die Ansteuerlogik für USB 3.2 usw usw?
Reden wir hier von mehreren Watt?
Die Leistungsendstufe, ja, die reine Logik , nein :-)
Je länger die zulässige Leitung und je höher die Taktfrequenz um so höher der Verlust.
Macht halt einen Unterschied, ob nur ein paar cm per IFOP überbrückt werden müssen, 10cm für RAM, ca. 30cm über mehrere Verbindungen mit PCIe oder gar Meter per USB, DP, HDMI.
Ist aber nicht mein Fachgebiet, ich hab mich noch mit RS232 mit 12V Pegeln und 100 kBit/s max. herumgeschlagen. Da hat alles andere auch soviel Saft gebraucht, da hat man noch nicht ans sparen gedacht.

Hab hier etwas zum IF gefunden:
https://en.wikichip.org/wiki/amd/infinity_fabric
The Infinity Fabric On-Package (IFOP) SerDes deal with die-to-die communication in the same package. AMD designed a fairly straightforward custom SerDes suitable for short in-package trace lengths which can achieve a power efficiency of roughly 2 pJ/b. This was done by using a 32-bit low-swing single-ended data transmission with differential clocking which consumes roughly half the power of an equivalent differential drive. They utilize a zero-power driver state from the TX/RX impedance termination to the ground while the driver pull-up is disabled. This allows transmitting zeros with less power than transmitting ones which is also leveraged when the link is idle. Additionally inversion encoding was used to save another 10% average power per bit.
Infinity Fabric InterSocket (IFIS) SerDes are the second type which are used for package-to-package communications such as in two-way multiprocessing. The IFIS were designed so they could multiplexed with other protocols such as PCIe and SATA. They operate on TX/RX 16 differential data lanes at roughly 11 pJ/b. Those links are also aligned with the package pinout of standard PCIe lanes. Because they are 16-bit wide they run at 8 transfers per CAKE clock. Compared to the IFOP, the IFIS links have 8/9 of the bandwidth.

Da wird um jedes Elektron gekämpft, das man noch einsparen könnte. In der Menge kosten die Bits halt ordentlich Strom.

Eldoran

2020-06-12, 01:56:21

Wie gesagt ein geshrinkter Zen 3 und RDNA2 in 5nm mit...

8C
8-12CU
PCIe 4.0
USB 4.0 (~ Thunderbolt)
LPDDR4, LPDDR4X & LPDDR5 Support

..wäre mehr als genug potent und kompetitiv für den Mobile-Markt. Der Performancesprung gegenüber Renoir wäre beachtlich auf CPU wie auch GPU Seite. Ausserdem wäre der Chip deutlich kleiner als Renoir. 5nm wird teuer, kleinere Chips sind sinnvoll.

Was AMD noch fehlt, ist Durchschlagskraft bei Mobile-GPUs. Und hier wäre eine 5nm RDNA2-Lösung Gold wert. Das wäre dann evtl. Navi 23. Performance im Bereich einer 5700 / 5700XT bei halber Chipgrösse und halbiertem oder gar gedritteltem Verbrauch (1.5x RDNA2 Effizienz * 1.75 Prozesseffizienz). Stellt euch eine RX 5700 in 75W TDP vor. Ideal für alle OEM und Mobile Rechner inkl. Apple. Da Navi 23 augrund N5P auch etwas später kommen würde, könnte das der Grund für den Navi 10 Refresh sein, um die Lücke im Portfolio zu schliessen.
An sich wäre das die sinnvollste Nutzung von 5nm bei Zen3. Es ist allerdings unklar, ob das ganze sonderlich leistungsstark würde... weniger Verbrauch ist ziemlich sicher möglich und ein kleinerer Formfaktor auch, aber das ganze könnte durchaus auf Kosten des Taktes gehen. 7nm zu 5nm hat wie 7nm zu 16nm (TSMC Nodes) wieder einen dreimal so hohen Leitungswiderstand in den untersten Leistungsschichten. Eventuell sind durch EUV (trotz Multipatterning) wieder etwas zweidimensionalere Leitungsführungen möglich, damit wären zumindest ein Teil der Leitungen kürzer, was ebenfalls den Widerstand reduzieren würde. Das ganze erklärt auch weshalb intel versucht hat in dem Bereich Kupfer durch Kobalt zu ersetzen.