Zen 3, 7 nm, 2020 (Vermeer, Cezanne, Genesis Peak & Milan)

[basix]

Siehe Lakefield. Tremont hat auch nicht AVX512. Und vielleicht kommt AVX512 für Zen gar nicht, ist ja nur ein Gerücht.

[NC]

a) BigLittle um es möglich SW seitig hinzubekommen sollten beide Kerne gleiche Befehlssätze haben, das passt nicht zu den AVX512 die spekuliert werden.
Muss nicht zwingend, denn eigentlich, immer wenn eine unbekannte Instruktion gelesen wird, triggert ein CPU-Kern einen Interrupt, dann kann eine anderer CPU-Kern weitermachen.

So wurde früher manchmal auf CPUs ohne FPU dann die FPU Instruktion emuliert. (Natürlich war das sehr langsam, aber wenn du nur ein paar Berechnungen gemacht hast, war das nicht dramatisch).

[Piefkee]

Das grösste Thema wird sicher I/O sein (DDR5, PCIe 5.0, USB 4.0, 10 Gbe, Low Power IF). Aber bei Zen 4 soll ja laut Gerüchten AVX-512 Einzug halten. Evtl. zusammen mit den VNNI, BF16 und wenn wir extrem Glück haben AMX Extensions. AVX-512 wäre schon ein grösserer Umbau.

Edit:
Die Idee über Big Little mit Zen 2 / Zen 3 und Zen 4 als Big Core finde ich eigentlich ziemlich elegant. Design ist verfügbar und validiert, einzig ein Shrink könnte anstehen. 8C mit 1MB L3$ pro Core ist in 5nm etwas kleiner als ~30mm2. Ein 4C CCX in 7nm gerade mal knapp 20mm2 (siehe XBSX und Renoir). Letzteres fände ich vor allem interessant, wenn das IOD in 7nm oder 6nm gefertigt würde. Dann wären die LITTLE-Kerne auf dem IOD und nicht dem CCD-Chiplet. Design schon im selben Node validiert, kein IF Offchip Link nötig und somit sparsamer Betrieb wie bei Renoir denkbar. Für Background Tasks / Office usw. mehr als genug schnell und das Zen 4 Chiplet könnte komplett schlafen gelegt werden inkl. Abschaltung des IFOP Links.

Ich hoffe inständig das sie kein AVX-512 einbauen. Benötigt niemand und AMD hat genug Troughput mit ihren high corecount...

[LasterCluster]

a) BigLittle um es möglich SW seitig hinzubekommen sollten beide Kerne gleiche Befehlssätze haben, das passt nicht zu den AVX512 die spekuliert werden.

Im Patent ist ausdrücklich die Möglichkeit verschiedener Befehlssätze erwähnt. Und die Entscheidung welcher Core genutzt wird trifft die HW.

b) BigLittle ist vor allem mobile interessant, da aber ist monolitisch aus Energieeffizients Sicht sinnvoller.
Das Patent sagt nichts zu monolithisch vs multi. Es muss nur eine gemeinsame Cachestufe für big und little geben.

[Berniyh]

Ich hoffe inständig das sie kein AVX-512 einbauen. Benötigt niemand und AMD hat genug Troughput mit ihren high corecount...
Seh ich ähnlich.

Prinzipiell halte ich aber für denkbar, dass man beides anbietet. Chiplets machen es möglich.
Die Frage ist ja hauptsächlich, ob der Markt für AVX-512 groß genug ist dafür ein extra Chiplet aufzulegen (und den extra Designaufwand muss man natürlich auch berücksichtigen). Ich bezweifle das, aber mag mich da irren.

[Berniyh]

evtl. wäre ja auch eine Idee für die Umsetzung eines solchen BigLitte Konzepts mit Chiplets, dass man doch wieder 2 oder 4 Kerne in das IO Die einbaut.
So könnte man ggf. die Chiplets (und die IF) im Leerlauf abschalten und so noch mehr einsparen.
Die Kerne im IO Die könnten ja deutlich abgespeckt sein und bräuchten ja nur Funktionen um das Betriebssystem am Laufen zu halten und wären dann wohl selbst in 12nm hinreichend sparsam. Für die echten Aufgaben würden dann die "richtigen" Kerne zugeschaltet.

[Nightspider]

Die Idee finde ich interessant das man zumindest ein paar Kerne wieder in den IO-Die packt.

Eventuell könnte man Latenz sensitiven Code dann vorrangig auf die IO-Die ausführen lassen.

[Berniyh]

Die Idee finde ich interessant das man zumindest ein paar Kerne wieder in den IO-Die packt.

Eventuell könnte man Latenz sensitiven Code dann vorrangig auf die IO-Die ausführen lassen.
Wäre natürlich möglich, aber ggf. sind die dafür dann zu "Little", d.h. man hätte zu wenig Vorteil davon.

[Der_Korken]

Ich sehe bei den ganzen big-little-Überlegungen das Problem, wie man später in Echtzeit entscheiden will, welcher Prozess auf welche Core-Art gescheduled werden soll. Was ist "latenzsensitiver Code"? Woran kann man den objektiv erkennen in wenigen CPU-Zyklen, um ihn schnellstmöglich auf einen passenden Kern zu schedulen? Was macht man, wenn man nur latenzsensitiven Code hat, aber ein Prozess ist nochmal etwas sensitiver als die anderen? Funktioniert das Scheudling dann immer noch zuverlässig? Falls man unterschiedliche Instruktionssets hat und per Interrupt switchen will: Was zeigt man einem Compiler nach außen hin an? Wenn man dem sagt man könne AVX512, dann verwenden das alle Prozesse und die können dann nur noch auf den großen Kernen laufen. Da wäre es klüger gewesen, kein AVX512 anzubieten, weil dann alle Kerne mitrechnen können. Ist es aber nur ein Prozess von 10, wäre AVX512 wiederum kein Problem. Vielleicht gibt es für all das schon pragmatische Lösungsansätze aber ohne Unterstützung der Software stelle ich mir das Konzept in dieser Komplexität sehr schwierig vor. Und Software-Unterstützung hat wieder das Problem, dass sie vielleicht nicht standardisiert wird, wenn Intel 1-2 Jahre früher dran ist und dann alle auf die Intel-Implementierung hin optimieren.

[Berniyh]

Was ist "latenzsensitiver Code"?
Ich denke ihm geht es – wie meistens bei dem Thema – um Spiele.
Aber ich bezweifle, dass in der Richtung viel passieren wird. Das ist einfach nicht der Fokus der Entwicklungen.
Woran kann man den objektiv erkennen in wenigen CPU-Zyklen, um ihn schnellstmöglich auf einen passenden Kern zu schedulen?
Das müsste vermutlich die Anwendung anfragen. CPU-seitig ist das wohl schwierig zu realisieren.
Was macht man, wenn man nur latenzsensitiven Code hat, aber ein Prozess ist nochmal etwas sensitiver als die anderen?
Die graben sich potentiell das Wasser ab.
Funktioniert das Scheudling dann immer noch zuverlässig?
Naja, was heißt denn "funktioniert zuverlässig" in dem Fall?
Wenn du Anwendungen hast die um CPU Leistung konkurrieren, dann wird es immer Vor- und Nachteile von unterschiedlichen Scheduling-Konzepten geben.
Über "das richtige" Konzept gibt es z.B. beim Linux Kernel auch schon seit Jahren Diskussionen.
Falls man unterschiedliche Instruktionssets hat und per Interrupt switchen will: Was zeigt man einem Compiler nach außen hin an? Wenn man dem sagt man könne AVX512, dann verwenden das alle Prozesse und die können dann nur noch auf den großen Kernen laufen.
Ich denke die Gefahr ist sehr gering, da AVX512 doch eher eine Nische ist und auch auf absehbare Zeit bleiben wird.
Und selbst wenn, dann ist das halt so. Die Zusatzleistung der "kleinen" Kernel geht dann halt verloren, aber es sind ja auch nur die kleinen Kerne. Der Verlust hält sich also in Grenzen.
Mit geeigneten Abfragen könnte man auch die Topologie der CPU vorab bestimmen und genau die geeignete Anzahl an Threads mit und ohne AVX512 starten um die volle Leistung abzufragen. Wenn die Anwendung aber von AVX512 profitiert, dann lohnt sich das vermutlich gar nicht.

[Lehdro]

Was hindert AMD daran AVX 512 genau so einzubauen wie damals AVX 2 in Zen/+? Einfach als Feature mit eintüten und zwei FPUs im Bedarfsfall zusammenschalten.

[Complicated]

Sie haben schnellere GPUs die diesen Workload in APUs/GPUs abbilden. Dafür haben Sie ein ganzes Software-Ökosystem mit ROCm
Intel muss die Taktraten senken um den Code auszuführen und AMD möchte das vielleicht einfach nicht auf diese Weise. AVX512 ist IMHO das hinterherhecheln von Intel um GPGPU Verbreitung im Datacenter zu verlangsamen, bis sie da selber einen vernünftigen Beschleuniger bieten können.
Andere Meinungen dazu:
Scharfe Kritik an Intel AVX 512 (https://www.zdnet.de/88381431/scharfe-kritik-an-intel-avx-512/)
Der Befehlssatz Intel Advanced Vector Extensions 512 (Intel AVX-512) hat offenbar Probleme. Linux-Urgestein Linus Torvalds wünscht ihm sogar „einen schmerzhaften Tod.“

Oh..ja:
„Ich würde es viel lieber sehen, dass das Transistor-Budget für andere Dinge verwendet wird, die viel relevanter sind. Auch wenn es immer noch FP-Mathematik ist (in der GPU, statt AVX-512). Oder geben Sie mir einfach mehr Kerne (mit guter Single-Thread-Leistung, aber ohne den Müll wie beim AVX-512), wie es AMD getan hat.“
Neben Torvalds und Phoronix hat auch die Web-Infrastruktur-Firma Cloudflare sich mit AVX-512 beschäftigt. Nach Leistungsanalysen emfiehlt sie Kunden, die die Befehlssatzerweiterung nicht für Hochleistungsaufgaben benötigen, auf dem Server und Desktop zu AVX-512 zu deaktivieren, um eine „versehentliche“ Drosselung zu vermeiden.

[Berniyh]

Sie haben schnellere GPUs die diesen Workload in APUs/GPUs abbilden. Dafür haben Sie ein ganzes Software-Ökosystem mit ROCm
Intel muss die Taktraten senken um den Code auszuführen und AMD möchte das vielleicht einfach nicht auf diese Weise. AVX512 ist IMHO das hinterherhecheln von Intel um GPGPU Verbreitung im Datacenter zu verlangsamen, bis sie da selber einen vernünftigen Beschleuniger bieten können.
Andere Meinungen dazu:
Scharfe Kritik an Intel AVX 512 (https://www.zdnet.de/88381431/scharfe-kritik-an-intel-avx-512/)


Oh..ja:
Eben deshalb meinte ich ja, dank Chiplets wäre es für AMD eigentlich "relativ" einfach spezielle Chiplets für AVX512 aufzulegen. Dann gäbe es halt dedizierte CPUs von AMD für die Kunden die das unbedingt haben wollen.
Für die meisten Kunden ist AVX512 ziemlich irrelevant und wird es wohl auch bleiben.

[Tarkin]

AMD is going to Celeron Intel’s Xeon margins (https://semiaccurate.com/2020/08/25/amd-is-going-to-celeron-intels-xeon-margins/) (Semiaccurate)

hmmm.... was könnte das bedeuten.... vl. Zen 3 Chiplet aufgelegt in 12nm GloFo od. TSMC?

Chiplet ist halt dann einfach größer... und man packt insgesamt nur 2-4 Stück auf eine Eypc Milan CPU >> ergibt max 32 Cores - billig und einfach in Massen zu produzieren. Damit könnte man Intel aber sowas von in die Parade fahren. ggf. macht man auch noch einen kleineren IO-Die der billiger zu produzieren ist.

Wenn man sich das überlegt... die Strategie hätte was. Die kleineren Epycs welche in Zukunft nur noch mit Chiplets in einem älteren/günstigeren Node bestückt (reicht locker aus, da Intel sowieso die nächsten 3-5 Jahre min. noch hinten ist und man so noch mehr und schneller Marktanteile gewinnt um Intel langfristig die Wurscht vom Brot zu ziehen). Das finde ich hat oberste Prio bei AMD - Datacenter Kunden gewinnen, koste es was es wolle. Und mit günstigeren Chips geht das natürlich einfacher ;)

Das wäre ziemlich genial eigentlich (reiner Spekulatius - ich hab nur die Student Subscription)

[Nightspider]

Ob die Zen 3 Vorstellung wieder knapp 3 Wochen vorm Release ist?

Dann müsste man ja gegen Anfang Oktober mit der Vorstellung rechnen, wenn der Release im November sein sollte, was meint ihr?

Also noch grob 6-7 Wochen Tee trinken, wenn es gut kommt.

[Berniyh]

@Tarkin:
Kann ich mir nicht so recht vorstellen. Da die Chiplets so klein sind braucht man dafür auch relativ wenig Wafer.
adoredtv hat das mal ausgerechnet und ist für die Chiplets auf etwa 3000 Wafer/Monat gekommen.
Nun muss man das Geschwafel von adoredtv nicht für sonderlich sinnvoll halten (tue ich auch nicht), aber die Rechnung war halbwegs fundiert und der Waferverbrauch für die Chiplets sollte in etwa in dem Rahmen sein. Selbst wenn es 100% mehr werden (da hätte man sich ja schon massiv verschätzt), dann wären es ja immer noch "nur" 6000 Wafer/Monat.
Es wurde ja mal für 2HJ/2020 30000 Wafer veranschlagt. Damit könnte AMD vermutlich alleine von den Chiplets her den CPU Markt komplett aufmischen.
Der größte Anteil an Wafern wird eher durch die APUs und GPUs aufgebraucht, selbst wenn man die Epycs priorisiert.

Ne, der Engpass dürfte eher an anderer Stelle liegen. evtl. IO Die (schließlich verwendet hier AMD ja auch unterschiedliche Fertigungen für die verschiedenen CPUs) und/oder Packaging.

[Complicated]

Ich glaube die Rechnung von Adored ist wenig ernst zu nehmen

AMD to Become TSMC’s Largest 7nm Customer In 2020: Report (https://www.tomshardware.com/news/amd-to-become-tsmcs-largest-7nm-customer-in-2020-report)
Apple Daily reports that TSMC’s 7nm wafer capacity will be 110,000 wafer starts per month (WPM) in the first half of 2020. TSMC’s Top 5 would consist of Apple, HiSilicon (who is starting to ship to external customers), Qualcomm, AMD and MediaTek.

In the second half of the year, TSMC’s capacity would increase to 140,000 WPM and AMD’s orders would double (although it was not specified compared to which period). With that, AMD would become TSMC’s largest 7nm customer as Apple moves to 5nm. This also implies that AMD would jump over HiSilicon and Qualcomm.

In numbers, AMD would consume 21% share of TSMC’s 7nm wafer capacity with 30,000 WPM. HiSilicon and Qualcomm would be responsible for 17-18% share and MediaTek for 14%. This would leave 29% of TSMC’s 7nm capacity to the rest of its customers.
Das war im Januar gemeldet worden...im Juli dann:
Intel, AMD Reportedly Fighting for Capacity at TSMC (https://www.extremetech.com/computing/313222-intel-amd-reportedly-fighting-for-capacity-at-tsmc)

Reportedly AMD will contract for 200,000 wafers over the whole of next year, making it TSMC’s largest customer on 7nm. The wafer order numbers are speculations by the China Times, not factual reports of order size from TSMC. And while the article says the two companies are fighting, it also emphasizes that the cancellation of Huawei’s orders left a giant hole in TSMC’s capacity the company very much wants to fill.

[Berniyh]

Ich glaube die Rechnung von Adored ist wenig ernst zu nehmen

AMD to Become TSMC’s Largest 7nm Customer In 2020: Report (https://www.tomshardware.com/news/amd-to-become-tsmcs-largest-7nm-customer-in-2020-report)

Das war im Januar gemeldet worden...im Juli dann:
Intel, AMD Reportedly Fighting for Capacity at TSMC (https://www.extremetech.com/computing/313222-intel-amd-reportedly-fighting-for-capacity-at-tsmc)
Versteh nicht ganz, was du damit sagen willst.
Abgesehen davon, dass 200000 Wafer pro Jahr weniger ist als 30000 Wafer pro Monat?

Die insgesamte Aufteilung der Wafer von AdoredTV finde ich auch sehr zweifelhaft, insbondere die Rechnung zu den Konsolen stimmt wohl eher nicht.
Aber das ist hier auch alles andere als entscheidend. Der entscheidende Punkt ist vielmehr, dass die Chiplets relativ wenig Wafer benötigen.
Mit 3000-5000 Wafern bekommt man ziemlich viele Chiplets für Ryzens und Epycs zusammen.

Die Mehrkapazitäten braucht AMD eher für die Konsolen (oder gelten hier Sony und Microsoft als Auftraggeber?) und die neuen Navi GPUs (sofern man hier plant mehr zu verkaufen als bislang bei Navi 10 und 14, wovon ich mal ausgehen würde).

Daher habe ich große Zweifel, dass die 7nm Fertigung bei Epyc (und Ryzen) limitiert. Die Limitierung dürfte eben eher an anderer Stelle liegen.

Edit: Nüchtern betrachtet macht das ja auch Sinn. Der IO Die ist etwas kleiner als die 12 nm CPUs, d.h. die Fertigungskapazitäten dürften da in etwa in dem Rahmen liegen was AMD vor Zen 2 verkauft hat. (bzw. etwas höher, da kleiner)
Gleiches gilt für das Packaging.
Hier hat man vermutlich einfach nicht die Kapazitäten für wesentlich mehr, insbesondere da ja vor Zen 1/2 auch die Kohle gefehlt hat um hier ggf. Kapazitäten aufzubauen (oder zu reservieren).

[Complicated]

Versteh nicht ganz, was du damit sagen willst.
Abgesehen davon, dass 200000 Wafer pro Jahr weniger ist als 30000 Wafer pro Monat?
Ich habe doch lediglich die Zahlen zitiert. Du solltest nicht das ganze Jahr mit 30.000 Wafer/Monat rechnen sondern vielleicht nur die letzten 4 oder 3 Monate. Dann passen die Zahlen.

[Berniyh]

Ich habe doch lediglich die Zahlen zitiert. Du solltest nicht das ganze Jahr mit 30.000 Wafer/Monat rechnen sondern vielleicht nur die letzten 4 oder 3 Monate. Dann passen die Zahlen.
Ah so. Naja, die Gesamtzahlen waren für mich jetzt aber auch nicht der relevante Teil, sondern lediglich, dass die Rechnung Anfang des Jahres von etwa 3000 Wafern / Monat für Zen Chiplets ausging und das halte ich eben für realistisch.
Und selbst wenn man das verdoppelt (was ja schon ein extrem hoch gestecktes Ziel wäre) ist das immer noch nur ein relativ kleiner Teil der Wafer die AMD jeden Monat bekommt.
Und daher bleibe ich bei meiner Aussage, dass die Chiplets den Gesamtausbau von EPYC eher nicht limitieren, sondern eher ein anderer Teil.
Und genau darum ging es ja eigentlich. ;)

[Eldoran]

Zen2 Chiplets in 12nm werden sich nicht auszahlen - die kosten in etwa gleich viel, aber da wäre der ganze Aufwand für Anpassung an 12nm, Validierung etc. noch einmal. Gerade bei den kleinen EPYC Modellen macht auch der IO-Die einen relevanten Teil der Kosten aus. Eher würde ich einen kleineren IO-Die für einen kleinen, billigeren EPYC Sockel erwarten. Den Ryzen IO-Die auf einem neuen Socket mit (nur) den 32 PCIe Lanes wäre auch denkbar. Aber so ganz kann ich mich da nicht in AMD hinein versetzen. Allerdings hat AMD angekündigt dass mit Milan dann auch die unteren Segmente bei EPYC besetzt werden sollen. Eine reine Preisreduktion der 8C Modelle wirkt da aber irgendwie komisch. Ich würde da eher eine neue billigere Serverplattform erwarten (mit kleinerem Socket).

Nebenbei bemerkt - AMD hat intel schon zu diversen Preisreduktionen gezwungen, etwa die R-Xeon Serie (auf Dualsocket begrenzt) im Februar.
https://www.servethehome.com/big-2nd-gen-intel-xeon-scalable-refresh-brings-competition-anew/
Da reden wir noch nicht einmal von den aktuellen HEDT Modellen, die quasi den halben Preis der Vorgängerversion hatten, aber das war im Desktop.

[HOT]

AMD is going to Celeron Intel’s Xeon margins (https://semiaccurate.com/2020/08/25/amd-is-going-to-celeron-intels-xeon-margins/) (Semiaccurate)

hmmm.... was könnte das bedeuten.... vl. Zen 3 Chiplet aufgelegt in 12nm GloFo od. TSMC?

Chiplet ist halt dann einfach größer... und man packt insgesamt nur 2-4 Stück auf eine Eypc Milan CPU >> ergibt max 32 Cores - billig und einfach in Massen zu produzieren. Damit könnte man Intel aber sowas von in die Parade fahren. ggf. macht man auch noch einen kleineren IO-Die der billiger zu produzieren ist.

Wenn man sich das überlegt... die Strategie hätte was. Die kleineren Epycs welche in Zukunft nur noch mit Chiplets in einem älteren/günstigeren Node bestückt (reicht locker aus, da Intel sowieso die nächsten 3-5 Jahre min. noch hinten ist und man so noch mehr und schneller Marktanteile gewinnt um Intel langfristig die Wurscht vom Brot zu ziehen). Das finde ich hat oberste Prio bei AMD - Datacenter Kunden gewinnen, koste es was es wolle. Und mit günstigeren Chips geht das natürlich einfacher ;)

Das wäre ziemlich genial eigentlich (reiner Spekulatius - ich hab nur die Student Subscription)
12nm TSMC ist aufgrund des Waferagreements extrem unwahrscheinlich. AMD würde sehr sicher 12LP+ nutzen für Chips in der Fertigungsgröße.

[Der_Korken]

Was hindert AMD daran AVX 512 genau so einzubauen wie damals AVX 2 in Zen/+? Einfach als Feature mit eintüten und zwei FPUs im Bedarfsfall zusammenschalten.

Von AVX1 auf 2 kamen keine neuen Register dazu. Für AVX512 braucht die CPU gleich doppelt so viele und doppelt so breite Register: https://de.wikipedia.org/wiki/Advanced_Vector_Extensions

Ich weiß nicht in wieweit das den Kern aufbläst, denn die brauchen alle jeweils eigene Datenleitungen und müssen alle genauso schnell griffbereit sein wie die alten Register. Und natürlich zusätzliche Arbeit im Dekoder, weil er mehr Instruktionen verstehen muss.

[Gipsel]

Die physischen Register waren bei AMD vor Zen2 nur 128bit breit. Die 256bit-Instruktionen wurden halt in 2 Häppchen zu je 128bit abgearbeitet (und ein 256bit-Wert hat halt 2 physische Register belegt).

[Tesseract]

ein großteil des größenzuwachs sind wohl sowieso nicht die register sondern die restliche infrastruktur wie verdoppelte cachebandbreiten und die könnte man mit mehrstufiger berechnung natürlich einsparen. bringt dann zwar keine performance aber zumindest kompatibilität. der nutzen von so extrem breitem SIMD ist am desktop eh fraglich wenn man dafür stattdessen mehr cores bekommt und für wirklich stark parallelisierte aufgaben hat man sowieso die GPU.

[Der_Korken]

@Gipsel: Heißt das, dass Zen 1 nur 16 128bit-Register hatte? Gibt es da keine Probleme, wenn der Compiler dann fröhlich mehr Register belegt ohne zu wissen, dass die Hälfte in Wirklichkeit in den Cache ausgelagert wird und dadurch deutlich höhere Latenzen hat?

Wobei man die Frage natürlich auch in Bezug auf SMT stellen kann, denn die Kerne werden wohl kaum die Register physisch doppelt vorhanden haben. Habe da noch nie drüber nachgedacht.

Theoretisch würden aber auch 256bit breite ALUs und Register noch Performance bringen können bei AVX512, nämlich wenn der Registerspace insgesamt steigt (und irgendwer sagte hier mal, dass AVX512 auch neue Instruktionen für "kleine" Vektoren hat, wodurch man mglw. die Anzahl der Instruktionen verringern kann).

[Zossel]

Wobei man die Frage natürlich auch in Bezug auf SMT stellen kann, denn die Kerne werden wohl kaum die Register physisch doppelt vorhaben haben. Habe da noch nie drüber nachgedacht.

Da werden die Register für OOO genutzt.

[BoMbY]

Ich glaube schon die Register sind entsprechend vorhanden, nur die Verarbeitung erfolgt dann halt in zwei Schritten.

[Piefkee]

Was hindert AMD daran AVX 512 genau so einzubauen wie damals AVX 2 in Zen/+? Einfach als Feature mit eintüten und zwei FPUs im Bedarfsfall zusammenschalten.

Chipgröße der AVX512 Einheiten. Die braucht man aber nicht im Consumer. Deshalb macht man es bis dato nicht... wenn man alle Chiplets im server und desktop anbieten mag verbraucht das Feature nur Platz. Darüberhinaus nutzt so gut wie niemand AVX512. Man Erreicht troughput entweder über viele Kerne (AMDs weg) oder man baut wie Intel AVX512 Einheiten in den Kern (ich weis es ist vereinfacht aber genau um das geht es hier).

Linus Torvald bring es auf den Punkt.

https://www.extremetech.com/computing/312673-linus-torvalds-i-hope-avx512-dies-a-painful-death

[BoMbY]

Abgesehen davon ist das was Intel da unter dem Namen AVX-512 treibt total krank:

https://i.imgur.com/oCs6yVH.png

Und jetzt treiben sie schon die nächste Sau durch's Dorf: https://en.wikichip.org/wiki/x86/amx

[Eldoran]

Aktuell ist auch nicht zu erwarten, dass AVX512 kommt - um den Launch von Zen2 habe ich in diversen Artikeln gelesen, dass der eine oder andere AMD Mitarbeiter gegenüber der Presse (vertaulich) gesagt hat, dass das zu viel Aufwand für die Leistung bedeuten würde und daher in nächster Zeit nicht geplant ist.

Man sollte auch dazu sagen, dass AVX512 bei den Xeons trotz Taktreduktion so leistungsstark ist, liegt nicht an einem derart grossen Vorteil von AVX512 gegenüber AVX256, sondern dass die nicht nur die AVX Einheit haben, die 128,256 und 512 verarbeiten kann, sondern eine weitere 512-er Einheit. Es sind für AVX 512 also tatsächlich ein Haufen extra Recheneinheiten verbaut. Schon bei Zen1 war AVX auf allen Threads teilweise durch die Bandbreite zum Ram limitiert. In zweiter Linie limitiert natürlich dann auch durch den Verbrauch. Ich denke bei Zen2, vor allem bei den 16C Ryzen und den 64C EPYC sollte das nicht besser geworden sein - doppelte Leistung beim AVX UND doppelte Anzahl Cores.

Real ist da teilweise auch das Problem, dass die Software nur AVX512 oder gar nicht anbietet. Daher sind Vergleiche mit AVX in Benchmarks selten intel mit AVX512 gegen AVX256 zu Zen2. Oder AVX nur bei intel benutzt.

[mczak]

@Gipsel: Heißt das, dass Zen 1 nur 16 128bit-Register hatte? Gibt es da keine Probleme, wenn der Compiler dann fröhlich mehr Register belegt ohne zu wissen, dass die Hälfte in Wirklichkeit in den Cache ausgelagert wird und dadurch deutlich höhere Latenzen hat?

Da wird nichts in den Cache ausgelagert. Man muss da unterscheiden zwischen den von der Architektur definierten Registern (bei AVX eben 16 256bit breite Register) und wie viele Register in HW vorhanden sind. Das sind bei allen modernen OoO Architekturen wesentlich mehr - bei Zen hat das FP PRF 160 Einträge, genau so viele wie bei Zen 2 (nur sind die halt bei Zen 1 bloss 128 bit breit).

[Lehdro]

Chipgröße der AVX512 Einheiten.
Deswegen ja so wie bei Zen/+: Für AVX 512 schaltest du dann halt 2x AVX 256 FPUs zusammen. Dürfte Flächenmäßig sehr günstig sein und man kann das Feature werbeträchtig abhaken.

[Berniyh]

Deswegen ja so wie bei Zen/+: Für AVX 512 schaltest du dann halt 2x AVX 256 FPUs zusammen. Dürfte Flächenmäßig sehr günstig sein und man kann das Feature werbeträchtig abhaken.
Kommt darauf an wie groß der Performance-Malus gegenüber einer "echten" Implementierung ist.
evtl. ist es ja – rein taktisch betrachtet – besser das Feature komplett zu verweigern (und entsprechende Benchmarks zu ignorieren, wozu ja durchaus auch einige Leute im Netz raten) als eine unterlegene Implementierung vorzustellen.

[Tobalt]

Mein Verständnis ist: Wäre die Latenz der Kommunikation zwischen Kernen über den L3 genau so klein wie kernintern über einen Low Level Cache, dann würde SIMD gegenüber simplem Multicore-Processing keinen Vorteil mehr haben, oder?

Also macht Aufblähen von SIMD doch prinzipiell irgendwann keinen Sinn mehr, wenn man für sehr breite und parallele Sachen doch gleich Multithreading nutzen kann.

[Lehdro]

Kommt darauf an wie groß der Performance-Malus gegenüber einer "echten" Implementierung ist.
evtl. ist es ja – rein taktisch betrachtet – besser das Feature komplett zu verweigern (und entsprechende Benchmarks zu ignorieren, wozu ja durchaus auch einige Leute im Netz raten) als eine unterlegene Implementierung vorzustellen.
Rein theoretisch wäre es eine Halbierung der Leistung, so wie damals Zen/+ AVX 2 nur mit halber Geschwindigkeit ausführen konnte. Allerdings sind Sie das damals auch schon angegangen, ohne das Feature zu verweigern. Da hängt ja noch ein bisschen mehr dran, als nur breitere Vektoren soweit ich weiß.

[Berniyh]

Allerdings sind Sie das damals auch schon angegangen, ohne das Feature zu verweigern. Da hängt ja noch ein bisschen mehr dran, als nur breitere Vektoren soweit ich weiß.
Das stimmt, aber evtl. war damals noch nicht so gut absehbar wie verbreitet das mal sein wird und bei AVX512 zeichnet sich das ja eher als Nische ab denn als wirklich verbreitete Anwendung.

[Eldoran]

Tendenziell ist es kein echter Vorteil doppelt so grosse Vektoren bei halber Geschwindigkeit zu verarbeiten. Eine Milchmädchenrechnung sagt die gleiche Performance voraus.
Im konkreten Anwendungsfall sieht es dann noch einmal anders aus - zumindest bei MMX/SSE war das so, dass es zwar in der Regel den gleichen Befehl in verschiedenen Varianten gab, aber mit teilweise anderen Randbedingungen etwa was das Speicheralignment betrifft. Dann gibt es noch Einschränkungen durch Latenz. So Effekte, ob das ganze im Cache Platz hat etc. Sehr CPU Architektur spezifisches Verhalten diverse Befehle, das ist alles (im Detail) nicht ganz so einfach.

[Windi]

Der Vorteil wäre halt nicht die Geschwindigkeit, sondern das man mit der Software kompatibel ist.
So startet dann weiterhin jede Software und weicht auch nicht extra auf einen zweiten Code-Pfad aus, der wesentlich schlechter läuft.

[davidzo]

Der Vorteil wäre halt nicht die Geschwindigkeit, sondern das man mit der Software kompatibel ist.
So startet dann weiterhin jede Software und weicht auch nicht extra auf einen zweiten Code-Pfad aus, der wesentlich schlechter läuft.

Eben, das sehe ich dann auch als einen Riesenvorteil.
Die Benchmarks gewinnt man dann trotzdem weil man 64cores gegen 38 pitcht, die zudem höhere all-core sustained taktraten halten können, weniger verbrauchen, mehr Bandbreite zur Verfügung haben und bessere Cachegrößen und Latenzen (ab zen3).
Und selbst wenn AMD in AVX512 Benchmarks nicht spürbar gegenüber IcelakeSP vorne liegt, dominiert man dann in allen GP-Intlastigen Anwendungen so dramatisch dass es Overall trotzdem die wesentlich bessere Entscheidung ist auf AMD zu setzen statt Intel.

Letztendlich verfügen die meistverkauften XEON Skus gar nicht über die zweite AVX512 Unit. Intel lässt sich die aktuell in der xeon Gold serie 6000 mit Gold aufwiegen während die meistverkauften xeons nur 5000er ohne zweite Unit sind. Das macht auch Sinn, weil der Taktraten und TDP-Malus durch die zweite Einheit sonst gerne mal negativ auffällt. Denke nicht dass sich diese SKU Politik mit IcelakeSP groß ändert. Der Vorsprung bei AVX512 ist also eher theoretischer Natur.

[Zossel]

Tendenziell ist es kein echter Vorteil doppelt so grosse Vektoren bei halber Geschwindigkeit zu verarbeiten. Eine Milchmädchenrechnung sagt die gleiche Performance voraus.

REP MOVSB läuft auch je nach Cache und DRAM-Anbindung unterschiedlich schnell.

[Piefkee]

https://www.hardwareluxx.de/index.php/news/hardware/prozessoren/53922-epyc-milan-mit-10-bis-20-leistungsplus-l3-cache-ueber-acht-kerne-und-ausblick-auf-genoa.html

[DozerDave]

Das mit den acht Kernen pro CCX und eine IPC Steigerung von 15-20% schwirren doch schon länger durchs Netz.
Was ist daran jetzt neu?

[LasterCluster]

Das mit den acht Kernen pro CCX und eine IPC Steigerung von 15-20% schwirren doch schon länger durchs Netz.
Was ist daran jetzt neu?

Nichts. Nur kann hardwareluxx jetzt auf eine anonyme Quelle verweisen.

[Tesseract]

Mein Verständnis ist: Wäre die Latenz der Kommunikation zwischen Kernen über den L3 genau so klein wie kernintern über einen Low Level Cache, dann würde SIMD gegenüber simplem Multicore-Processing keinen Vorteil mehr haben, oder?

Also macht Aufblähen von SIMD doch prinzipiell irgendwann keinen Sinn mehr, wenn man für sehr breite und parallele Sachen doch gleich Multithreading nutzen kann.

AVX ist beim reinen SIMD-durchsatz gegenüber mehr cores natürlich immer überlegen, egal ob performance/watt oder performance/mm² aber ein großteil des codes ist nunmal kein SIMD und demenstprechend macht es irgendwann kaum noch sinn weiter zu verbreitern. AVX-512 geht schon mehr in richtung "x86-GPU" als CPU.

[Gipsel]

AVX-512 geht schon mehr in richtung "x86-GPU" als CPU.Und intels AMX ist praktisch das Äquivalent zu nVs "Tensor Cores". Irgendwann muß man sich da wirklich fragen, ob das in einer CPU noch richtig aufgehoben ist.

[Nightspider]

Die IPC wurde also nochaml bestätigt.

Interessant wird, wie stark sich die IPC beim Gaming auswirken wird. Ich hoffe da auf halbwegs konstante +20% IPC. Alleine der Cache dürfte sich schon sehr gut auf moderne Spiele auswirken.

Dazu 100-200 Mhz mehr.

= lecker

[Zen 3 mit 20% mehr IPC beim Gaming und 4,5 Ghz wäre ungefähr so schnell wie ein ~3700X mit 5,4 Ghz]

[DozerDave]

Wenn die Software linear mit der Hardware skaliert.

[Berniyh]

Das mit den acht Kernen pro CCX und eine IPC Steigerung von 15-20% schwirren doch schon länger durchs Netz.
Was ist daran jetzt neu?
schwirrt nicht nur durchs Netz, sondern kommt von AMD selbst. War also quasi schon vor einem Jahr bestätigt.
In Teilen bezieht sich hardwareluxx ja auch genau darauf. Die "32MB+" verweisen nämlich genau auf diese Quelle.

Letztendlich ist aber der Neuigkeitsgehalt der Meldung überschaubar.
Einzig die Ansage, dass Zen 4 schon im zweiten Halbjahr 2021 kommen soll wäre wirklich erwähnenswert, wobei ich da so meine Zweifel habe ob sich sich das nicht einfach aus den Fingern gesaugt haben.

[Nightspider]

Muss jetzt doch nochmal nachfragen:

Der Zen2 QuadCore war ja in manchen Spielen fast genauso schnell wie der 3600 weil dieser durch 3+3 Kerne ausgebremst wurde, wenn die Anwendung 4 Kerne stark fordert, durch die erhöhte Latenz, richtig?
Gabs die Fälle auch wo der 12 Kerner sich kaum vom 3800X abheben konnte oder gar langsamer war?

Und waren die 3600(x) CPUs eigentlich immer 3+3 Kerne oder gabs auch mal 4+2 oder 2+4 Kern-Varianten?
Ist ja schließlich Zufall wo wie Defekte im Chip auftreten.

Die Latenzprobleme zwischen den Cores bei teildeaktivierten CPUs dürfte bei Zen 3 ja dann wegfallen, weil alle auf den L3 zugreifen können oder übersehe ich etwas?

Ob dieser kleine Boost, weil manche Programe jetzt teils doppelt so viel L3 nutzen können, schon bei der IPC mit einberechnet ist?

Der Effekt durch mehr L3 tritt ja quasi hauptsächlich auf bei den größeren CPUs ab 12 oder 16 Kernen, weil für jeden Thread mehr Cache abfällt, wenn man zb. ein Spiel hat das nur 4 Threads sinnvoll auslastet.

[amdfanuwe]

Und waren die 3600(x) CPUs eigentlich immer 3+3 Kerne oder gabs auch mal 4+2 oder 2+4 Kern-Varianten?
Ist ja schließlich Zufall wo wie Defekte im Chip auftreten.

Zufall, ja. Die Wahrscheinlichkeit eines Defektes, der 2 Kerne ausfallen läßt bzw. 2er Defekte in einem CCX ist ziemlich gering.
Werden eine ganze Menge 4+3 Chips mit einem Defekt angefallen sein die dann in 3+3 verbaut werden. Von 4+2 hab ich noch nichts gelesen.
Werden wohl bei 3300X mit 4+0 und 3100 mit 2+2 verarbeitet.
Bei Rome werden sogar 1+1 verbaut.

[Eldoran]

Grundsätzlich sind echt defekte Kerne nur sehr bedingt der Grund für die Zuteilung der kleineren Modelle. N7 hat eine relativ niedrige Defect Density, da kommen bei den relativ kleinen Dies der CCDs ein Yield von >90% fehlerfreier dies heraus. https://www.anandtech.com/show/16028/better-yield-on-5nm-than-7nm-tsmc-update-on-defect-rates-for-n5
Das Problem dürfte wohl eher der Takt bzw. der Verbrauch sein.

[Piefkee]

Rembrandt will have support for quad-channel DDR5-4800 and LPDDR5-6400. It will also come with USB4 and PCIe 4.0 support. For both desktops and notebooks. 😏

https://twitter.com/patrickschur_/status/1299473834853236737?s=21

[HOT]

Quad Channel sind sicherlich einfach 4 Module gemeint. Das ist in der Vergangenheit schon öfter bei anderen Produkten so gesagt worden, nicht dass das jemand in den falschen Hals bekommt.

[KarlKastor]

USB 4 ist auch so ziemlich nichtssagend. Kann vieles sein. TB4 wäre interessanter.
LPDDR5 und PCIe 4.0 war klar für ein Produkt welches 2022 kommt.
Im Grunde nichts neues.

@Hot
Es sind schon 4 Channel, aber eben jeder nur 32 Bit breit.
Bei LPDDR schon immer und bei DDR5 sind's 2 Channel pro DIMM.

[Tesseract]

Quad Channel sind sicherlich einfach 4 Module gemeint. Das ist in der Vergangenheit schon öfter bei anderen Produkten so gesagt worden, nicht dass das jemand in den falschen Hals bekommt.

eine der großen neuerungen von DDR5 ist, dass module jetzt 2 channel zu je 40bit (inkl. ECC) haben statt einem breiten für das ganze modul, das DDR5-äquivalent zu DDR4 dual channel hat also automatisch 4 channel.

[Leonidas]

Exakt. An dem 128-Bit-Interface in der CPU ändert sich nichts.

[nordic_pegasus]

gibt es eigentlich schon Infos, ob AMD einen X570 Nachfolger zusammen mit Zen3 launchen wird? Die Board-Hersteller wollen doch sicherlich neue Bretter verkaufen.

Mir ist in meinem UEFI aufgefallen, dass ich dort Einstellung für X570/590 habe. Was ist der X590 Chip?
https://abload.de/thumb/2008291114491ejld.png (https://abload.de/image.php?img=2008291114491ejld.png)

[Complicated]

https://www.gamersnexus.net/industry/3484-hw-news-x590-rumors-wrong-intel-cpu-price-reduction-b550-chipset
X570 was originally going to be gen3 PCIe, with X590 for gen4 as a more expensive option. They ended up just making X570 Gen4. There will later be a Threadripper chipset, but we don’t know the name yet. It may end up taking the 590 name, but the recent rumors for 590 were based on a line that wasn’t removed from BIOS back when AMD dropped the naming.

[nordic_pegasus]

ich bin mir relativ sicher, dass Gigabyte diese Sektion im UEFI erst mit dem letzten großen Update implementiert hat. Darum fände ich es ein wenig komisch, wenn hier eine Bezeichnung für einen nie veröffentlichen Chipsatz verwendet wurde.

[Complicated]

Es gab bisher keine SATA und USB-Sektion in deinem UEFI? :eek:

[nordic_pegasus]

doch, aber Gigabyte hat seit Release das UEFI zweimal komplett überarbeitet. Mit dem letzten Update auf dieses ComboV2 1.0.0.2 hatte sich einiges getan, u.a. sind auch die Anzahl der SATA-Controller unter Windows von 3 auf 2 gesunken...

Darum wäre es komisch, dass beim letzten großen Update der Name X590 neu hinzukommt. Wir werden es ja sehen, wäre doch eigentlich ein logischer Name für einen Refresh passend zu Zen3.

[nordic_pegasus]

Warum gibt es (meines Wissens) kein X570/B550 Mainboard, welches die 4 PCIe Lanes für SSD optional als PCIe-Slot anbieten. Warum immer nur M.2? Ich würde gerne eine Add-In Karte als SSD verwenden und die direkten CPU-Lanes nutzen.

[reaperrr]

Grundsätzlich sind echt defekte Kerne nur sehr bedingt der Grund für die Zuteilung der kleineren Modelle. N7 hat eine relativ niedrige Defect Density, da kommen bei den relativ kleinen Dies der CCDs ein Yield von >90% fehlerfreier dies heraus. https://www.anandtech.com/show/16028/better-yield-on-5nm-than-7nm-tsmc-update-on-defect-rates-for-n5
Das Problem dürfte wohl eher der Takt bzw. der Verbrauch sein.
Jup, der Großteil der 3600(X) und 3900X dürfte gar keine defekten Kerne haben, da werden eher die Kerne deaktiviert, die am schlechtesten takten bzw. am meisten leaken oder zu viel Spannung brauchen.

[HOT]

gibt es eigentlich schon Infos, ob AMD einen X570 Nachfolger zusammen mit Zen3 launchen wird? Die Board-Hersteller wollen doch sicherlich neue Bretter verkaufen.

Mir ist in meinem UEFI aufgefallen, dass ich dort Einstellung für X570/590 habe. Was ist der X590 Chip?
https://abload.de/thumb/2008291114491ejld.png (https://abload.de/image.php?img=2008291114491ejld.png)
Der X570 ist der X590, es gibt nur keinen originalen X570. Und nein, ich denke, Chipsets wirds erst bei AM5/Warhol wieder geben.

[Complicated]

Warum gibt es (meines Wissens) kein X570/B550 Mainboard, welches die 4 PCIe Lanes für SSD optional als PCIe-Slot anbieten. Warum immer nur M.2? Ich würde gerne eine Add-In Karte als SSD verwenden und die direkten CPU-Lanes nutzen.
Gibt es doch.
MSI A-Pro X570 (https://amzn.to/32B5WWF)
Specs: (https://de.msi.com/Motherboard/X570-A-PRO/Specification)



1 x PCIe 4.0/ 3.0 x16 slot (PCI_E1)

3rd Gen AMD Ryzen™ support PCIe 4.0 x16 mode
2nd Gen AMD Ryzen™ support PCIe 3.0 x16 mode
Ryzen™ with Radeon™ Vega Graphics and 2nd Gen AMD Ryzen™ with Radeon™ Graphics support PCIe 3.0 x8 mode

1 x PCIe 4.0/ 3.0 x16 slot (PCI_E3, supports x4 mode)
3 x PCIe 3.0 x1 slots


Und du kannst zusätzlich den M.2 nutzen, ist also noch nicht mal nur optional. SSDs für SATA (SATA6), M.2 (PCIe 4.0 x4) und PCIe x16 Slot (PCIe 4.0 4x)

Und ich wundere mich etwas über deine Aussage, denn sehr viele X570-Boards haben diese Konfiguration. Das MSI habe ich selber, doch auch Gigabyte, Asus und alle anderen Mainboardhersteller haben solche Boards im Angebot. Besonders angestrengt hast du dich bei der Suche nicht.

Ich glaube sogar ALLE X570 Mainboards haben 1x16 und 1x4 Lanes direkt angebunden von der CPU als PCIe 4.0-Slot. Möglicherweise gibt es Ausnahmen die ich gerade nicht gefunden habe.
Das MSI MEG X570 Unify hat sogar 3 Slots (x16, x8 und x4 in 4.0 Version)

Ich habe jetzt keines gefunden das diesen PCIe x4 Slot nicht hat auf die schnelle:
https://forum.planet3dnow.de/index.php?mbdb/

[Piefkee]

Der X570 ist der X590, es gibt nur keinen originalen X570. Und nein, ich denke, Chipsets wirds erst bei AM5/Warhol wieder geben.


Den X590 wird es nicht geben.
Es wird aber einen X670 geben der mehr oder weniger das gleiche wie der x570 ist. Mailboxes Hersteller wollen Ja sich was verkaufen 😂

[HOT]

Jep den X670 wirds sicherlich geben - mit Warhol. Und zum Rest: Richtig lesen ;).

Es gibt kein einziges AM4-Brett, bei dem der erste m.2 nicht an die CPU angebunden ist. Alle <= B550-Bretter sharen den 2. m.2 mit anderen Ressourcen, alle X570 sharen den 2. m.2 gar nicht und, wenn vorhanden, den 3. m.2 mit SATA5/6. Boards mit 3 m.2: MSI Unify/Ace und Godlike, Gigabyte X570 Master und Extreme, Biostar X570GT8, das wars meines Wissens. Kein Asus kein Asrock. Das war der Grund für meine Wahl.

[Nightspider]

Wieso sollte X670 erst mit Warhol kommen?

[HOT]

Weil ich bezweifle, dass jemand sowas wie den X570 gebaut hat bisher. Es gibt schlicht keinen Ersatz.

[Nightspider]

Abwarten. Wir haben auch noch nichts Handfestes über den IO-Die von Zen3.

[nordic_pegasus]

Gibt es doch.
...

Und ich wundere mich etwas über deine Aussage, denn sehr viele X570-Boards haben diese Konfiguration.

ich will nicht PCIe 4.0 über den X570 nutzen. Ich will, dass die 4 extra PCIe Lanes der CPU, welche an den ersten M.2 Slot angebunden sind, optional auch an einen PCIe Slot geleitet werden... wegen der Latenz, damit die Daten nicht erst durch den X570 geroutet werden müssen.

[HOT]

ich will nicht PCIe 4.0 über den X570 nutzen. Ich will, dass die 4 extra PCIe Lanes der CPU, welche an den ersten M.2 Slot angebunden sind, optional auch an einen PCIe Slot geleitet werden... wegen der Latenz, damit die Daten nicht erst durch den X570 geroutet werden müssen.
Das gibts nicht.

[nordic_pegasus]

Das gibts nicht.

das war meine Eingangs-Frage, warum es das nicht gibt. Sind das Vorgaben von AMD, dass die extra PCIe Lanes nur als M.2 verfügbar sein dürfen? Weil es dann faktisch Mehrzweck PCIe Lanes wären, welche man auch z.B. für eine schnelle Netzwerkkarte in einem Server missbrauchen könnte?

Es gibt halt nicht nur M.2 SSDs sondern auch Add-In Karten. Oder wenn man einen PCIe-zu-M.2 Adapter verwenden will samt großen Kühler. Ich finde, hier beschneiden die Board-Layouts unnötig die Möglichkeiten des Benutzers.

[kunibätt]

Warum gibt es (meines Wissens) kein X570/B550 Mainboard, welches die 4 PCIe Lanes für SSD optional als PCIe-Slot anbieten. Warum immer nur M.2? Ich würde gerne eine Add-In Karte als SSD verwenden und die direkten CPU-Lanes nutzen.

Wahrscheinlich weil die Hersteller gerne ihre ~ 250€ Boards verkaufen wollen bei denen 2 PCI-E Slots über die CPU angebunden sind. Das geht preislich beim
ASUS Prime X570-Pro/ Gigabyte X570 Aorus Pro los.

Aber angenommen du hast halt ein günstiges Board mit nur einem PCI-E an CPU und einem m2 an CPU gekauft:

Es gibt Adapter von m2 auf PCI-E wenn du unbedingt über die CPU-Lanes gehen musst.
Problem: Meines Wissens nach leider aber nur Gen3 und hübsch aussehen wird das auch nicht.

Was theoretisch auch gehen würde, wäre PCI-Bifurcation zu nutzen.
Gigabyte zB. stellt Aufteilungen von bspw. (4/4/4/4) oder (8/4/4) bereit. Mit letzterer Aufteilung wäre eine Graka mit 8x Anbindung und zwei 4x Steckkarten möglich.
Problem: Ziemlich schwierig das in einem regulären Gehäuse dann noch alltagstauglich montiert zu kriegen. Ich denke du würdest da mindestens 11 PCI-E Slots brauchen.

[Berniyh]

das war meine Eingangs-Frage, warum es das nicht gibt.
Weil es eine zu kleine Nische ist.

[kunibätt]

NVMEs sind auch praktisch die einzig verfügbaren Consumerdevices mit 4x-Anbindung, die tatsächlich von Gen4 profitieren.

Es gibt bis heute doch praktisch keine GEN4 ready 4x/2x/1x Add-in cards.
Da Intel kein Gen4 kann, wird sich das leider wohl auch nicht so schnell ändern.

[Tesseract]

Sind das Vorgaben von AMD, dass die extra PCIe Lanes nur als M.2 verfügbar sein dürfen?

sind sie nicht, viele boards haben einen splitter von M.2 auf 2x SATA.
M.2_1/PCIe split macht keiner weil in zukunft fast jeder den M.2 verweden wird und der PCIe dann ein toter slot wäre.
der trend geht eher in die richtung zusätzliche M.2 auf die boards zu packetn die teilweise PCIe ersetzen oder aus denen rausgesplittet werden.
für die wenigen anwengungsfälle die wirklich haufenweise IO brauchen gibt es threadripper, der ist neben hohen corecounts genau dafür da.

[Eldoran]

NVMEs sind auch praktisch die einzig verfügbaren Consumerdevices mit 4x-Anbindung, die tatsächlich von Gen4 profitieren.

Es gibt bis heute doch praktisch keine GEN4 ready 4x/2x/1x Add-in cards.
Da Intel kein Gen4 kann, wird sich das leider wohl auch nicht so schnell ändern.

Mir fällt da auch kaum ein sinnvoller Einsatzzweck ein. Abseits von SSDs fallen mir mit PCIe 4.0 nur Grafikkarten und Netzwerkkarten ein und da sollte es auch x8 oder x16 sein. Ich denke wer das wirklich nutzen will wird ohnehin nicht mit x16 + x4 auskommen. Theoretisch könnte man auch einen m.2 zu PCIe Adapter benutzen. Auch wenn es derzeit maximal PCIe 3.0 taugliche gibt.
Aber selbst wenn, wird man wahrscheinlich bei einem derartigen Anforderungsprofil eher zu Threadripper greifen, da gibt es dann ausreichend PCIe 4.0 Slots.

[Eldoran]

Möglicherweise auch interessant vier m.2 mit PCIe 4.0

[Zergra]

Möglicherweise auch interessant vier m.2 mit PCIe 4.0

Da fände ich eher ein Mainboard mit 6 PCIe 4.0 x2 Lanes interessant.

[Screemer]

Mir fällt da auch kaum ein sinnvoller Einsatzzweck ein. Abseits von SSDs fallen mir mit PCIe 4.0 nur Grafikkarten und Netzwerkkarten ein und da sollte es auch x8 oder x16 sein. Ich denke wer das wirklich nutzen will wird ohnehin nicht mit x16 + x4 auskommen. Theoretisch könnte man auch einen m.2 zu PCIe Adapter benutzen. Auch wenn es derzeit maximal PCIe 3.0 taugliche gibt.
Aber selbst wenn, wird man wahrscheinlich bei einem derartigen Anforderungsprofil eher zu Threadripper greifen, da gibt es dann ausreichend PCIe 4.0 Slots.

Gibt's auch als pcie 4. Liegt sogar manchen Asus Boards bei ;)

https://www.asus.com/Motherboard-Accessories/HYPER-M-2-X16-GEN-4-CARD/

[Eldoran]

Gibt's auch als pcie 4. Liegt sogar manchen Asus Boards bei ;)

https://www.asus.com/Motherboard-Accessories/HYPER-M-2-X16-GEN-4-CARD/

Nein in die andere Richtung.
https://geizhals.at/delock-adapter-m-2-ngff-key-m-male-pci-express-x4-slot-62584-a1272347.html?hloc=at
nordic_pegasus wollte ja einen weiteren PCIe Slot statt dem m.2 haben.
Es gibt auch welche mit offenen PCIe Slot, ich habe aber keinen gefunden, der mit PCIe 4.0 beworben wurde. In die andere Richtung ist es kein Problem , da gibt es diverse Modelle unter anderem das von Asus.

[nordic_pegasus]

ich verstehe nicht, warum die Hersteller PCIe Switches verbauen um die 16 Lanes des GraKa-Slots aufzuteilen, obwohl SLI/Crossfire schon lange nicht mehr relevant ist. Ferner wird auf genug Boards Switches verbaut, um die wenigen Lanes des Chipsatzes auf PCIe Slots, SATA-Ports und M.2 Slots zu verteilen.

Aber die exklusiven 4 Lanes der CPU für Storage werden bei allen Boards ausschließlich als M.2 Slot ausgeführt. An U.2 oder PCIe Add-In Karten denkt hier leider kein Hersteller.

[Screemer]

Nein in die andere Richtung.
https://geizhals.at/delock-adapter-m-2-ngff-key-m-male-pci-express-x4-slot-62584-a1272347.html?hloc=at
nordic_pegasus wollte ja einen weiteren PCIe Slot statt dem m.2 haben.
Es gibt auch welche mit offenen PCIe Slot, ich habe aber keinen gefunden, der mit PCIe 4.0 beworben wurde. In die andere Richtung ist es kein Problem , da gibt es diverse Modelle unter anderem das von Asus.

Thx für die Aufklärung. Hatte ich tatsächlich falsch verstanden.

[Berniyh]

An U.2 oder PCIe Add-In Karten denkt hier leider kein Hersteller.
Weil die halt auch einen deutlich anderen Markt anvisieren.

[Rancor]

Gibt es eigentlich irgendwelchen neuen Infos der Gerüchte zum Release. Ich möchte gerne von meinem B350 Board weg.
Leider läuft ja Zen+ offiziell nicht auf B550, sonst würde ich mir da Board einfach schon holen.

[HOT]

Gibt es eigentlich irgendwelchen neuen Infos der Gerüchte zum Release. Ich möchte gerne von meinem B350 Board weg.
Leider läuft ja Zen+ offiziell nicht auf B550, sonst würde ich mir da Board einfach schon holen.

Hol dir ein X570 Tomahawk das ist eh besser als jedes B550 Brett.

[Rancor]

Hol dir ein X570 Tomahawk das ist eh besser als jedes B550 Brett.

Läuft denn Zen+ auf X570 offiziell? Ich brauche nämliche die ganze Anschlüsse nicht und das B550 Tomahawk ist genau das richtige für mich.

[HOT]

Es hat nur den 2. LAN nicht. Ansonsten ja, Ryzen2k läuft offiziell. Gb-PCIe-Karten kosten 15€, wenn das sein muss ;).

[CyLord]

Läuft denn Zen+ auf X570 offiziell? Ich brauche nämliche die ganze Anschlüsse nicht und das B550 Tomahawk ist genau das richtige für mich.
Ja, es laeuft. Die X570 bekommen eine Combo-Firmware. Am Anfang habe ich ein 2700x auf dem Biostar X570GT8 betrieben.

[reaperrr]

Auch wenn momentan Ampere und N21 interessanter sind:

https://twitter.com/IanCutress/status/1301996845267398662

Und Ian Cutress ist in der Regel für CPUs zuständig.

Tiger Lake wird's nicht sein, da er davon sprach, dass es mit keinem der jüngsten Launches zu tun hat.
Rocket Lake wird's auch nicht sein, die letzten Gerüchte verordnen den für Q1/21, außerdem ist der CMTL-Launch noch nicht lange genug her.

Und die Gerüchteküche sprach die letzten Monate davon, dass Vermeer (zumindest die ersten Modelle) im September launchen soll...

[Nightspider]

Gabs das denn schon mal das bei AMD CPUs gleich zur Vorstellung schon kaufbar waren?

Zumindest bei einem so großen Release?

[reaperrr]

Gabs das denn schon mal das bei AMD CPUs gleich zur Vorstellung schon kaufbar waren?

Zumindest bei einem so großen Release?
Bei Zen2 war's doch eigentlich der Fall, oder?

[Nightspider]

Da lagen ~3,5 Wochen dazwischen:

11. Juni 2019:
https://www.computerbase.de/2019-06/amd-zen-2-ryzen-3000-architektur/

7: Juli 2019:
https://www.computerbase.de/2019-07/amd-ryzen-3000-test/

[dildo4u]

Ich würde nix auf Launches geben nicht mit Covid den 3300X gibt es immer noch nicht für 130€.


Tests waren im Mai!

https://www.tomshardware.com/reviews/amd-ryzen-3-3300x-3100-cpu-review

[ianm]

Der 3300x ist ein Abfallprodukt. Vielleicht läuft der Prozess mittlerweile so gut, dass man kaum genug Ausschussware sammeln kann.
Es wird ja niemand auf die Idee kommen gute Chiplets zu sabotieren.

Und/oder man hat den Fokus schon auf Zen 3. Huawei hat Prio gehabt bei TSMC, das fällt nun weg, mehr Kapazitäten werden frei.

[dildo4u]

Ich vermute mal Zen 3 wird eher mit dem 3300X vergleichbar sein die Nachfrage wird zu hoch sein, die XT Modelle bekommt man z.b ohne Probleme weil sie keiner will.

[ianm]

Klar wird die Nachfrage hoch sein. Vor allem im Notebook und Serverbereich. Da ist Zen 2 gut eingeschlagen und die OEMs sehen wie stark die CPUs im Vergleich zu Vorgängern und Intel sind.

Und Zen 3 legt nochmal drauf, das wird relativ konkurrenzlos sein für einige Zeit.

AMD wird sich stark auf Mobile konzentrieren, die Nachfrage ist hier um ein Vielfaches höher als ursprünglich angenommen. Das ist ein riesiger Markt, da kann man richtig Kohle machen.

Huawei ist weg, Apple auf 5nm, es gibt endlich mehr Wafer und AMD hat sich zusätzliche Kapazitäten gesichert. Daher wird es sicher Engpässe geben, was aber eher daran liegen wird, dass massiv Volumen in allen Märkten abgefragt werden wird.

[amdfanuwe]

Es wird ja niemand auf die Idee kommen gute Chiplets zu sabotieren.

Bevor die im Lager vergammeln, macht man das schon.
Dürfte also das Lager ziemlich leer sein.

[Tarkin]

Da lagen ~3,5 Wochen dazwischen:

11. Juni 2019:
https://www.computerbase.de/2019-06/amd-zen-2-ryzen-3000-architektur/

7: Juli 2019:
https://www.computerbase.de/2019-07/amd-ryzen-3000-test/

Und 6 Wochen vorher wurde aber schon vorgestellt! Am 27.05. auf der Computex 2019

https://www.youtube.com/watch?v=iQQi48qXrhg

Ich schätze in den nächsten 1-2 Wochen wird es zumindest schon mal eine Ankündigung einer Ankündigung geben.... macht auch Sinn - letzte Woche nVidia und Intel, kommende Woche AMD :)

[monitorhero]

Ich beziehe mich mal auf diesen Text:
http://www.3dcenter.org/news/zen-3-milan-kommt-laut-amd-folien-mit-15-ipc-gewinn-und-20-insgesamter-mehrperformance

Ist denn 7nm noch immer gültig oder sind es doch 5nm wie mal von Marc von Golem spekuliert?

Igor hatte auch nur 100mhz mehr für den 4950X angegeben. Klar ist auch wieder ein IPC Gewinn dabei, aber wird das reichen um Intel zu knacken mit den Taktraten im Gamingbereich? Das klingt für mich als Laien eher nach Zen 2+
Bin hier ehrlicherweise auch nicht tief genug in der Materie um die nackten Zahlen zu interpretieren.

[ianm]

Zen 3 wird den Boden mit allem aufwischen was derzeit auf dem Markt ist. Meine Meinung.

20% mehr IPC sind massiv, wenn man sich sie Sprünge auf Zen+ und vor allem Zen 2 anschaut, wird AMD sein Momentum sicher nicht verspielen, sondern weiter liefern. AMD ist nicht Intel, Lisa Su ist schlau genug um zu wissen, dass Sie mit Ryzen eine Marke schafft, an der nichts vorbei kommt.

Zen 2 hat Intel im Desktop abgelöst. Mit Zen 3 holen sie sich die letzten ~15% im Desktop und das strahlt in den Notebook und Serverbereich. Ich denke Zen 3 wird für eine massive Umwälzung sorgen. Und Zen 4 ruht sich auch nicht aus.

Intel muss aus dem Dornröschenschlaf aufwachen und was tun, sonst sind die in ein paar Jahren weg.

[reaperrr]

Und 6 Wochen vorher wurde aber schon vorgestellt! Am 27.05. auf der Computex 2019

https://www.youtube.com/watch?v=iQQi48qXrhg

Ich schätze in den nächsten 1-2 Wochen wird es zumindest schon mal eine Ankündigung einer Ankündigung geben.... macht auch Sinn - letzte Woche nVidia und Intel, kommende Woche AMD :)
Ian Cutress hat die CPU(s ?) zum reviewen da. Zwischen Reviews und Hard-Launch vergehen normalerweise maximal 1-2 Wochen, teilweise passiert es eben auch zeitgleich.

Ich denke, AMD hat sich diesmal nur die große Vorankündigung zur Hypeentfachung gespart und lässt dann einfach die Reviews sprechen.


Igor hatte auch nur 100mhz mehr für den 4950X angegeben. Klar ist auch wieder ein IPC Gewinn dabei, aber wird das reichen um Intel zu knacken mit den Taktraten im Gamingbereich? Das klingt für mich als Laien eher nach Zen 2+
Bin hier ehrlicherweise auch nicht tief genug in der Materie um die nackten Zahlen zu interpretieren.
Das letzte gesichtete Engineering-Sample hatte immerhin schon 200 MHz mehr Turbo als der 3950X (nur 100 MHz mehr Base, aber das muss nicht final sein und am Ende auch nicht zwangsläufig für den AllCore-Turbo gelten). Und der IPC-Sprung soll mindestens ähnlich groß wie zwischen Zen+ und Zen2 ausfallen, und der liegt in der Praxis in Spielen im Mittel bei etwa 16%, in Einzelfällen auch mal über 20%.

Also in Kombination aus Takt und IPC würde ich schon zwischen 18 und 25% mehr Leistung in Spielen erwarten, um 9900KS und 10900K zu schlagen würde das schon reichen.

[Der_Korken]

Boden aufwischen ist völlig übertrieben, zumindest im Desktop. An die Speicherlatenzen des Ringbus-Designs wird auch Zen 3 nicht rankommen und es wird immer wieder Spiele geben, die da voll drauf ansprechen. Man muss bedenken, dass viele Reviews Intel mit DDR4-2667/2933 messen, während Zen 2 DDR4-3200 bekommt (jeweils max. Spec). Dabei liegt laut CB ein 9900K mit ausoptimiertem RAM ca. 20% vor einem ausoptimiertem 3900X mit Ausreißern >30% (Link (https://www.computerbase.de/2020-05/spieleleistung-test-intel-core-i9-9900k-amd-ryzen-9-3900x-ram-oc/2/#diagramm-leistungsrating-fps-geforce)). Ja, es gab Diskussionen mit dem Test, weil da ein paar merkwürdige Ergebnisse bei waren, aber dennoch ist der Vorteil von Intels Speicherlatenz nicht wegzudiskutieren.

Ich denke, es wird eher darauf hinauslaufen, dass AMD im Gesamtrating zu Intel aufschließt und mal der eine, mal der andere vorne ist. Wo Intel aber weiter an Boden verlieren dürfte, sind Mobile und Server. Hier kommen sie gegen die gute Skalierung nach unten (W/Kern) von Zen 2 nicht an und Zen 3 wird sicher nicht weniger effizient werden. Eventuell sehen wir auch, dass durch die neuen Konsolen und die größere Verbreitung von Zen bei der Entwicklung stärker auf die Zen-Architektur geachtet wird. Intel dürfte gerade gegen Zen 1 nicht unwesentlich davon profitiert haben, dass für ein knappes Jahrzehnt sämtliche Software auf ihre seit Nehalem bestehende Grundarchitektur hin optimiert wurde.

[Erbsenkönig]

Weiß man eigentlich schon sicher was zum Auslaufen von AM4? Ich habe bisher mit meinem System keine Leistungsprobleme, bin aber gegenüber einem Upgrade nicht abgeneigt. Gleichzeitig habe ich aber auch keine Lust darauf, jetzt noch auf Zen3 zu wechseln, wenn ein Jahr später der AM4 Nachfolger mit DDR5 da ist.

[monitorhero]

Zen 3 wird den Boden mit allem aufwischen was derzeit auf dem Markt ist. Meine Meinung.

20% mehr IPC sind massiv, wenn man sich sie Sprünge auf Zen+ und vor allem Zen 2 anschaut, wird AMD sein Momentum sicher nicht verspielen, sondern weiter liefern. AMD ist nicht Intel, Lisa Su ist schlau genug um zu wissen, dass Sie mit Ryzen eine Marke schafft, an der nichts vorbei kommt.

Zen 2 hat Intel im Desktop abgelöst. Mit Zen 3 holen sie sich die letzten ~15% im Desktop und das strahlt in den Notebook und Serverbereich. Ich denke Zen 3 wird für eine massive Umwälzung sorgen. Und Zen 4 ruht sich auch nicht aus.

Intel muss aus dem Dornröschenschlaf aufwachen und was tun, sonst sind die in ein paar Jahren weg.

Du vergisst wie groß Intels Marktanteile sind. Die werden auch in ein paar Jahren nicht weg sein, selbst wenn es sehr schlecht läuft. Das ist Hyperboli.

[Screemer]

Weiß man eigentlich schon sicher was zum Auslaufen von AM4? Ich habe bisher mit meinem System keine Leistungsprobleme, bin aber gegenüber einem Upgrade nicht abgeneigt. Gleichzeitig habe ich aber auch keine Lust darauf, jetzt noch auf Zen3 zu wechseln, wenn ein Jahr später der AM4 Nachfolger mit DDR5 da ist.
Davon kannst du aber ausgehen. Mit Cezanne und Rembrandt stehen imho ddr5 und usb4 an. Damit ist auch ein neuer Sockel fällig. Evtl. schiebt AMD aber auch noch einen zen3+ für am4 dazwischen.

[HOT]

Cezanne hat das gleiche Featureset wir Renoir + PCIe4, wie es aussieht. Erst Rembrandt wurde mit PCIe4, DDR5, USB4 und 6nm beschrieben.

[Screemer]

Hab ich bemerkt und oben gestrichen. Zen4 Desktop Codename ist mir entfallen...

Wollte nur ausdrücken, dass ich von max. einem weiteren am4 Ableger ausgehe.

[dildo4u]

Oktober könnte Release sein laut 1usmus.


https://twitter.com/1usmus/status/1302295885204852747?s=19

[Brillus]

Weiß man eigentlich schon sicher was zum Auslaufen von AM4? Ich habe bisher mit meinem System keine Leistungsprobleme, bin aber gegenüber einem Upgrade nicht abgeneigt. Gleichzeitig habe ich aber auch keine Lust darauf, jetzt noch auf Zen3 zu wechseln, wenn ein Jahr später der AM4 Nachfolger mit DDR5 da ist.

Bis 2020 wurde AM4 zugesichertmehr weiß man nicht. Denke kommt drauf an wieschnell es DRR5 in ausreichend günstig gibt. Mit ihren Chiplets ist AMD da sehr flexible.

[robbitop]

Intels Schlaf ist weiterhin auch quasi vorbei. 10nm scheint gefixt zu sein und nächstes Jahr kommt Alder Lake mit Golden Cove Cores, die nochmal 15-20% auch Sunny/Willow Cover drauflegen. Die Roadmap zeigt, dass nun jährlich es ein uArch update geben wird. Wie bei AMD.
Intel macht trotz allem noch immer extreme Gewinne jedes Jahr. Die Kriegskasse ist voll.
Sieht mir eher danach aus, dass sie einen Anstupser in Form von Wettbewerb brauchten. Wenn AMD dran bleibt, dann wird es einen langfristigen gesunden Wettbewerb geben. Gut für uns Endkunden. Denn endlich gibt es wieder Fortschritt und interessantes P/L.

Ein Dominieren von Intel durch AMD sehe ich hingegen sehe ich nicht kommen. Zumindest keines welches nachhaltig Bestand hätte. Intel ist ab nächstem Jahr weg von 5-6 Jahre lang von immer nur Skylake.

[Screemer]

Intel ist ab nächstem Jahr weg von 5-6 Jahre lang von immer nur Skylake.
So wie einst 2016 :ugly:

[HOT]

Die Frage ist, ob van Gogh auch noch für AM4 kommt, das kann sein. Aber sonst war es das, jo. MMn wird man mit Warhol AM5 starten (DDR5+USB4) und das mit Rembrandt fortsetzen, beide sind ja Zen3-Refreshes, weshalb ich auch glaube, dass das mit den 6nm stimmt. Raphael (also AM5+Zen4) dürfte wohl erst Ende 2021 aufschlagen und der wäre dann 5nm, die passende APU wird dann ja Anfang 22 erscheinen (auch Zen4).

Intel hätte also etwas Zeit zu reagieren. Allerdings glaube ich nicht, dass man 7nm schon Zen4 entgegensetzen kann, das wird dann wohl ein Alder Lake-Refresh werden müssen. Aber es nicht so, als würde Intel hier massiv ins Hintertreffen geraten. Schlimm wird das aber dann, wenn sich 7nm weiter verzögert.

[robbitop]

So wie einst 2016 :ugly:

Verstehe nicht, was du damit sagen willst.

[Tarkin]

und nächstes Jahr kommt Alder Lake mit Golden Cove Cores, die nochmal 15-20% auch Sunny/Willow Cover drauflegen.

Erst kommt mal Rocket Lake in 2021... dann kommt Alder Lake vermutlich erst mal als U Variante wie halt Tiger Lake jetzt auch.

Alder Lake S kommt bestimmt nicht vor 2022. Und Ende 2021 Anfang 2022 kommt schon ZEN 4 in 5nm und man ist wieder einen ganzen Node vor Intel.

Glaube nicht, dass sich in den nächsten 2-4 Jahren irgendwas an der aktuellen Situation ändert. AMD treibt Intel vor sich her.

[davidzo]

Intels Schlaf ist weiterhin auch quasi vorbei. 10nm scheint gefixt zu sein und nächstes Jahr kommt Alder Lake mit Golden Cove Cores, die nochmal 15-20% auch Sunny/Willow Cover drauflegen. Die Roadmap zeigt, dass nun jährlich es ein uArch update geben wird. Wie bei AMD.
Intel macht trotz allem noch immer extreme Gewinne jedes Jahr. Die Kriegskasse ist voll.


Gewinne heißt aber nicht Reinvestition. Das sind Ausschüttungen an die Shareholder, davon hat die Kriegskasse nichts. Sehr hohe R&D Investitionen würden eher negativ in den Gewinn/Verlust Bilanzen auftauchen. Irgendwann muss man damit anfangen, vor allem wenn man die Laufzeiten von sowas sieht. Bei AMD hat es locker fünf Jahre gedauert bis die erhöhten R&D Investitionen irgendwie sichtbar wurden.

Mir sieht das mit den Gewinnen eher nach einer Verzweiflungstat aus. Als Börsennotierter Konzern bist du nicht nur deinen eigenen Mitarbeitern und dem langfristigen Überleben des Konzerns verpflichtet, sondern zu allererst den Anlegern. Und bei denen ist das Ansehen bereits in freiem Fall. Ohne dass die Verkaufszahlen schlecht wären hat Intel soviel an Börsenwert verloren dass die mittlerweile weniger als Nvidia wert sind und auch AMD kaum Faktor 2 entfernt ist.

Bis 2018 war man auf dem besten Weg die 300Milliarden zu knacken, dann begann die Achterbahnfahrt. Immer wenn die Kurse unter 200Mrd fielen kaufte Intel Eigenanteile um den Markt zu stabilisieren oder kündigte große Ausschüttungen an die Shareholder, womit die Kursverluste vorerst aufgefangen wurden. Auf ewig kann man das aber nicht machen, das Geld fehlt einem für die notwendige technische Restrukturierung.
Auch ist Intels foundry dadurch so unter Druck immer bessere Margen abzuwerfen dass teure Technik wie EUV oder teure Packaging-Technologien quasi tabu sind.


Ein Dominieren von Intel durch AMD sehe ich hingegen sehe ich nicht kommen. Zumindest keines welches nachhaltig Bestand hätte. Intel ist ab nächstem Jahr weg von 5-6 Jahre lang von immer nur Skylake.

Technisch ist die Dominierung schon längst da. Und das wird nächstes Jahr eher schlimmer. 10nm superfin wird auch nächstes Jahr nicht durchgehend verfügbar sein, der ganze Desktop und zumindest einige mobile CPUs werden weiterhin auf 14nm bleiben. AMD nutzt derweil flächendeckend n7e mit 60+ Tranistoren pro mm2, überlegener Packdichte, Energieeffizienz, konurrenzfähigen Taktraten und mit Zen3 wohl auch die Architektur mit der höheren IPC. Und in 2022 geht AMD voll auf 5nm während Intel weiter mit 10nm auskommen muss (sapphire rapids, Alderlake).
Nein, ich glaube das Dicke Ende kommt erst noch.

[Erbsenkönig]

Die Frage ist, ob van Gogh auch noch für AM4 kommt, das kann sein. Aber sonst war es das, jo. MMn wird man mit Warhol AM5 starten (DDR5+USB4) und das mit Rembrandt fortsetzen, beide sind ja Zen3-Refreshes, weshalb ich auch glaube, dass das mit den 6nm stimmt. Raphael (also AM5+Zen4) dürfte wohl erst Ende 2021 aufschlagen und der wäre dann 5nm, die passende APU wird dann ja Anfang 22 erscheinen (auch Zen4).

Danke dir und den anderen für die Antworten. Dann warte ich auf jeden Fall ab. Bis dahin findet sich bestimmt noch was zum Basteln.:D

[Oddzz]

Ian Cutress hat die CPU(s ?) zum reviewen da. Zwischen Reviews und Hard-Launch vergehen normalerweise maximal 1-2 Wochen, teilweise passiert es eben auch zeitgleich.

Du beziehst dich auf diesen Tweet hier (https://twitter.com/IanCutress/status/1301996845267398662) mit deiner gefestigten Aussage?

[Zossel]

Bei AMD hat es locker fünf Jahre gedauert bis die erhöhten R&D Investitionen irgendwie sichtbar wurden.

Womit Chipschmieden ziemlich unattraktiv für Finanzfuzzis sind, eigentlich taugt diese Branche eher für die Staatskapitalisten in China.

[reaperrr]

Du beziehst dich auf diesen Tweet hier (https://twitter.com/IanCutress/status/1301996845267398662) mit deiner gefestigten Aussage?
Ich war nur zu faul, mir zu überlegen welche Abschwächung ich einbaue und hab's halt gelassen. Natürlich ist es im Moment letztlich nur Speku, auch wenn ich es für wahrscheinlich halte.

[rentex]

Könnte auch der neue Thermomix sein...

[LasterCluster]

Die Frage ist, ob van Gogh auch noch für AM4 kommt, das kann sein. Aber sonst war es das, jo. MMn wird man mit Warhol AM5 starten (DDR5+USB4) und das mit Rembrandt fortsetzen, beide sind ja Zen3-Refreshes, weshalb ich auch glaube, dass das mit den 6nm stimmt.

Van Gogh kommt nach allem (spärlichem) Wissen nur für FF3. Es kann natürlich sein, dass es einen Verwandten mit anderem Codenamen (ähnlich wie Dali/Pollock und Renoir/Lucienne) für AM4/FP? geben wird.

Warhols Plattform bleibt recht unklar. Die Tatsache, dass Rembrandt mit DDR5 kommt, sagt wegen I/O-Die vs APU nichts über Warhol aus. Ich glaube eher das Warhol sowas wie Zen+, also ein leicht optimierter Refresh wird und deswegen auf AM4 bleiben wird. Mal anders gefragt: Welches Interesse hätte AMD an frühem DDR5 Support für DT? 2021 wird doch DDR5 kaum schneller als DDR4 sein, dafür aber wahrscheinlich erheblich teurer.

[HOT]

Entweder ist Warhol nur ein Refresh, wie das XT-Refresh, oder es ist ne neue Generation. Das wird natürlich davon abhängen wie sich Zen4 gestaltet. Leider lässt da die letzte Roadmap recht wenig Interpretationsspielraum, was die Zeiträume angeht. Daraus geht ziemlich klar Warhol für Ende 21 und Raphael Ende 22 hervor. Ob die stimmte ist ja jetzt ne ganz andere Frage, wie bewegen und hier ja nach wie vor nicht auf Tatsachen.

Aber ich denke sogar, dass Warhol die letzte Chiplet-CPU sein wird und dass Raphael ne monolithische 16C-APU sein könnte mit RDNA3 und evtl. big/little. Da man das IOD von Warhol für AM5 ja wieder als Chipset mitverwenden kann, würde das sogar Sinn ergeben.

[Berniyh]

AMD hat doch früher auch schon einen neuen Sockel mit alten CPU Generationen eingeführt (Stichwort Bristol Ridge).
So etwas wäre schon auch denkbar für AM5.

Wäre also denkbar, dass Warhol schlicht das Vermeer Chiplet mit dem IO-Die von Raphael kombiniert. Evtl. dann noch nicht mit allen Features (wie z.B. PCIe 4.0 statt evtl. PCIe 5.0 bei Raphael?).
In jedem Fall ist das doch die naheliegende Variante, da es AMD die Möglichkeit gibt den Zeitraum zwischen Vermeer und der Nachfolgegeneration klein zu halten, das IO-Die schon mal vorab zu testen und generell für Raphael mehr Zeit für die Entwicklung zu haben.

@HOT: falls du die Roadmap von MebiuW (Link unten) meinst: die Jahreszahlen hat er da offensichtlich selbst eingezeichnet, sollte man also nicht als wirklich fix ansehen.
Aber demnach wäre Raphael etwa Anfang 2022 zu erwarten, wie wir es eh schon vermutet hatten.
https://www.3dcenter.org/news/hardware-und-nachrichten-links-des-2223-august-2020

[w0mbat]

Dafür, dass der Zen3 launch recht nahe ist, wissen wir wirklich wenig. Es gibt die AMD Folie, auf der 32MB cache erwähnt werden und die 15-20% mehr IPC Gerüchte, sonst aber nix. Noch starke drei Wochen und wir sind im vierten Quartal.

Ich bin vor allem gespannt ob die meisten AIBs BIOS-Updates für X470/B450 (bzw. vielleicht sogar einige high-end 300er) bringen und wenn ja, wie lange das braucht. Und dann natürlich, wie stark Zen3 wirklich wird.

Wenn wir hier nochmal so nen Sprung erleben, wie von Zen/+ auf Zen2, dann wird das ziemlich spannend. Vor allem könnte es endlich wieder einen "Spielekönig" von AMD geben. Bin wirklich gespannt, ob es möglich ist nen ringbus design durchgehend zu schlagen (in einigen Spielen ist Zen2 ja jetzt schon schneller).

[HOT]

[...]

@HOT: falls du die Roadmap von MebiuW (Link unten) meinst: die Jahreszahlen hat er da offensichtlich selbst eingezeichnet, sollte man also nicht als wirklich fix ansehen.
Aber demnach wäre Raphael etwa Anfang 2022 zu erwarten, wie wir es eh schon vermutet hatten.
https://www.3dcenter.org/news/hardware-und-nachrichten-links-des-2223-august-2020
Na da braucht man jetzt aber kein Prophet zu sein, um da die fehlenden Einträge zu ergänzen. Mir würd da eher sorgen machen, dass das ganze Ding BS ist.


Wir wissen, dass die APUs jeweils ca. zum Jahresanfang erscheinen müssten, daraus lässt sich doch ableiten, dass die CPUs doch eher zum Jahresende erscheinen. Das ist natürlich keine exakte Wissenschaft.
Ich denke, AMD möchte vom 5 Quartale Zyklus weg zum jährlichen Zyklus, wie bei den APUs, das lässt dann natürlich Überschneidungen zu.
Was noch für ein neues IOD für AM5 spricht, ist die Tatsache, dass genau jetzt der 12LP+-Prozess von GloFo bereit steht. Das passt einfach hervorragend zu einem Warhol-Launch mit AM5 zum Jahresende 2021, das IOD dann als IOD für Zen3 und als X670-Chipsatz.

[Schnoesel]

Intels Schlaf ist weiterhin auch quasi vorbei. 10nm scheint gefixt zu sein und nächstes Jahr kommt Alder Lake mit Golden Cove Cores, die nochmal 15-20% auch Sunny/Willow Cover drauflegen.

Naja das muss erstmal bewiesen werden. Klar haben sie mit 10nm + oder ++ oder Superduper10nm eine Prozess der nun hoch takten kann, aber wie es mit den Yields aussieht weiß keiner und dass Intel TigerLake schon wieder nicht liefern kann sondern nur ankündigen (in großen Mengen) ist eher ein Hinweis darauf, dass die Yields immer noch bescheiden sind und Intel nicht liefern kann.

Über die Effizienz ist auch noch gar nichts bekannt. Intel muss erstmal liefern und dann kann man sich die Tests ansehen. Intel hat schon zigmal behauptet einen bestimmtem Prozess im Griff zu haben. Denen würde ich gar nix mehr glauben.

[amdfanuwe]

Der Jahreszyklus ist doch im wesentlichen durch die OEMs gegeben. Die wollen jedes Jahr den Kunden was neues verkaufen.
Bei AMD gibt es sicherlich eine grobe Roadmap für die nächsten Jahre, Papermaster oder Lisa sagten aber auch mal, dass diese regelmäßig überarbeitet wird ( monatlich, vierteljährlich ?) um auf neue Situationen zu reagieren.
Wird bei ZEN+ so gewesen sein. Der Weg zu TSMC 7nm eröffnete sich und AMD stoppte alles, was noch zu weit fortgeschritten war, um auf 7nm zu gehen. Für die OEMs gab es einen simplen 12nm Refresh, wodurch man die Zeit und Entwicklerkapazitäten für 7nm gewonnen hatte.

Ebenso sieht es doch aktuell auch aus.
5nm früher als erwartet, N6 EUV mit einfacher Portirung möglich statt N7+, durch Huawei Bann unerwartet hohe Kapazitäten verfügbar, Intel noch im Dornröschenschlaf, DDR5 steht an, neue stacked Chips Möglichkeiten (X3D), genügend Geld für mehrere Designs etc.

Lisa sagte ja auch, dass es früher einfacher war, da sie wegen der eingeschränkten Ressourcen nicht so viele Entscheidungsmöglichkeiten hatte.

Von daher würde ich auf geleakte Roadmaps nicht viel geben, kann sich ja vierteljährlich ändern, und AMD selbst hält sich ja sehr vage mit 5nm ZEN4 bis Ende 2022 unter vorbehalt. Da sind sie sehr flexibel um zu überraschen oder doch nur einen einfachen Refresh einzuschieben.

Sicher scheint mir nur, dass AMD sich nicht ausruht auf dem Erfolg und weiterhin an die technischen Grenzen geht. Solange sie nicht wieder einen Bulldozer verzapfen oder eine wichtige neue Entwicklung verpennen, werden wir noch viel Spaß mit AMD haben.

[HOT]

Dem kann man sicherlich zustimmen. 5nm ist durchaus nicht unwahrscheinlich.

[amdfanuwe]

Ich rätsel noch immer an der Abbildung zu AMDs X3D Packaging rum.

https://www.3dcenter.org/dateien/abbildungen/AMD-Packaging-Roadmap-2015-202X.jpg

Schaut man genauer hin, erkennt man 16 schwarze Quadrate auf einem weißem Quadrat in der Mitte. Sollen das ein 16 Core Chiplet stacked auf einem L3 Cache Chip symbolisieren? 4 davon auf einem darunterliegenden, nicht eingezeichneten, IF switch + I/O Chip für eine 64 Core CPU?
Ist der angenomme HBM Stack am Rand für Server als L4 sinnvoll für HPC???
Welche Anwendungen profitieren von mehreren Gigabyte lokalem L4?
Jemand ein paar Ideen dazu?

[maximus_hertus]

Wenn es in dieser Woche schon Reviews zu Zen3 geben soll, dann würden wir mehr haben als diesen einen Tweet von Ian.

Ich bin mir ziemlich sicher, dass wir diese Woche keine Zen Reviews sehen werden.

Eher irgendwas von Apple, die ja eigentlich immer in der 2. Septemberwoch was launchen.


Aber lassen wir uns überraschen :)

[Windi]

Ich rätsel noch immer an der Abbildung zu AMDs X3D Packaging rum.

Bei den höheren Stapeln muss es sich schon fast zwangsweise um Speicher handeln, da alles andere zuviel Wärme erzeugen würde.

Was aber die jeweils 16 kleinen schwarzen Quadrate auf den 4 weißen Quadraten bedeuten, kann ich mir auch nicht so richtig erklären.
Die schwarzen Quadrate müssen eigentlich zusammenhängen, sonst hätte man viel zu viele einzelne Chips. Symbolisieren sie nur einzelne Cores und das darunter liegende weiße Quadrat ist der L3 Cache über den alle verbunden sind? Steigen dadurch nicht die Latenzen? Oder sind die weißen Quadrate zusätzlicher L4 Cache?

Ich bin da völlig überfragt.
Eigentlich sollte das alles keine Sinn ergeben und nicht viel bringen. Aber AMD wird schon wissen was sie da entwickeln.

Edit:
Oder die schwarzen Quadrate sind einfach die "normalen" Chiplets und die Weißen die IO Chips.
Dann wäre die große schwarze Platte auf der "AMD" steht ein großer Interposer auf dem 4 CPUs und 4 HBM Stapel gelötet wurden.
Eine Art 4 Sockel System auf engstem Raum und ultraschnell über den Interposer verbunden.
Das wäre jetzt meine wahrscheinlichste Wette.

[basix]

Ich rätsel noch immer an der Abbildung zu AMDs X3D Packaging rum.

Schaut man genauer hin, erkennt man 16 schwarze Quadrate auf einem weißem Quadrat in der Mitte. Sollen das ein 16 Core Chiplet stacked auf einem L3 Cache Chip symbolisieren? 4 davon auf einem darunterliegenden, nicht eingezeichneten, IF switch + I/O Chip für eine 64 Core CPU?
Ist der angenomme HBM Stack am Rand für Server als L4 sinnvoll für HPC???
Welche Anwendungen profitieren von mehreren Gigabyte lokalem L4?
Jemand ein paar Ideen dazu?

Ich vermute, X3D + HBM kommt eher bei den GPUs (RDNA3, CDNA2) zum Einsatz. CPU-Chiplets auf SRAM-Chiplets würde zwar Sinn machen, der HBM dazu aber nicht.

Für mich machen folgende Szenarien Sinn:

CPU-Chiplets auf SRAM-Chiplet und/oder IO-Interposer
GPU-Chiplets auf SRAM-Chiplet und/oder IO-Interposer + HBM

[Berniyh]

Die schwarzen Quadrate geben vermutlich eher die logische Struktur wieder als wirklich separate Chips.

Das ist ja auch eher ein Design, wie man sich das vorstellen könnte als denn eine reale Implementierung wie in den anderen Darstellungen.
Muss also keineswegs so aussehen, wenn es denn umgesetzt wird.

[HOT]

Zen4, CDNA2 und RDNA4 würde ich sowas einordnen.
RDNA3 wird sicherlich nur das I/O vom Compute-Die trennen.

Das spricht übrigens dafür, dass Raphael eine monolithische APU ist, da das ja ein Massenprodukt sein wird, was so komplex sicherlich nicht produziert werden wird.

[amdfanuwe]

Die Unterschrift "Aggressive Roadmap" ließ mich schon hoffen, dass das mit Milan ZEN3 kommen könnte. Halt mal die paar Wochen noch abwarten, bis wir erleuchtet werden.

[amdfanuwe]

Symbolisieren sie nur einzelne Cores und das darunter liegende weiße Quadrat ist der L3 Cache über den alle verbunden sind? Steigen dadurch nicht die Latenzen?
Durch das stacked Design sollten die Latenzen nicht steigen. Die Anbindung könnte gar zu kürzeren Leitungswegen führen als wenn auf dem Chip alles nebeneinander liegt.

[NC]

Ist der angenomme HBM Stack am Rand für Server als L4 sinnvoll für HPC???
Welche Anwendungen profitieren von mehreren Gigabyte lokalem L4?
HBM hat mehr Latenz als DDR, das wäre ein anti-cache.
(Esseiden es geht nur um Bandbreite füt GPUs)

[Gipsel]

HBM hat mehr Latenz als DDR, das wäre ein anti-cache.HBM hat vergleichbare Latenzen wie jeder DRAM und HBM nutzt übrigens auch DDR-Technik zur Übertragung.
Womit Du recht hast, daß es keine bessere Latenz als anderer DRAM hat und somit kein normaler Cache sein kann, sondern maximal als "Bandbreitenverstärker" dienen könnte.

[nonharderware]

Die Ergebnisse des "ClockTuner for Ryzen" lassen mich spekulieren, dass Zen 3 nicht so viel gegenüber Zen 2 "aufholen" kann - einfach weil die Möglichkeiten ausgeschöpft sind.

Ich meine schon, dass aufgrund von Verbesserungen Mehrperformance gegenüber Zen 2 vorhanden sein wird - aber 15-20% (bzw. +20-25%) werden es in meinen Augen nicht werden.

Daher vermute ich wären wohl um die 10% drinnen.

[Schnoesel]

Ich denk da ist sogar noch mehr drin. Wenn man nur an die Möglichkeiten denkt was ein besserer IF, unified Cache und die CCX Aufteilung bieten werden wir definitv min. im Bereich von 15%-20% sein. Das sind ja nicht gerade kleine Änderungen.

[Complicated]

Wie soll AMD denn die RAM-Tunings für alle Boards vorwegnehmen? Das ist so unsinnig nun von fehlenden IPC Verbesserungen zu sprechen, weil ein solches optimieren möglich ist. Aber naja...das wird nun die nächste Sau die durchs virtuelle Dorf getrieben wird....

[monitorhero]

Der Jahreszyklus ist doch im wesentlichen durch die OEMs gegeben. Die wollen jedes Jahr den Kunden was neues verkaufen.
Bei AMD gibt es sicherlich eine grobe Roadmap für die nächsten Jahre, Papermaster oder Lisa sagten aber auch mal, dass diese regelmäßig überarbeitet wird ( monatlich, vierteljährlich ?) um auf neue Situationen zu reagieren.
Wird bei ZEN+ so gewesen sein. Der Weg zu TSMC 7nm eröffnete sich und AMD stoppte alles, was noch zu weit fortgeschritten war, um auf 7nm zu gehen. Für die OEMs gab es einen simplen 12nm Refresh, wodurch man die Zeit und Entwicklerkapazitäten für 7nm gewonnen hatte.

Ebenso sieht es doch aktuell auch aus.
5nm früher als erwartet, N6 EUV mit einfacher Portirung möglich statt N7+, durch Huawei Bann unerwartet hohe Kapazitäten verfügbar, Intel noch im Dornröschenschlaf, DDR5 steht an, neue stacked Chips Möglichkeiten (X3D), genügend Geld für mehrere Designs etc.

Lisa sagte ja auch, dass es früher einfacher war, da sie wegen der eingeschränkten Ressourcen nicht so viele Entscheidungsmöglichkeiten hatte.

Von daher würde ich auf geleakte Roadmaps nicht viel geben, kann sich ja vierteljährlich ändern, und AMD selbst hält sich ja sehr vage mit 5nm ZEN4 bis Ende 2022 unter vorbehalt. Da sind sie sehr flexibel um zu überraschen oder doch nur einen einfachen Refresh einzuschieben.

Sicher scheint mir nur, dass AMD sich nicht ausruht auf dem Erfolg und weiterhin an die technischen Grenzen geht. Solange sie nicht wieder einen Bulldozer verzapfen oder eine wichtige neue Entwicklung verpennen, werden wir noch viel Spaß mit AMD haben.

Die Huawei Kapazitäten werden erst in ein paar Jahren frei, wenn der Vertrag ausgelaufen ist. Soweit ich weiß muss TSMC diesen Vertrag noch erfüllen.

[HOT]

An den RAM-Timings wird sich mMn nichts ändern. Was sich ändert sind die angekündigten 15% mehr int-IPC + ein paar % mehr Takt und der für alle Kerne verdoppelte L3$, der als solcher ja Druck von der Latenz nimmt und die CPU in eine 1-CCX-Variante verändert, was vor allem bei Spielen sehr gut wirken könnte.
Die CPU wird sicherlich mit dem ganz normalen IOD verbunden werden, für AM4 wirds eh nicht besser mMn. Vllt. gibts ne neue Rev., aber die Fertigung bleibt ja gleich, für 12LP+ ist es noch zu früh.

[BoMbY]

Was sich vermutlich schon ändern dürfte sind ein paar Prozent mehr IF-Takt, d.h. vermutlich könnte es z.B. bis zu DDR4-4000 ohne 1/2 Frequenzteiler funktionieren.

[amdfanuwe]

Die Huawei Kapazitäten werden erst in ein paar Jahren frei, wenn der Vertrag ausgelaufen ist. Soweit ich weiß muss TSMC diesen Vertrag noch erfüllen.
Da bist du wohl nicht auf dem laufendem:
TSMC yesterday has confirmed that the manufacturer does not plan to ship any wafers to Huawei or HiSilicon after September 14th.
https://www.anandtech.com/show/15915/tsmc-confirms-halt-to-huawei-shipments-in-september

[monitorhero]

Die Ergebnisse des "ClockTuner for Ryzen" lassen mich spekulieren, dass Zen 3 nicht so viel gegenüber Zen 2 "aufholen" kann - einfach weil die Möglichkeiten ausgeschöpft sind.

Ich meine schon, dass aufgrund von Verbesserungen Mehrperformance gegenüber Zen 2 vorhanden sein wird - aber 15-20% (bzw. +20-25%) werden es in meinen Augen nicht werden.

Daher vermute ich wären wohl um die 10% drinnen.

Scheint in meinen Augen auch realistischer, aber lassen wir uns überraschen. Wenn Igor schreibt, dass der 4950X nur 100mhz hinzugewinnt, wirkt das wie ein weiterer XT Chip.


Zitat von monitorhero Beitrag anzeigen
Die Huawei Kapazitäten werden erst in ein paar Jahren frei, wenn der Vertrag ausgelaufen ist. Soweit ich weiß muss TSMC diesen Vertrag noch erfüllen.
Da bist du wohl nicht auf dem laufendem:
Zitat:
TSMC yesterday has confirmed that the manufacturer does not plan to ship any wafers to Huawei or HiSilicon after September 14th.
https://www.anandtech.com/show/15915...s-in-september

Danke für die Info. Das wusste ich nicht.

[Complicated]

Die CPU wird sicherlich mit dem ganz normalen IOD verbunden werden, für AM4 wirds eh nicht besser mMn. Vllt. gibts ne neue Rev., aber die Fertigung bleibt ja gleich, für 12LP+ ist es noch zu früh.
Wie kommst du da drauf?

[ianm]

Die Huawei Kapazitäten werden erst in ein paar Jahren frei, wenn der Vertrag ausgelaufen ist. Soweit ich weiß muss TSMC diesen Vertrag noch erfüllen.
Das Handelsembargo der USA steht. Die letzte Bestellung von Huawei ging am 15. Mai ein. TSMC liefert am 14. September die letzten Wafer.

https://www.anandtech.com/show/15915/tsmc-confirms-halt-to-huawei-shipments-in-september

In 2019 war Huawei mit 23% größter Kunde bei TSMC. Das fällt nun weg. Zusammen mit Apple, welche auf 5nm gehen. Da sollten massig Kapazitäten frei werden, welche sich AMD teilweise auch schon gesichert hat.

[monitorhero]

Dann hoffe ich, dass sich Nvidia da auch noch ein paar Kapazitäten sichert um die Ampere Ti/Super Karten effizienter zu machen.

[Berniyh]

Scheint in meinen Augen auch realistischer, aber lassen wir uns überraschen. Wenn Igor schreibt, dass der 4950X nur 100mhz hinzugewinnt, wirkt das wie ein weiterer XT Chip.
Igor hat schon bei den XT Chips Bullshit erzählt.

[nonharderware]

Ich denk da ist sogar noch mehr drin. Wenn man nur an die Möglichkeiten denkt was ein besserer IF, unified Cache und die CCX Aufteilung bieten werden wir definitv min. im Bereich von 15%-20% sein. Das sind ja nicht gerade kleine Änderungen.

Wäre schön, dann kommt nämlich ein 16C/32T in mein System, ich bezweifle dies aber aufgrund der Ergenise des "ClockTuner for Ryzen" (CTR) und


IPC-Zuwachs von +15% (Integer) gegenüber Zen 2
nur geringfügiger Taktraten-Zugewinn gegenüber Zen 2
insgesamte Integer-Mehrperformance ca. +20% gegenüber Zen 2 (oberhalb 32C nur +10-15%)

Quelle: https://www.3dcenter.org/news/zen-3-milan-kommt-laut-amd-folien-mit-15-ipc-gewinn-und-20-insgesamter-mehrperformance

und / oder - bezogen auf einen 16C Zen 3 -


Zusammen mit der IPC-Steigerung von je nach Quelle von +15-20% ergibt sich hiermit ein potentieller Performance-Gewinn von +20-25% (unter gut skalierender Software), was ohne einen wirklichen Sprung in der Fertigungstechnologie schon sehr beachtbar wäre.


Quelle: https://www.3dcenter.org/news/hardware-und-nachrichten-links-des-7-august-2020

[Linmoum]

About Zen 3. Part 2.
10 core's processors - it's real :)

https://mobile.twitter.com/1usmus/status/1302989616463708162

10C dann der neue x800?

[mironicus]

Also ein Chiplet hat jetzt 10 Kerne? :)

[Der_Korken]

Ergibt Sinn. Hatte ich mir vor Ewigkeiten schon mal gedacht, dass man die 800er Serie irgendwie aufwerten muss. Takt allein bringt es nicht, weil 8 Kerne selbst mit 88W schon völlig outmaxed sind. Cool wäre, wenn AMD den mit 65W TDP (=88W PPT) bringen würde, einfach um den 10900K effizienztechnisch ordentlich zu rasieren :D.

Edit: @micronius: Nein, 2 Chiplets mit je 3 inaktiven Kernen.

[spike.sp.]

Kommt mit den neuen Zen eigentlich auch ein neuer Chipsatz oder bleibt es bei x570/b550?

[CompuJoe]

Kommt mit den neuen Zen eigentlich auch ein neuer Chipsatz oder bleibt es bei x570/b550?


Allein um die Mainboardhersteller friedlich zu stimmen muß es einen neuen Chipsatz geben ^^

[Lu]

Gibt es schon Infos welcher RAM Takt unterstützt wird bzw. was das Optimum sein wird?
Oder bleibt es bei den 3600Mhz für den RAM?

[nonharderware]

Kommt mit den neuen Zen eigentlich auch ein neuer Chipsatz oder bleibt es bei x570/b550?

Da ist es irgendwie sehr still seit dem Jahreswechsel geworden.
Ich meine einen x670 von ASMedia (und nicht von AMD) in Erinnerung zu haben - wobei ich denke, dass zumindest der x570 gut mit Zen 3 harmonieren wird.
Es kommen jetzt schon AGESA Updates, welche man in Verbindung mit Zen 3 bringen könnte - siehe

https://www.heise.de/newsticker/meldung/AMD-Ryzen-4000-Mainboard-Hersteller-bereiten-sich-mit-BIOS-Updates-vor-4885918.html

bzw.

https://www.pcgameshardware.de/CPU-CPU-154106/News/Ryzen-4000-Neues-UEFI-Neuerung-Renoir-APUs-1357563/

[Der_Korken]

Gibt es schon Infos welcher RAM Takt unterstützt wird bzw. was das Optimum sein wird?
Oder bleibt es bei den 3600Mhz für den RAM?

Es wird sehr wahrscheinlich bei 3200Mhz bleiben. Alles darüber gibt es offiziell nicht, sondern ist OC laut JEDEC-Spezifikation. Wie gut sich Zen 3 speicherseitig übertakten lässt, hängt imho davon ab, ob es einen neuen IO-Die gibt.

[AlterSack]

Kommt mit den neuen Zen eigentlich auch ein neuer Chipsatz oder bleibt es bei x570/b550?

Der B550 ist doch neu. Was soll da Neues kommen?
Maximal ein Nachfolger für X570, vllt. mit einem optimierten
IO-Chip von Zen3, falls der optimiert wurde.

[mironicus]

Neue Mainboards machen Sinn, denn normalerweise werden Zen 3 auf bestehenden Mainboards erst nach einem Bios-Update unterstützt, die die Boards bei Neukauf normalerweise noch nicht haben.

Die Hersteller könnten bei vermeintlichen X670-Bords mit "Ryzen 5000-ready" werben. Außerdem könnte langsam mal USB 4.0 verbaut werden.

[Complicated]

Da 4x USB direkt aus der CPU angebunden sind, muss AMD dies einfach in Zen3 verbauen und braucht kein anderes Board um 4 USB 4.0 Anschlüße anzubieten, wenn das jetzt kommen soll.

https://www.hardwareluxx.de/images/cdn01/42777AEDA0564470A6A11FB61F94F7CD/img/AF00E0EB2BAC448DB8C79E7BF92FD7C0/AMD-NextHorizonE3-DavidMcAfee-030_AF00E0EB2BAC448DB8C79E7BF92FD7C0.jpg

Neues Board kaufen um BIOS-Update zu vermeiden? Echt jetzt?

[Brillus]

Da 4x USB direkt aus der CPU angebunden sind, muss AMD dies einfach in Zen3 verbauen und braucht kein anderes Board um 4 USB 4.0 Anschlüße anzubieten, wenn das jetzt kommen soll.

https://www.hardwareluxx.de/images/cdn01/42777AEDA0564470A6A11FB61F94F7CD/img/AF00E0EB2BAC448DB8C79E7BF92FD7C0/AMD-NextHorizonE3-DavidMcAfee-030_AF00E0EB2BAC448DB8C79E7BF92FD7C0.jpg

Neues Board kaufen um BIOS-Update zu vermeiden? Echt jetzt?
Kann auch eine Frage der Verbindungen auf dem Board sein.

Ich denke auch das es für die OEM "neue" Chipsätze gibt, in Anführungszeichen weil ich ca 75% Chance sehe das es einfach nur gleiches Silizium mit neuem Namen ist.

[HOT]

A520 und B550 sind nagelneu, es gibt keine neuen Chipsätze.

[Linmoum]

Es wird einen X-Chipsatz ohne Lüfter mMn geben. Mehr aber auch nicht.

[HOT]

Glaub ich nicht. Was soll ASMedia am X570 besser machen? Wenn dann wird der eher schlechter... ne es wird beim X570 bleiben bis AM5.

[Linmoum]

Die Frage ist nicht, was da besser gemacht werden soll, sondern was die Boardpartner wollen. Und das ist neues Zeugs zu verkaufen. Die sind alles andere als glücklich, wenn es da jetzt bis (Anfang) 2022 keine neuen Boards gibt.

Ich sehe das grundsätzlich wie du, dass da nicht mehr viel geht bis AM5 und PCIe 5.0/DDR5. Aber eine Änderung ist eben der Wegfall des Lüfters und damit kann man dann wunderbar neue Boards verkaufen.

[nonharderware]

Ich bin der Meinung, dass es bei x570 neben ein paar neuen Modellen, bzw. Revisionen bekannter Serien, die derzeit angebotenen Boards mit 5x0 Chipsatz weiterhin geben wird.
Deren Verpackung wird z.B. als "Zen 3 ready" markiert (eventuell nur mittels Pickerl / Aufkleber) und signalisiert dem Käufer den unkomplizierten Start mit genannten CPUs.

EDIT:
Ich denke damit wird man auch die Boardhersteller glücklich machen, weil damit problemlos vorhandene Produkte in ein neues Gewand kommen - ohne die Entwicklungs-/Setup-Kosten.
Klar: Vorhandene x570 Besitzer werden nicht upgraden; der Zwang stellt sich aber nicht, da ohnehin Zen 3 kompatibel.

[HOT]

Die Frage ist nicht, was da besser gemacht werden soll, sondern was die Boardpartner wollen. Und das ist neues Zeugs zu verkaufen. Die sind alles andere als glücklich, wenn es da jetzt bis (Anfang) 2022 keine neuen Boards gibt.

Ich sehe das grundsätzlich wie du, dass da nicht mehr viel geht bis AM5 und PCIe 5.0/DDR5. Aber eine Änderung ist eben der Wegfall des Lüfters und damit kann man dann wunderbar neue Boards verkaufen.

Gibt's doch. B550 und A520. Dann gibt's einfach noch ne 2. Welle X570 und alles ist gut.

[nonharderware]

Gibt's doch. B550 und A520. Dann gibt's einfach noch ne 2. Welle X570 und alles ist gut.

Genau dies meine ich auch - siehe ein Posting über deinem ;)

[Langlay]

Es kommen jetzt schon AGESA Updates, welche man in Verbindung mit Zen 3 bringen könnte - siehe

https://www.heise.de/newsticker/meldung/AMD-Ryzen-4000-Mainboard-Hersteller-bereiten-sich-mit-BIOS-Updates-vor-4885918.html

bzw.

https://www.pcgameshardware.de/CPU-CPU-154106/News/Ryzen-4000-Neues-UEFI-Neuerung-Renoir-APUs-1357563/


So wie ich das verstanden habe, ist AGESA Combo PI v2 grundsätzlich ZEN3 kompatibel. Also den Zen3 Support gibts schon Monate mittlerweile. War allerdings bei den früheren Launches (Zen+ und Zen2) auch so.

[Nightspider]

A520 und B550 sind nagelneu, es gibt keine neuen Chipsätze.

Das sind trotzdem Einsteiger-Chipsätze.

Es wird nach 1,5 Jahren garantiert einen neuen IO-Chip geben und mit dem kann man modernere Mainboards bauen.

[dildo4u]

Der näste Sprung kommt mit DDR5, Intel hat seine Chipsätze deutlich länger gezogen als 18 Monate. Z490 ist immer noch DMI 3.0.

DMI 3.0, released in August 2015, allows the 8 GT/s transfer rate per lane, for a total of four lanes and 3.93 GB/s for the CPU–PCH link.

Intel 400 series chipsets also support DMI 3.0.

https://en.wikipedia.org/wiki/Direct_Media_Interface

[AlterSack]

Die Frage ist nicht, was da besser gemacht werden soll, sondern was die Boardpartner wollen. Und das ist neues Zeugs zu verkaufen. Die sind alles andere als glücklich, wenn es da jetzt bis (Anfang) 2022 keine neuen Boards gibt.

Ich sehe das grundsätzlich wie du, dass da nicht mehr viel geht bis AM5 und PCIe 5.0/DDR5. Aber eine Änderung ist eben der Wegfall des Lüfters und damit kann man dann wunderbar neue Boards verkaufen.

Der Verkauf der B550-Boards dürfte noch nichtmal richtig angelaufen sein,
da viele auf Zen3 warten, bis sie sich ein neues MB leisten (ich auch).
Im Handel sind die auch noch nicht so richtig angekommen.
Schaute die letzten Tage bei MF, da gibt es nur ein B550 in mATX,
das Msi Mortar ist nicht bei (hätt ich gerne zusammen mit Zen3).

[Leonidas]

About Zen 3. Part 2.
10 core's processors - it's real :)
https://mobile.twitter.com/1usmus/status/1302989616463708162


AMD 2021: 8C -> 10C
Intel 2021: 10C-> 8C

[ShinyMcShine]

AMD 2021: 8C -> 10C
Intel 2021: 10C-> 8C
lol

Dann wird der von mir geplante Neukauf eines Zen3 Ryzen 7 [4|5]800X wohl kein 8-Kerner sonder ein 10-Kerner?
Oder dann eben doch ein 8-Kerner für noch weniger Euros (~200€ :eek:).

Wird interessant, wie sie dann mit den Namen und Modellnummern verfahren.

Oh Mann, wenn jetzt noch die 15% IPC Gewinn oben drauf kommen + 2 Cores mehr pro CCX... Also in den Intel-Strategie-Meetings würde ich gerne mal Mäuschen sein und mithören.

[RLZ]

Also ein Chiplet hat jetzt 10 Kerne? :)
Das werden 2 Chiplets sein. Da könnte man ganz schlechte verbauen, aber imo geht es da mehr um Produktpolitik.
Würde mich auch nicht wundern, wenn wir noch einen 14 Kerner sehen werden. Die Preislücke zwischen 12 und 16 ist noch groß genug.

[Neosix]

Schade, für einen Moment dachte ich auch, es handelt sich um neue 10C Chiplets... Denke ein 8 Kerner wird für Spieler die bessere Wahl sein, da man sich die zwischen Chiplet Latenzen sparen wird.

[davidzo]

Das wird aber spannend wenn AMD eben einen direkten 10900K Konkurrenten aufstellt.

Mit der erhöhten IPC und etwas mehr Turbotakt könnte der dann sowohl in Singlethread als auch Multithread an Intels consumer Flaggschiff vorbeiziehen, bei 1,5 bis 2x besserer Energieeffizienz (letzteres ist ja jetzt schon der Fall).

[basix]

Das werden 2 Chiplets sein. Da könnte man ganz schlechte verbauen, aber imo geht es da mehr um Produktpolitik.
Würde mich auch nicht wundern, wenn wir noch einen 14 Kerner sehen werden. Die Preislücke zwischen 12 und 16 ist noch groß genug.

Japp. Der 10-Kerner wird wohl der 4800X sein. Der 3800X war irgendwie nutzlos und verkaufte sich dementsprechend schlecht. 10C anstatt 8C gäbe einen entsprechenden Boost und Abstand zum 4700X und würde den ASP und somit die Marge trotz zweitem Chiplet wohl ein bisschen anheben.

Mögliches Lineup

6C = 229 Euro
8C = 329 Euro
10C = 429 Euro
12C = 529 Euro
14C = 629 Euro
16C = 749 Euro


Abverkauf hat ja schon begonnen. 260 Euro für den 3700X :D

[Berniyh]

Oh Mann, wenn jetzt noch die 15% IPC Gewinn oben drauf kommen + 2 Cores mehr pro CCX... Also in den Intel-Strategie-Meetings würde ich gerne mal Mäuschen sein und mithören.
Ne, ziemlich sicher 8C pro CCD wie bislang, aber halt nicht mehr in CCX unterteilt (das war ja bereits bekannt).
Ich glaube aber, dass er es genau so verstanden hat wie du.

Letztendlich macht es durch den Wegfall der CCX Aufteilung für AMD jetzt eben Sinn auch 10C Prozessoren anzubieten.
Das ging mit 2x4C wie bei Zen 2 nicht vernünftig.
Dadurch wird dann wahrscheinlich auch das Lineup etwas vernünftiger, da der 10C dann vermutlich der zukünftige 4800X werden dürfte und sich damit etwas deutlicher vom 4700X (8C) absetzt.

[w0mbat]

Ich denke wir sehen Zen3 wirklich schon im Oktober.

[ShinyMcShine]

Ich denke wir sehen Zen3 wirklich schon im Oktober.

Gerne!

[HOT]

Japp. Der 10-Kerner wird wohl der 4800X sein. Der 3800X war irgendwie nutzlos und verkaufte sich dementsprechend schlecht. 10C anstatt 8C gäbe einen entsprechenden Boost und Abstand zum 4700X und würde den ASP und somit die Marge trotz zweitem Chiplet wohl ein bisschen anheben.

Mögliches Lineup

6C = 229 Euro
8C = 329 Euro
10C = 429 Euro
12C = 529 Euro
14C = 629 Euro
16C = 749 Euro


Abverkauf hat ja schon begonnen. 260 Euro für den 3700X :D


Das passt nicht ganz zu den voraussichtlichen Modellnummern.

3600(X) -> 5600(X) -> Zen3 6-Core
3700X -> 5700(X) -> Zen3 8-Core
3800X -> 5800(X) -> Zen3 10-Core
3900(X) -> 5900(X) -> Zen3 12-Core
3950X -> 5950X -> Zen3 16-Core

[ShinyMcShine]

Falls wirklich 4-16 Kerner mit je 2 Cores Abstand kommen, würde ich an AMDs Stelle die Gelegenheit nutzen, die Modellnummern neu zu unterteilen, von 5900 (16 cores) bis 5300 (4 cores).
In 5 Generationen müssen sie 'eh mit was Neuem daher kommen...

[HOT]

14-Kerner ergibt einfach keinen Sinn. Und ne Neueinteilung wirds auch nicht geben. Das passt doch so alles hervorragend.

[ShinyMcShine]

14-Kerner ergibt einfach keinen Sinn. Und ne Neueinteilung wirds auch nicht geben. Das passt doch so alles hervorragend.

Das mit dem "hervorragend" hört für mich spätestens bei der "50" für den 16 Kerner auf. Der hätte eine eigene Klasse verdient, und nicht eine Sub-Klassifizierung bei der 900er...

[Dorn]

Gerne!
Sogar sehr gerne aber ist es für ein Oktober Release nicht zu ruhig dafür?:confused:

[HOT]

Mit 600$+ ist das ein Nischenprodukt, die 50 ist da schon sehr gut gewählt.
Das ist halt in TR-Namensschema sortiert, nicht ins Mainstreamlineup.

[RLZ]

14-Kerner ergibt einfach keinen Sinn.
Weil?
Und ne Neueinteilung wirds auch nicht geben. Das passt doch so alles hervorragend.
Wie Shiny schon erklärt hat, ist die Nummerierung schon bei der aktuellen Generation kaputt.
Mit der Zen4 Generation bekommen wir noch mehr Cores. Ich glaube nicht, dass AMD den Weg gehen will nur die letzten Ziffern zu ändern. Dann haben wir irgendwann einen 7999,99.

[basix]

Was mich bei allfälligen 10, 12 und 14 Kernern interessieren würde: Wie werden die CCD Core mässig aufgeiteilt? Jeweils 8+x Cores oder symmetrisch x+x? Ersteres wäre vom Gefühl her irgendwie besser (Performance, SW). Letzteres wohl einfacher fürs Binning, weil man bei ersterem immer ein "gutes" und voll aktiviertes 8C Die bräuchte und das zweite Die bei 10C und 12C sehr stark salvagen müsste.

[ShinyMcShine]

Mit 600$+ ist das ein Nischenprodukt, die 50 ist da schon sehr gut gewählt.

Genau das sehe ich eben nicht so. Für das Top-Produkt sollte man etwas Hervorstechendes haben und nicht eine Klassifizierung unter einer niedrigeren Serie.

[HOT]

Bisherige Klassifikation

Deskop: 3600-3700-3800-3900
TR: 3950(eben AM4)-3960-3970-3990

Ich glaub kaum, dass sich das ändern wird. Das bleibt in der 5k-Generation sicherlich gleich. Bei AM5 könnte es da größere Änderungen geben, vielleicht.

Sicherlich wird sich Cezanne hier noch stärker mit eingliedern, eben auch mit deaktivierter Grafik. So könnt ich mir vorstellen, dass der 5700X dann 95W mit Vermeer ist, während der 5700 (und 5700G) mit 65W dann ein Cezanne ist, wenn dieser mal erscheint.

RLZ
Der Markt ist zu klein und er würde den größeren kannibalisieren, deshalb nicht. AMD wird so mehr verdienen.
Ist übrigens der gleiche Grund, warum es keinen 48-Kerner gibt.

[RLZ]

Der Markt ist zu klein und er würde den größeren kannibalisieren, deshalb nicht. AMD wird so mehr verdienen.
Das ist ja eine Preisfrage. Wenn sie genug Chiplets mit 7+ Cores haben, können sie auch mehr Geld damit verdienen.

[HOT]

Das spielt bei den wenigen CPUs, die sich in dem Preisbereich bewegen genau keine Rolle.

[RLZ]

Das spielt bei den wenigen CPUs, die sich in dem Preisbereich bewegen genau keine Rolle.
Gerade vorher war es dein Argument. Nun spielt es keine Rolle :freak:
Realistisch gesehen hat von unser keiner eine Ahnung wie die Produktplanung aussehen wird. Das ist ein Excel-Spiel für das uns die Zahlen fehlen.

[dildo4u]

Zen 3 Infos am 8.10.2020.

https://twitter.com/AMDGaming/status/1303726683976069123

[Neurosphere]

https://videocardz.com/newz/amd-to-introduce-zen3-on-october-8-radeon-rx-6000-series-on-october-28

[mironicus]

https://cdn.videocardz.com/1/2020/09/AMD-Zen3-DIE.jpg

Kann es sein, daß der IO-Die kleiner geworden ist (jetzt eher quadratisch) und die CPU-Kerne größer im Vergleich zu Zen2?

[basix]

Das täuscht vermutlich.

[Oddzz]

https://cdn.videocardz.com/1/2020/09/AMD-Zen3-DIE.jpg

Kann es sein, daß der IO-Die kleiner geworden ist (jetzt eher quadratisch) und die CPU-Kerne größer im Vergleich zu Zen2?

Dies ist der beste Vergleich, den ich auf die Schnelle finden konnte.
https://i.imgur.com/48NYOmY.jpg

[BoMbY]

Sieht schon anders aus, aber das kann auch eine Verzerrung der Linse sein, oder sowas.

[Complicated]

Ja vor allem wenn man mal die Kleinteile drumherum betrachtet. Das sieht recht identisch aus wenn man da abzählt.

[Screemer]

es ist exakt die gleiche anzahl an teilen außen rum und die gleche pad anordnung (versatz bei den pads auf der rechten/linken seite). nur an der mittelachse gespiegelt.

[Brillus]

Sieht schon anders aus, aber das kann auch eine Verzerrung der Linse sein, oder sowas.
Ist gespiegelt.

[Berniyh]

Kann es sein, daß der IO-Die kleiner geworden ist (jetzt eher quadratisch) und die CPU-Kerne größer im Vergleich zu Zen2?
Ich hab das gerade mal ausgemessen.
Und zwar hab ich jeweils die lange Seite der kleinen Elemente am Rand als Referenz genommen, d.h. die gemessenen Längen auf diese normiert.
Daraus ergeben sich dann folgende Aspect-Verhältnisse:
Zen 2 Chiplet: 1.92
Zen 2 IO Die: 1.50
Zen 3 Chiplet: 1.21
Zen 3 IO Die: 0.99

Ist natürlich extrem ungenau, vor allem da dass sehr verpixelt ist.
Dennoch ist der Unterschied in meinen Augen zu groß als dass es nur die Verzerrung sein könnte (welche ich ja zumindest theoretisch durch die Normierung korrigiert hätte, wenn man davon ausgeht, dass diese für beide gleich groß sind).
Der Zen 3 IO Die geht also wohl eher in Richtung quadratisch und auch die Chiplets scheinen zumindest ein bisschen breiter geworden zu sein.

Ist aber wie gesagt sehr ungenau, evtl. ist es auch Quatsch. ;)

[Piefkee]

https://cdn.videocardz.com/1/2020/09/AMD-Zen3-DIE.jpg

Kann es sein, daß der IO-Die kleiner geworden ist (jetzt eher quadratisch) und die CPU-Kerne größer im Vergleich zu Zen2?


Ja sieht so aus...
Auf jeden Fall ist alles eher quadratisch geworden IO und Chiplets

[Neurosphere]

Kann es nicht eher sein das das an der Perspektive liegt?

[Denniss]

Bei Betrachtung der Kleinteile drumherum liegt das definitiv an der Perspektive

[Berniyh]

Bei Betrachtung der Kleinteile drumherum liegt das definitiv an der Perspektive
Teilweise definitiv, aber wie gesagt in meiner Berechnung habe ich die Längen und Breiten der Chips auf die Elemente an den jeweiligen Seiten normiert, daher denke ich schon, dass IO Die und Chiplets breiter geworden sind.

[HOT]

Das IOD hat sich nicht verändert, die SMD-Bestückung ist nur gespiegelt. Vielleicht sind die CCDs minimal breiter geworden, kann sein, dass die jetzt ein paar mm² mehr haben. Ich würd das als Bestätigung sehen, dass das IOD weiterverwendet wird und es nur neue CCDs gibt.

[basix]

Teilweise definitiv...

:confused::lol:

Die Chips sehen schon etwas breiter aus. Aber ich glaube es ist sinnlos, über das zu diskutieren.

[Berniyh]

:confused::lol:
Was stört dich daran?

[basix]

Nichts, alles gut ;)

Aber je nachdem, wie man es zuerst auffasst ist es irgendwie lustig: Definitiv = Voll und ganz. Dann kann das "teilweise" daneben widersprüchlich aussehen ;)

[w0mbat]

Icb bin wirklich mega gespannt auf Zen3, es war ja abzusehen, dass wir schon im Oktober Infos bekommen.

Ich hoffe wirklich, dass Zen3 voll rein haut und sich in allen Bereichen vor Intel setzt, dann liefert Intel vielleicht mit Rocket-/Alder-Lake.

[Berniyh]

Nichts, alles gut ;)

Aber je nachdem, wie man es zuerst auffasst ist es irgendwie lustig: Definitiv = Voll und ganz. Dann kann das "teilweise" daneben widersprüchlich aussehen ;)
Ah so.

Aus meinen Messungen ist schon recht klar erkennbar, dass die Bilder deutlich unterschiedlich verzerrt sind, also ist der Effekt auf jeden Fall vorhanden. (daher "definitiv")
Wenn ich die Muse dazu hätte würde ich die Perspektive korrigieren, aber das ist ein bisschen Arbeit.
Zumal es ja so wichtig auch wieder nicht ist.

Aber es scheint schon so zu sein, dass beide Chips einen Ticken breiter sind als bislang. (daher "teilweise")

@HOT: dafür, dass Zen 3 exakt das gleiche IO Die wie Zen 2 verwendet gibt es keinen Beleg und es gibt auch keinen wirklichen Grund dafür.
Wenn man Verbesserungen einpflegen kann, warum denn auch nicht?

[basix]

Der geringste R&D Aufwand für AMD wäre, das selbe IOD zu verwenden. Aber so viele Änderungen muss man ja gar nicht einpflegen. Hier und da eine Optimierung / Kinderkrankheit beheben und vor allem bessere Stromsparmechanismen implementieren. Das hilft den CPUs als auch einem allfälligen X670 Chipsatz.

AMD musste nur 120mm2 + 80mm2 + 400mm2 and Chips desigen, wobei letzterer einfach das Desktop IOD * 4 ist.

[robbitop]

Ein neuer IOD: bräuchte man wieder neue Masken und man muss wieder RnD reinstecken. Den alten zu nutzen wäre in Bezug auf Abschreibung super.

Aber: GF hat den neuen 12LP+ Prozess, der potenziell gut Leistungsaufnahme sparen kann und nicht so teuer sein sollte. Dazu kommt, dass die relativ hohe Latenz den CPUs nicht so gut tut in Bezug auf Konkurrenzfähigkeit. Verbesserungen in dieser Hinsicht, sofern verfügbar, würden ein neues IOD bedeuten (IF und IMC Verbesserungen).

Es bleibt spannend, für welchen Weg sich AMD entscheidet.

[HOT]

AFAIK ist es für 12LP+ zu früh.

[Berniyh]

Ein neuer IOD: bräuchte man wieder neue Masken und man muss wieder RnD reinstecken. Den alten zu nutzen wäre in Bezug auf Abschreibung super.
Damit hast du schon recht.
Es gibt auf jeden Fall Argumente für und wider neues IOD, wenn der alte (wahrscheinlich) mit den neuen Chiplets kompatibel wäre.

Meine Einschätzung dazu ist halt, dass AMD zuletzt immer versucht hat sich in kleinen Schritten zu entwickeln und da ist ein neues IOD evtl. einfach ganz gut um sich auf die größeren Änderungen im IOD für Warhol und Raphael vorzubereiten.
So kann man ggf. hier und da schon Dinge als getestet und implementiert abhaken.
Dazu kommt, dass im IOD evtl. auch noch "unnützes" Zeug ist, welches man nicht im ersten Schritt mit rausgeworfen hat und so die Fläche verkleinern kann.

Unter Umständen wäre es ja auch denkbar, dass man hier zweigleisig fährt, also z.B. für Server das gleiche IOD, für Desktop (wo halt die bereits erwähnten Stromsparmechanismen im IOD wichtiger sind) aber eine neue Revision mit kleineren Optimierungen.
Oder natürlich genau umgekehrt.

Wäre es eigentlich denkbar, dass AMD das IOD zukünftig bei Samsung (z.B. in 8nm) fertigen lässt? Oder wäre das in Bezug auf die Kooperation mit TSMC problematisch?
Also jetzt nicht für Zen 3, aber evtl. für die Nachfolgegenerationen.

[Birdman]

Damit hast du schon recht.
Es gibt auf jeden Fall Argumente für und wider neues IOD, wenn der alte (wahrscheinlich) mit den neuen Chiplets kompatibel wäre.
Ich hoffe stark auf ein neues IOD, denn zumindest was dieses bei den EPYCs an Strom zieht, ist nicht mehr feierlich.
Hier läge dann auch ein ziemlich grosses Potenzial für mehr "IPC" drin - einfach durch das umverlegen des vorhandenen Powerbudgets vom IOD auf die Cores.

[Complicated]

Bei Vollast ist bei EPYC der Stromverbrauch besser als bei Intels Mesh, schon bei der ersten Version. Und die IF wurde ja schon verbessert zu Zen2. Anand hatte das mal ausgemessen:
https://www.anandtech.com/show/13124/the-amd-threadripper-2990wx-and-2950x-review/4
AMD’s product here gives two interesting data points. Firstly, when the cores are weakly loaded, the IF + DRAM controller + IO accounts for a massive 43% of the total power of the processor. This is compared to 4% for the i7-8700K and 19% for the i9-7980XE. However, that 43% reduces down to around 25% of the full chip, but this is still on par with the bigger mesh based processor from Intel.

Another interesting point is that the combined non-core power doesn’t change that much scaling up the cores, going from ~17.6W to ~25.7W. For the big Intel chip, we saw it rise from ~13.8W up to beyond 40W in some cases. This brings the question as to if Intel’s offering can scale in power at the low end, and if AMD’s non-core power as an initial ‘power penalty’ to pay before the cores start getting loaded up.

[basix]

Bei Vollast ist bei EPYC der Stromverbrauch besser als bei Intels Mesh, schon bei der ersten Version. Und die IF wurde ja schon verbessert zu Zen2. Anand hatte das mal ausgemessen:
https://www.anandtech.com/show/13124/the-amd-threadripper-2990wx-and-2950x-review/4

Bei Vollast OK, bei Teillast saufen beide IOD fast gleich viel, z.B. wenn nur 10-20% der Cores ausgelastet werden.

[Lawmachine79]

Welche Sockel wird das (ein Neuer?) und gibt es schon eine Performanceprognose im Vergleich zum 10900k?

[dildo4u]

15% Schneller als Zen2 Sockel bleibt AM4 wird vermutlich erst ersetzt wenn DDR5 Mainstream Reif wird.

[nordic_pegasus]

Welche Sockel wird das (ein Neuer?) und gibt es schon eine Performanceprognose im Vergleich zum 10900k?

Zen3 wird noch AM4 und kompatibel zu B550/X570. Zen4 soll dann wegen DDR5 und USB4 wohl einen neuen Sockel (AM5) benötigen.

[basix]

Prognose ist momentan +15-20% und in Spielen evtl. nochmal etwas mehr.

[Lawmachine79]

Zen3 wird noch AM4 und kompatibel zu B550/X570. Zen4 soll dann wegen DDR5 und USB4 wohl einen neuen Sockel (AM5) benötigen.
Zen4-Release steht aber noch in den Sternen oder?

Nice! Dann wird meine nächste CPU wieder ein AMD.

[dildo4u]

Sie haben bis jetzt jedes Jahr was Neues gebracht Zen 4 kann also 2021 was werden wenn auch erst zum Ende.

[Screemer]

Ich wiederhole mich zwar aber imho kommt da noch ein AM4 refreah bevor zen4 aufschlägt. Ddr5 ist imho in einem Jahr schlicht noch nicht reif genug.

[basix]

Japp. Entweder Ende 2021 oder Frühling 2022 wird wohl Zen 4 kommen. Es gab zwar Gerüchte um einen Zen 3+, dann könnte es auch Mitte 2022 werden.

[Complicated]

Ich wiederhole mich zwar aber imho kommt da noch ein AM4 refreah bevor zen4 aufschlägt. Ddr5 ist imho in einem Jahr schlicht noch nicht reif genug.
Hier schreitet der Serverbereich voran. IBMs Power10 unterstützt schon DDR5 und Intel wird auch so schnell wie möglich aus der PCIe 4.0 Falle raus.
Hier baut sogar Nvidia auf Epyc auf derzeit mit Ihren teuren HPC-Kisten, da schlicht niemand auf Intel-Systemen PCIe 4.0 Hardware validieren kann.
Intel wird versuchen die, wie in der Vergangenheit, wieder als erster für Hardware-Validierungen verfügbar zu sein und AMD wird hier vermutlich versuchen den Schwung zu halten und sich so weiteren OEM-Hersteller als Referenzplattform, auch für DDR5, zu etablieren.

Aus diesem Grund denke ich, dass hier nicht die AM4/AM5 Plattform im Consumer Segment entscheidet was sinnvoll ist, sondern die Serversparte. Und AMD wird wohl AM4-Sockel behalten und bei Threadripper mit DDR5 anfangen, nach Server. Also könnten daher die Ryzen-Linie als letztes in 5nm kommen, je nach Kostenlage zu dem Zeitpunkt für DDR5 gegenüber DDR4 - Die Desktop-APUs würde ja enorm profitieren.

Das spricht schon für einen AM4-Refresh, doch ich denke der wird einfach in Form einer APU kommen und nicht direkt mit Chiplets bestückt sein. Die werden in Server laufen denke ich derzeit. Cezanne->Rembrandt ist ja schon bekannt.

[w0mbat]

Ich wiederhole mich zwar aber imho kommt da noch ein AM4 refreah bevor zen4 aufschlägt. Ddr5 ist imho in einem Jahr schlicht noch nicht reif genug.
Zen -> Zen+ waren 13,5 Monate (3.3.17 -> 19.4.18)
Zen+ -> Zen2 waren 14,5 Monate (19.4.18 -> 7.7.19)
Zen2 -> Zen3 werden über 15 Monate (7.7.19 -> min. 8.10.20)

Ich erwarte Zen4 frühestens zur CES Anfang 2022 (eher später) und bis dahin sollte DDR5 schon gut verfügbar sein. Sind ja noch fast 1,5 Jahre.

[Complicated]

Zen3 kommt dieses Jahr - du meintest wohl Zen4 in 2022 zur CES mit DDR5 in 5nm.
https://www.3dcenter.org/news/hardware-und-nachrichten-links-des-9-september-2020
Danach soll es am 8. Oktober neues zu Zen 3 geben, am 28. Oktober dann zur RDNA2-Architektur.

[w0mbat]

Klar, sollte aus meinem Post ja hervorgehen. Ich hab ja extra den 8.10. genannt.

[Der_Korken]

Ich hab ja schon ein paar Mal geschrieben, dass ich auf ein neues IOD für Zen 3 hoffe. Bei der Renoir-Vorstellung hat AMD weitere Effizienzverbesserungen für das IF genannt (ich gehe stark davon aus, dass das in Bezug auf Matisse gemeint war) und auf dem FAD 2020 auch Latenzverbesserungen. Das kann natürlich alles nicht in Desktop-Modelle einfließen, wenn man den alten IOD weiterverwendet. Das wäre zwar wahrscheinlich ökonomischer, aber imho kann und muss AMD hier ihr aktuelles Momentum im CPU-Bereich ausbauen und sollte sich durch ein IOD-Sparbrötchen nicht ausbremsen. Man hat endlich die Gelegenheit das letzte Intel-Bollwerk im Desktop anzugreifen, nämlich die reine Spiele-Performance.

[Nightspider]

Das IOD hat sich nicht verändert, die SMD-Bestückung ist nur gespiegelt.

Bitte schreib nicht so als wäre es eine Tatsache.

Ich wette einen Kasten Bier drauf das es einen neuen IO Chip gibt.

[w0mbat]

@Der_Korken: auf reddit hat einer zwei 4750G, die beide 2200MHz IF schaffen.

[Birdman]

Bei Vollast ist bei EPYC der Stromverbrauch besser als bei Intels Mesh, schon bei der ersten Version. Und die IF wurde ja schon verbessert zu Zen2. Anand hatte das mal ausgemessen:
https://www.anandtech.com/show/13124/the-amd-threadripper-2990wx-and-2950x-review/4
Threadripper != Epyc
Und in dem Zusammenhang ist das entscheidend, denn der Strombedarf "explodiert" quasi mit der Anzahl der genutzten Speicherchannels.

[Screemer]

...
Das wäre natürlich absolut zu begrüßen. Wir werden sehen wir es kommt. Ich denke auch, dass wir vor den consumer Produkten auf jeden Fall epycs mit ddr5 sehen werden. Evtl auch eine neue tr platform. Imho geht man den Weg zu zwei unterschiedlichen iods wo man nicht den einen schlicht verdoppelt.

[BoMbY]

Zen4-Release steht aber noch in den Sternen oder?

Ich würde denken AMD wartet damit auf DDR5-Verfügbarkeit und das kommt dann direkt mit Sockel-AM5, der vermutlich auch noch ein paar weitere Verbesserungen enthalten dürfte (z.B. eine handvoll mehr PCIe-Lanes für den Chipsatz). Also ja, könnte auch Q1/2022 werden.

[Complicated]

Threadripper != Epyc
Und in dem Zusammenhang ist das entscheidend, denn der Strombedarf "explodiert" quasi mit der Anzahl der genutzten Speicherchannels.
Das ist richtig, doch wie du sehen kannst explodiert er bei Intel deutlich mehr als bei AMD mit steigender Last bei steigender Kernzahl. Das skaliert für Intel schlechter als für die Zen-IF-Kombination.

Und es endet deutlich früher im machbaren Limit für Intel - also ich sehe hier nicht wo AMD Probleme haben sollte, wenn sie
a) effizienter skalieren können und
b) die einzigen sind die überhaupt einen 64-Core-Count anbieten.

[Birdman]

Das ist richtig, doch wie du sehen kannst explodiert er bei Intel deutlich mehr als bei AMD mit steigender Last bei steigender Kernzahl. Das skaliert für Intel schlechter als für die Zen-IF-Kombination.
Du hast offenbar meine originale Aussage nicht verstanden, oder wieso kommst Du hier nun mit Kernzahl und dem aber aber aber AMD hat 64-Cores daher?
Ich habe Intel nichtmal erwähnt, und ist auch überhaupt nicht relevant im Zusammenhang mit meiner Aussage.

Fuck me, der AMD Beissreflex hier, wenn man nicht gleich jeden einzelnen Aspekt von einem ihrer Produkte anbetet, ist echt absurd....

[Complicated]

Du erzählst mir etwas von mehr Speicher, als ob das nicht mit mehr Kernen zusammenhängen würde. Die skalieren da gemeinsame und Intel verbraucht je größer der Chip und je mehr Speicher auch um so mehr Strom mit seinem Mesh als AMD. Daher sehe ich dein Argument als widerlegt (irrelevant) an, dass IF mit mehr Speicher einen schlechteren Stromverbrauch hat als die Konkurrenz - ist bei denen die Speicheranbindung for free?

[Complicated]

Fuck me, der AMD Beissreflex hier, wenn man nicht gleich jeden einzelnen Aspekt von einem ihrer Produkte anbetet, ist echt absurd....Oh wie unangenehm, jemand kommt mit einer anderen Meinung (und belastbaren Quellen)und du musst die Plausibilität deiner "explodierenden" Argumente (ohne Beleg) erklären - es reicht eben nicht wenn es nur im eigenen Kopf richtig erscheint wenn man seine Meinung öffentlich in ein Forum schreibt.

[eccle]

https://i.ibb.co/bdzD5tP/zen2.jpg (https://ibb.co/q1kVY6d)

[Birdman]

Oh wie unangenehm, jemand kommt mit einer anderen Meinung (und belastbaren Quellen)und du musst die Plausibilität deiner "explodierenden" Argumente (ohne Beleg) erklären - es reicht eben nicht wenn es nur im eigenen Kopf richtig erscheint wenn man seine Meinung öffentlich in ein Forum schreibt.

Wenn bei dir bei einem Apfelvergleich die Birnen als belastbare Quelle herhalten, dann OK...
Im Gegegnsatz zu Dir hantiere ich täglich mit Epyc Servern rum und muss daher keine hirnrisse Hypothesen anhand von irgendwelchen Ryzen und Threadripper Berichten anstellen.