AMD - Zen 3, 7 nm, 2020 (Vermeer, Cezanne, Genesis Peak & Milan) [Archiv] - Seite 24

davidzo

2021-02-13, 16:38:52

Hmm, bin gespannt. Ein Kommentar weiter unten meint "Single Core?" -> "Better ;-)" 5850X mit 5GHz All-Core? :D

Also eine Antwort auf den 11900K?
Eher eine Frage ;D - der 11900K ist ja noch nichtmal da.

Threadripper 5000 wäre auch eine Möglichkeit. Der Sockel hat mehr TDP Reserven und schon der 2950x hatte mehr Turbotakt als der schnellste AM4 Prozessor. AMD könnte also durchaus mittlerweile ein paar gute DIEs selektiert haben. Threadripper Zen3 war jedenfalls für Q1 geplant und hat eine so überschaubare Zielgruppe dass die Stückzahlen die Liefersituation nicht groß beeinflüssen dürfte. Und die Marge ist da nochmal besser als bei der mainstream-Plattform AM4. Passt also gut in die aktuelle Flaute rein, zumal man davor zurückschreckt epyc milan für off-the-shelves zu launchen, obwohl die CPUs und Plattform fertig sind (bisher OEM/hyperscaler only verfügbar).

5960x: 16 Core, 5,1Ghz Turbo, 4,5Ghz allcore
5970x: 32 Core
5990x: 64 Core

Wobei es Sinn machen würde die Workstation orientierten Modelle erst später zu bringen, Threadripper pro (TRX80) ist ja gerade erst im Markt angekommen. Ich kann mir also gut vorstellen dass diesmal bei 32Cores erstmal schluss ist, oder sogar erstmal nur eine einzige CPU gelauncht wird.

Sunrise

2021-02-13, 20:35:19

Mal direkt Intel den möglichen Aufwind aus den Segeln nehmen, genug TDP-Spielraum hat man ja.

AMD hatte ja schon gesagt, dass sie bewusst so gebinnt hatten, dass mehr Verfügbarkeit bei Zen 3 ganz oben auf der Liste stand und nicht um alles in der Welt zwar 5GHz boosten zu können, aber dann kaum Verfügbarkeit zu haben. Liefern muss man nur eine Handvoll, haben wir ja bei Intel gelernt, die mittlerweile den Preis des Vorstellungsweltmeisters inne haben.

rentex

2021-02-14, 17:14:07

https://wccftech.com/amd-ryzen-5000-zen-3-desktop-cpus-x570-motherboards-high-failure-rates/

Kann man das hier nachvollziehen?

Seth

2021-02-14, 17:23:38

Gibt es User Berichte von in jedem Forum, bei reddit, in diesem Thread. Aber 20%?

amdfanuwe

2021-02-14, 17:24:40

Ein Kommentar klautet:
Boro • 30 minutes ago

Lol. Sounds like another CTS Labs bullshyt to me. A noname company appears out of nowhere claiming AMD CPUs fail very often, while Intel CPUs basically don't.

Meanwhile at Mindfactory:
>12580 Ryzen 5600X sold, 0.50% RMA rate
>10370 Ryzen 5800X sold, 0.58% RMA rate
>2980 Ryzen 5900X sold, 0.37% RMA rate

DozerDave

2021-02-15, 10:40:00

Was für eine Überraschung.
Wenn wir wirklich 20% Ausfallrate hätten, dann wären dass das Thema Nummer eins in allen Hardware Foren.

mironicus

2021-02-15, 10:58:09

Bestimmt kommen die meisten RMAs von Usern die kein Biosupgrade hatten, um Zen3-CPUs laufen lassen zu können. :D

JVC

2021-02-15, 11:05:01

Ich habe in meinem Umfeld noch von keiner einzigen kaputten CPU gehört...
Ich denke auch, das die meisten Probleme von Mobos/Biosen oder unglücklichen Hardware-Kombinationen kommen.

Es hat schon seine Gründe, warum Intel am liebsten pro CPU-Gen nur "Ein Mobo" unterstützt.
AMD ist nicht so "einfach/simpel", aber man darf/kann sein Mobo weiterverwenden :)

M.f.G. JVC

HOT

2021-02-15, 11:05:40

Bestimmt kommen meisten die RMAs von Usern die kein Biosupgrade hatten, um Zen3-CPUs laufen lassen zu können. :D

Darauf würd ich auch tippen. Und der rest kommt von fehlerhaften Packages mMn. Immerhin sind die ja komplizierter als bei Intels Desktop-CPUs.
Es kommt halt vor aber ist super selten.

Leonidas

2021-02-15, 11:22:36

WedgeAntilles

2021-02-15, 11:29:02

Lächerlich auch:
"Processors that work but have poor FCLK overclocking capabilities"
Zählen die jetzt eine CPU die sich nicht gut übertakten lässt zu "defekt"?

Und dann die "gigantische" Fallzahlen auf denen es "basiert"...
Die ganze Meldung ist doch Schwachsinn².

Seth

2021-02-15, 11:46:38

Der tweet wurde übrigens gelöscht...

LasterCluster

2021-02-15, 11:48:20

Die könnten auch eine Montags-Batch erwischt haben. Generell sind 120 CPUs nix, woraus man eine generelle Aussage aufmachen kann. AMD hat wohl schon 1 Mio. Ryzen 5000 abgesetzt, da würden große RMA-Raten längst aufgefallen sein.

Jo, hast recht. Geht man von einer echten Ausfallquote von 1% aus, ist die Chance 24 defekte CPUs von 120 zu haben ca 1% (=0.01^24*0.99^96*120!/(96!*24!)). Das klingt erst nach wenig. Wenn man aber bedenkt, dass es sicher 100erte Bezieher von ~100 CPUs gibt, ist es recht wahrscheinlich, dass mindestens ein paar dabei sind mit ca 20% Ausfällen.

WedgeAntilles

2021-02-15, 12:03:54

Jo, hast recht. Geht man von einer echten Ausfallquote von 1% aus, ist die Chance 24 defekte CPUs von 120 zu haben ca 1% (=0.01^24*0.99^96*120!/(96!*24!)). Das klingt erst nach wenig. Wenn man aber bedenkt, dass es sicher 100erte Bezieher von ~100 CPUs gibt, ist es recht wahrscheinlich, dass mindestens ein paar dabei sind mit ca 20% Ausfällen.

Sogar massiv höher als du es berechnet hast - deine Rechnung ist richtig, wenn unterstellt wird, dass die Fehler komplett gleichverteilt sind.

Es ist aber nicht unrealistisch, dass es ab und an Chargen gibt die "Murks" sind.
Sei es weil kurzfristig an der Maschine falsche Einstellungen vorgenommen wurden, die Rohstoffe problematisch (verunreinigt) waren oder sonst was.
z.B. ein Angestellter, der eine Box mit Chips runterwirft und dadurch einige darin beschädigt.

Da ist fast zwangsläufig mal eine Charge dabei, die viele Ausfälle hat.
Ärgerlich für denjenigen, der die bekommt - aber in keiner Art und Weise repräsentativ für die gesamte Produktion.

x-force

2021-02-15, 14:22:45

Lächerlich auch:
"Processors that work but have poor FCLK overclocking capabilities"
Zählen die jetzt eine CPU die sich nicht gut übertakten lässt zu "defekt"?

Die ganze Meldung ist doch Schwachsinn².

dein post ist schwachsinn²
kannst du nicht lesen, oder zitierst du absichtlich falsch?

"Processors that work but have poor FCLK overclocking capabilities or have incorrect CPPC tags relative to FIT and temperature are not counted."

WedgeAntilles

2021-02-15, 14:48:22

kannst du nicht lesen, oder zitierst du absichtlich falsch?

Ersteres, ich habe das "not" irgendwie überlesen.

Danke für den Hinweis!

davidzo

2021-02-15, 15:00:29

Jo, hast recht. Geht man von einer echten Ausfallquote von 1% aus, ist die Chance 24 defekte CPUs von 120 zu haben ca 1% (=0.01^24*0.99^96*120!/(96!*24!)). Das klingt erst nach wenig. Wenn man aber bedenkt, dass es sicher 100erte Bezieher von ~100 CPUs gibt, ist es recht wahrscheinlich, dass mindestens ein paar dabei sind mit ca 20% Ausfällen.

Die echten Ausfallquoten sollten eigentlich viel niedriger sein. Die rma-quoten im Retail haben meist eher mit Anwenderfehlern, mainboard, firmware, Netzeil etc. zutun. Chips/ICs werden so intensiv getestet, dass die defektrate eigentlich gen null tendiert. Gerade moderne CPUs mit embedded System controller laufen eigentlich auch noch wenn sie erheblich abgenutzt sind, zu heiß oder die falsche Spannung bekommen. Dazu reduziert das power management dann die taktraten, spannung, schiebt leerlaufzyklen ein, etc. Dass eine CPU gar nicht mehr ansprechbar ist hat eher weniger mit silicon-qualität als mit firmware errors oder ähnlichem zutun.

Leonidas

2021-02-15, 15:22:09

Bei Mindfactory (vorstehend mit 0,5% zitiert) wird bekannterweise jeder Rückläufer als RMA gezählt, egal ob das Produkt dann doch einwandfrei war und der Kunde entweder zu blöd zum Einbau war oder gar einfach nur vom Kauf zurücktreten wollte.

DozerDave

2021-02-15, 16:08:38

5 GHz Zen3 am Montag? https://twitter.com/1usmus/status/1360168025794691073

Wohl wieder nichts als heiße Luft?

DeadMeat

2021-02-15, 16:31:37

Einfach Werbung für die neue paywall preview Version vom Clocktuner, ein 5ghz Profil für ein paar Cores. Sieht aber ganz nett aus, mal sehen wann 2.1 dann aus der Beta ist.

Aber aktuell läuft da irgend eine Debatte um den Clocktuner von wegen zuviel Spannung oder ähnliches.

Edit: Hier wohl Teil 2 https://www.reddit.com/r/Amd/comments/lkezvt/cheese_and_chips_ctr_safety_revisited/

Thunder99

2021-02-15, 20:07:41

Einfach die Zen Chiplets vom 5950 nehmen und auf 5800X setzen und voila, mehr Takt bei gleichem Stromverbrauch :D

Pirx

2021-02-15, 20:54:04

Wohl wieder nichts als heiße Luft?
jo so ziemlich https://twitter.com/1usmus/status/1361330066643443713

Lehdro

2021-02-15, 21:12:54

Wohl wieder nichts als heiße Luft?
Der Typ nervt langsam. Nicht nur mit seinem übertriebenen Twittermarketing, noch dazu geht sein Tool oft viel zu aggressiv ran und promoted teilweise instabile Settings. Dadurch dass das aber so einfach zu nutzen ist, kommt jetzt Hinz und Kunz mit potentiell instabilen Prozessoren in Berührung - schuld ist natürlich AMD wenn mal wieder nichts geht, so wie immer.

Ich halte von den Autotuningtools schon seit dem ersten Aufkommen dieser nichts - die Settings sind entweder sinnlos oder sogar aggressiv instabil. Dann doch lieber selber Hand anlegen mit Curveeditor/Offsets & co im BIOS. Da weiß man wenigstens was passiert.

mboeller

2021-02-16, 07:05:30

Der Typ nervt langsam. Nicht nur mit seinem übertriebenen Twittermarketing, noch dazu geht sein Tool oft viel zu aggressiv ran und promoted teilweise instabile Settings.

https://chipsandcheese.com/2021/02/15/ctr-safety-revisited/

rentex

2021-02-16, 07:28:00

Warum sollte die schon schlechte Übertaktbarkeit der Ryzen CPUs, mit so nem Tool verbessert werden?!
Einzig den Curveeditor sehe ich noch als sinnvolles Werkzeug an.

dargo

2021-02-16, 08:30:28

Warum versteifst du dich bei dem Tool nur auf OC? Vielleicht möchte jemand einfach nur den Verbrauch bei gleicher Performance erheblich senken?

basix

2021-02-16, 10:03:28

Vielleicht möchte jemand einfach nur den Verbrauch bei gleicher Performance erheblich senken?
:wave:

Also ich finde das Tool top. Vor allem wenn man nicht so viel Zeit hat oder nicht im Detail mit der Materie auskennt. Ich kenne mich zwar ein bisschen aus, finde das Tool dennoch gut.
Wenn er es nun noch zu etwas Geld machen will, ist auch OK. Ist ja immer noch kostenlos, man bekommt diese Version einfach etwas später.
Instabile Settings sind ein Problem, aber er kann ja nicht alles bis zum letzten bisschen ausesten. Ein wenig Eigenverantwortung darf man dem User ja schon abverlangen (= wenn man das Tool nutzt auf eigene Gefahr).

robbitop

2021-02-16, 10:07:05

Wie ist es eigentlich in Spielen im CPU Limit mit Ryzen. Maximaler All Core Takt (der sicherlich etwas niedriger ist als wenn man die Kerne einzeln ausreizt) oder individuell jeden Kern ausreizen? Was bringt die meiste Spieleperformance?

Ich hatte in den letzten Monaten eher den Eindruck, dass ein möglichst hoher All Core Takt bessere Ergebnisse in Spielen zu bringen scheint als etwas höhere Taktraten für einzelne Kerne.

basix

2021-02-16, 10:16:11

Das war auch mein Eindruck. Aber in Spielen ist der Takt bei Zen 3 eh sehr hoch, da nur Teillast. Nur etwa 200-400MHz unter dem Single Core Boost:
https://www.computerbase.de/2020-11/amd-ryzen-5000-test/3/#abschnitt_taktzuwachs_im_testparcours
https://www.techpowerup.com/review/amd-ryzen-9-5950x/21.html

Mit CTR sollte das aber noch etwas verbesserbar sein, da die Spannung bei selbem Takt sinkt. Das hält die Strombegrenzung usw. zurück

Opprobrium

2021-02-16, 10:17:30

Dürfte vom jeweiligen Spiel abhängen. Grob gesagt: Je älter, desto mehr bringt höherer Takt auf einzelnen Kernen.

vinacis_vivids

2021-02-16, 10:19:55

"CPU-LIMIT"
Mit diesem Begriff muss wirklich vorsichtig umgegangen werden :freak:

5950X + RX6800 XT
https://abload.de/img/5950x6800xtcodsamjcjrj.png

Ein zusätzliches AllCore-OC und IF-CLK bewirkt wohlmöglich nochmals +10% und wird sind bei 150-180fps framerange.

robbitop

2021-02-16, 10:22:58

dargo

2021-02-16, 10:40:53

:wave:

Also ich finde das Tool top. Vor allem wenn man nicht so viel Zeit hat oder nicht im Detail mit der Materie auskennt. Ich kenne mich zwar ein bisschen aus, finde das Tool dennoch gut.
Wenn er es nun noch zu etwas Geld machen will, ist auch OK. Ist ja immer noch kostenlos, man bekommt diese Version einfach etwas später.
Instabile Settings sind ein Problem, aber er kann ja nicht alles bis zum letzten bisschen ausesten. Ein wenig Eigenverantwortung darf man dem User ja schon abverlangen (= wenn man das Tool nutzt auf eigene Gefahr).
Ich finde das Tool auch ganz nett, keine Ahnung was diese Aufregung über das Tool soll. Jeder mit gesunden Menschenverstand weiß, dass eine zu hohe Spannung auf Dauer schädlich sein kann. Wenn ich da teilweise was von 1,55V lese kann ich nur mit dem Kopf schütteln. Zur Instabilität... ich hatte das schon im anderen Thread geschrieben. Man muss sich unter verschiedenen Workloads genauer den Vdroop vom eigenen Mainboard und CPU anschauen. Ein Multitest von CB23 bsw. erzeugt wesentlich mehr Verbrauch als zb. ein Game wo nur 6-8 Threads verwendet werden wodurch der Vdroop beim ersteren stärker ausfällt. Dh. die reale Spannung unter diesen Workload ist dann halt zu gering. Dem kann man entweder mit einem etwas größeren Spannungspuffer entgegenwirken oder halt LLC zur Hilfe nehmen damit der Vdroop geringer ausfällt.

vinacis_vivids

2021-02-16, 12:56:42

Hast du damit im Hinterkopf, dass neuere Spiele von mehr Threads profitieren?

IIRC hat das Prinzip aber auch beim 12C und 16C gegriffen, dass All Core besser war. Und gerade da sind sämtliche Spiele dann wirklich überversorgt mit CPU Cores. :)

Ggf. bekommt es der Scheduler oder der Mikrocontroller ja auch nicht hin, die zeitkritischen Threads im Spiel konsistent den am höchsten taktenden Cores zu zuordnen und dort zu halten.
Und dann bringt der hohe Takt wenig.
Ggf. takten manche Cores auch einfach so hoch, weil sie in Spielen weniger Last haben als andere.

Star Wars Battlefront II (2017) im Multiplayer profitiert extrem von der Anwesenheit der vielen Cores.

Case: Viele Feuergefechte mit vielen Spielern, bei SWBFII sind es 40, die viel Feuern und Dinge zerstören und sich in der riesigen Map bewegen.
Wir reden hier gerade mal von 40 Spielern, jeder kann unberechenbare Explosionen verursachen. Und wenn das mal zur gleichen Zeit passiert, brauchst du massivste Cores um da die GPU(s) auch ausrechend füttern zu können, damit die fps oben bleiben.

Case: Skaliere die Spieleranzahl man hoch auf 400 Spieler auf einer Map. Jeder will seinen Char da bewegen und eigene Aktionen ausüben. Das ist dann richtiges NextNextNextGen. Und da haben wir noch nicht mal Ray-Tracing einkalkuliert.

Leider limitiert zurzeit die Serverhardware von EA bei einigen Schlachten. Ich sehe meinen Char ruckelig hin und her laufen, irgendwie zeitversetzt. Hoffe die bauen die Server hardwaremäßig noch aus und verschenken ihre alten Server nach Namibia, damit die leute dort 2D-smartfone-games zocken können.

reaperrr

2021-02-17, 03:38:35

HOT

2021-02-17, 05:36:08

Wenn das stimmt, dass es keine neue Hardware gibt, und danach sieht es derzeit aus, gibt's auch keine höhere Nummer. Zudem scheinen die 7er komplett APUs zugeordnet worden zu sein ab 5000.

mboeller

2021-02-17, 08:04:55

https://twitter.com/momomo_us/status/1360638364823801857

Warhol-LineUp könnte also z.B. so aussehen:
+2-4% IPC
749$ - 6950X -> 16C, bis 5.1 GHz, 105W
599$ - 6900X -> 14C, bis 5 GHz, 105W
499$ - 6850X -> 12C, bis 4.9 GHz, 105W
429$ - 6800X -> 10C, bis 4.8 GHz, 105W
329$ - 6700X -> 8C, bis 4.8 GHz, 65W
249$ - 6600X -> 6C, bis 4.7 GHz, 65W
219$ - 6600 -> 6C, bis 4.5 GHz, 65W

ZEN3 und Cezanne sind wie die XT kein komplettes Lineup mehr. Warum sollte das jetzt bei Warhol anders werden? Ich denke eher AMD wird die Zwischenstufen nicht mehr weiterverfolgen.

Leonidas

2021-02-17, 09:35:26

Denkbar ist hier noch alles. Genauso könnte AMD mit Warhol mal wieder ein komplettes Portfolio bieten, dafür geht 5000er und 3000er Serie EOL ... und wenn dann Zen 4 kommt, bildet Warhol wieder die Billig-Unterklasse und Zen 4 kommt erstmal nur mit wenigen SKUs.

amdfanuwe

2021-02-17, 10:20:10

ZEN 4 wird AM5. Da wird ein komplettes SKU kommen. Untenrum sollte dann auch schon Rembrandt im Desktop AM5 verfügbar sein. Beißt sich ja nicht mit Warhol.

basix

2021-02-17, 10:47:02

https://twitter.com/momomo_us/status/1360638364823801857

Mal unauffällig auf Epyc 7663 und 7453 schauen.

Es war aus rein technischer Sicht eigentlich auch so zu erwarten, aber da vorher noch keine entsprechenden SKUs genannt wurden, hiermit dann auch die Bestätigung: 7 aktive Kerne je Chiplet geht. Und damit sollten auch 5 gehen, und damit könnte Warhol neben leichten IPC- und/oder Takt-Verbesserungen unterhalb des x950 auch mehr Kerne zum jeweiligen Preispunkt bieten.

Warhol-LineUp könnte also z.B. so aussehen:
+2-4% IPC
749$ - 6950X -> 16C, bis 5.1 GHz, 105W
599$ - 6900X -> 14C, bis 5 GHz, 105W
499$ - 6850X -> 12C, bis 4.9 GHz, 105W
429$ - 6800X -> 10C, bis 4.8 GHz, 105W
329$ - 6700X -> 8C, bis 4.8 GHz, 65W
249$ - 6600X -> 6C, bis 4.7 GHz, 65W
219$ - 6600 -> 6C, bis 4.5 GHz, 65W

Also an den Preispunkten von 5900X und ~5800X jeweils 2 Kerne und 100-200 MHz mehr (+ die leichte IPC-Verbesserung), und der Rest wieder weitgehend mit dem Preisgefüge der 3000er Serie.
Würde P/L-Verhältnis gleich wieder ein gutes Stück verbessern, ohne jetzt merklich Marge zu kosten.

Grundsätzlich ist sowas schlüssig. Aber ich sehe ein paar Probleme.

Problem 1: Der 6950X wäre verglichen mit dem 6900X unattraktiv. Das mindert die Marge des Portfolios. Ich hätte den 6900X immer noch bei 12C belassen, den 5850X weggelassen und dafür den 10 und 12 Kerner etwas höher beim Preis angesetzt. Damit kann man die 2x CCD SKUs etwas höher bepreisen und man kannibalisiert nicht die Verkäufe der Top End CPU.

Problem 2: 5 Kerne pro CCD sind am Desktop unattraktiv, insbesondere aufgrund von Spielen.

Ich erhoffe mir eher, dass +5% Takt und im allerbesten Fall +10% IPC dazu kommen. Das ist einfacher und günstiger für AMD. Wenn im ausserordentlichen Fall noch ein neues IOD dazu kommt (erwarte ich eher nicht), welches die Latenzen senkt (zum Speicher, zwischen den CCDs) sollte das einen sehr ordentlichen Sprung geben.

Realistischerweise wird es über das ganze Portfolio einfach Zen 3 + 10% werden. Das wäre auch OK.

PS:
Bei Zen 3+ kann ich ja endlich vom 5960X auf den 6950X upgraden :D

Leonidas

2021-02-17, 11:14:18

ZEN 4 wird AM5. Da wird ein komplettes SKU kommen.

Selbstverständlich! Aber kommt es gleich am Launchtag - das ist die Frage. Ich sehe bei AMD inzwischen die Tendenz, zuerst nur die teuren CPUs zu bringen und sich mit dem Rest Zeit zu lassen. Hat sicherlich auch Fertigungsgründe, weil erstmal muß man die Fertigung hochfahren. Wird bei Zen 4 mit 5nm nochmal verschärft hinzukommen. Da wird man lieber den OEM-Gerassel und die Billigware bei 7nm lassen, was besser erprobt und (dann) besser lieferbar sein dürfte.

amdfanuwe

2021-02-17, 20:45:06

Da reden wir anscheinend aneinander vorbei.
Mit komplettem SKU für AM5 meine ich Rembrandt, ZEN3+, für 4 bis 8 Core und Raphael ZEN 4 im oberen Bereich.
Die Preise richten sich nach der Konkurrenz bzw. nach dem im Markt befindlichem Leistungsniveau. Mehr Leistung, höherer Preis.

Ich denke nicht, dass es bei den aktuellen ZEN 3 RX 5000er noch großartig "billige" CPUs geben wird. 4 Kerner erwarte ich da nicht. Vielleicht werden die im laufe der Zeit billiger um konkurrenzfähiger zu werden, den Verkauf anzukurbeln oder im Abverkauf wegen neuer Generation.

Momentan spielt sicherlich auch die Produktionsknappheit mit rein.
Den 1600 startete mit 240€, gabs vor einem Jahr für < 100€, aktuell 120€.
Den 2600 startete mit 195€ gabs für < 120€, aktuell 159€.
Den 3600 startete mit 208€, ging auf < 170€, letztens für >200€ und aktuell bei 185€.
War aber auch eine andere Konkurrenzsituation.
Der 5600 startete zu 299€, aktuell bei 350€
An billigen APUs ist kaum etwas vorhanden. Bei MF seh ich nur den 2200G. Der kam mal für < 100€ in den Markt.

Momentan können wir nur warten, dass sich die Liefersituation normalisiert. Mal sehen, was bis dahin alles auf dem Markt ist.

Zossel

2021-02-17, 21:15:02

Selbstverständlich! Aber kommt es gleich am Launchtag - das ist die Frage. Ich sehe bei AMD inzwischen die Tendenz, zuerst nur die teuren CPUs zu bringen und sich mit dem Rest Zeit zu lassen. Hat sicherlich auch Fertigungsgründe, weil erstmal muß man die Fertigung hochfahren. Wird bei Zen 4 mit 5nm nochmal verschärft hinzukommen. Da wird man lieber den OEM-Gerassel und die Billigware bei 7nm lassen, was besser erprobt und (dann) besser lieferbar sein dürfte.

Wo gibt es den die Epycs und Threadrippers auf Zen3 Basis zu kaufen?

Denniss

2021-02-17, 22:54:11

Offiziell nirgends. Inoffiziell sind die schon in großen Serverfarmen oder Supercomputern verbaut.

Nightspider

2021-02-23, 10:51:33

Wollte AMD nicht Anfang diesen Jahres Milan offiziell vorstellen?

Wir haben bald März. ^^

Worauf warten die?

Linmoum

2021-02-23, 11:23:02

Auf den März, so wie im Zuge der Quartalszahlen im Januar auch angekündigt. ;)

Gipsel

2021-03-15, 15:32:48

Schon mal den Stream hier einbetten. Geht dann ja in ~30 Minuten los.

xtrhHH0kQI0

Screemer

2021-03-15, 16:34:51

Alle Partner schaffen es gut produzierte Einspieler zu liefern. Google denkt sich "scheiß drauf wir sind das internet" -> mieses Webcam Video mit entsprechend beschissen Ton. :ugly:

Gipsel

2021-03-15, 16:41:57

Alle Partner schaffen es gut produzierte Einspieler zu liefern. Google denkt sich "scheiß drauf wir sind das internet" -> mieses Webcam Video mit entsprechend beschissen Ton. :ugly:
Bisher gab es ja nicht wirklich was Spannendes (war ja auch kaum zu erwarten). Am beeindruckendsten fand ich noch, daß schon ein 32Kerner in SpecFP jetzt bis zu 70% schneller ist als intels 28Kerner (also momentan noch das Maximum). :freak:

Screemer

2021-03-15, 16:50:15

Bisher gibt's quasi gar nix interessantes.

Aber HPE hat beim Ton mit Google nachgezogen.

Gipsel

2021-03-15, 16:53:51

Bisher gibt's quasi gar nix interessantes.Dabei ist es dann auch geblieben.

robbitop

2021-03-15, 17:13:31

Harter Tipfehler in der Präsentation - hoffe ich ^^: DDR4-200. "High performance Memory" :D

Gipsel

2021-03-15, 17:14:54

Harter Tipfehler in der Präsentation - hoffe ich ^^: DDR4-200. "High performance Memory" :DDer DRAM-Core läuft bei 200MHz (bei DDR4-1600). Das stimmt schon so. ;D

===========================

Edit:
Also in den verfügbaren Tests (z.B. Anandtech) sieht es so aus, als wenn das neue IO-Die (ist offenbar neu) bzw. der vereinte L3 merklich mehr schlucken, so daß bei gleicher TDP weniger für die Kerne übrigbleibt (oder mit den standardmäßig höheren TDPs die Zugabe praktisch exklusiv in IO/L3 fließt). Also IO-Die ist dann mit Zen4 dann auch verbrauchstechnisch eine große Baustelle (DDR5 und PCIe5 gibt es ja auch nicht umsonst).

CrazyIvan

2021-03-15, 18:50:35

Gipsel

2021-03-15, 19:04:38

Review zu Milan bei AT: https://www.anandtech.com/show/16529/amd-epyc-milan-review

tl;dr
Vor allem die SKUs mit vielen Kernen bleiben hinter den Erwartungen zurück, weil das neue IOD anscheinend massiv Power-Budget wegfrisst.
Ja.
Dafür sieht z.B. das frequenzoptimierte 32Kern-Modell (75F3) ziemlich gut aus. Die boosten vermutlich fast durchgehend nahe an die 4GHz ran, so daß selbst mit der Hälfte der Kerne 85% der SpecFP-Performance des 64Kern-Topmodells (7763) erreicht wird (SpecInt sind es gute 73%, hängt weniger an IO-Die/Speicher-Performance). Die Skalierung der Performance mit dem Verbrauch sieht bei Zen3 also in dem Bereich zwischen 2,x und 4Ghz ziemlich gut aus. Es wäre also rein aus Sicht der Zen3-Kerne mehr drin, wenn das Powerbudget für die Kerne nicht effektiv geschrumpft wäre.

Edit:
Test von STH (https://www.servethehome.com/amd-epyc-7003-milan-the-fast-gets-faster/4/) (haben auch den Epyc 7H12 [280W-Version des Zen2-64Kerner] und Quad-Xeons dabei).

Akkarin

2021-03-16, 09:43:23

Ich fände es aus rein akademischen Interesse total Interessant wie der 72F3 oder 73F3 in Spielen schlägt, jetzt wo sie so große L3 caches haben. Das eine Nische zu nennen ist vermutlich eine Untertreibung, aber ist bekannt ob irgendwer sowas testet/testen will ?

robbitop

2021-03-16, 09:52:00

Wahrscheinlich nicht besonders gut. Die Intercore Latency ist durch die Inter CCD Kommunikation eine Größenordnung schlechter als innerhalb eines CCDs. Auch ist es in der Regel so, dass die Kerne bei Spielen schon an einem sehr ähnlichen Dataset arbeiten. Entsprechend ist mehr Cache verteilt über mehrere CCDs nicht von großem Vorteil.

Der_Korken

2021-03-16, 10:46:43

Ja.
Dafür sieht z.B. das frequenzoptimierte 32Kern-Modell (75F3) ziemlich gut aus. Die boosten vermutlich fast durchgehend nahe an die 4GHz ran, so daß selbst mit der Hälfte der Kerne 85% der SpecFP-Performance des 64Kern-Topmodells (7763) erreicht wird (SpecInt sind es gute 73%, hängt weniger an IO-Die/Speicher-Performance). Die Skalierung der Performance mit dem Verbrauch sieht bei Zen3 also in dem Bereich zwischen 2,x und 4Ghz ziemlich gut aus. Es wäre also rein aus Sicht der Zen3-Kerne mehr drin, wenn das Powerbudget für die Kerne nicht effektiv geschrumpft wäre.

Damit ergeben die 96 Kerner für Zen 4 mehr Sinn. Das 280W-Modell hat mit 2,45Ghz Basetakt noch viel Luft nach oben, um zusätzliche Performance durch Takt abzugreifen, ohne dass die Effizienz deutlich schlechter wird. Da ist es natürlich wirtschaftlicher bei 96 Kernen zu bleiben, aber den Takt zu erhöhen, statt auf 128 Kerne zu gehen, den Interconnect nochmal zu verkomplizieren aber durch den stagnierenden/sinkenden Takt am Ende gar nicht schneller zu sein.

Der extrem hohe Verbrauchs-Overhead ist aber schon komisch. Ist Core-Power nur der Verbrauch der Kerne (inkl. L2) oder der Chiplets? Wäre schon krass wenn der L3 so viel mehr verbrauchen würde. Da kann man mal sehen wie unrealistisch die Forderungen sind, AMD soll doch mit den nächsten Gens auf 12 bzw. 16 Kerne pro CCX gehen :freak:.

robbitop

2021-03-16, 11:38:51

Ist schon merkwürdig. Bei Cezanne und bei Vermeer ist man jeweils energieeffizienter als der Vorgänger (Renoir und Matisse). Schon merkwürdig, dass das bei Milan vs Rome nicht der Fall ist.

Nightspider

2021-03-16, 12:29:38

Wenn der große IO Chip von Milan so stark heizt wäre das zumindest ein wichtiger Grund bei Genoas IO Chip auf einen deutlich besseren Fertigungsprozess zu wechseln.

Ich sehe das wie Korken, da ist noch viel Potential beim Takt, gerade mit 5nm wird sich vielleicht der Sweet-Spot auch wieder 300-500Mhz nach rechts verschieben.

Nur werden PCIe 5.0 und die Anbindung von 50% mehr Compute Chiplets die Vorteile gleich wieder auffressen.

robbitop

2021-03-16, 12:31:08

Ist aber schon seltsam, dass der IOD mehr Leistungsaufnahme hat als der Vorgänger. Der Chip soll gar nicht größer sein und hat bis auf die Sicherheitsfeatures auch eigentlich keine Neuigkeiten.

HOT

2021-03-16, 12:54:55

Ich würd mal vermuten, dass das einfach ne neue Revision ist, genau wie bei Vermeer. Die werden ja wieder verwandt sein. Zen3 hat ja keine Durchsatzverbesserungen ggü. Matisse bekommen, ich denke mal, die Latenzverbesserungen in Serverworkloads werden einfach nicht so durchschlagen.

Ravenhearth

2021-03-16, 14:27:47

Ist aber schon seltsam, dass der IOD mehr Leistungsaufnahme hat als der Vorgänger. Der Chip soll gar nicht größer sein und hat bis auf die Sicherheitsfeatures auch eigentlich keine Neuigkeiten.
https://twitter.com/aschilling/status/1371477848230363141

Nightspider

2021-03-16, 14:31:17

Das sind 18% mehr Transistoren auf gleicher Fläche beim Milan IOD.

robbitop

2021-03-16, 14:39:58

Ui - interessant! Danke für die Info. Ggf. hat man also eine neue Maske aufgelegt und nun im Gegensatz zum Vorgängerprodukt den Dichtevorteil von 12nm ggü 14 nm auch genutzt.

basix

2021-03-16, 15:40:23

Die Latenzen sind ja stark gesunken. Das neue IOD ist also die Erklärung, nicht nur ein Firmware Update.

robbitop

2021-03-16, 16:09:50

Sind diese stärker gesunken als bei Vermeer vs Matisse? Denn hier gab es ja kein neues IOD.

CrazyIvan

2021-03-16, 16:18:28

Außerdem wurde die IF Bandbreite von 16 auf 18Gbps erhöht.
Trotzdem finde ich die Entwicklung bedenklich - irgendwas muss sich AMD einfallen lassen, um den Uncore Bereich im Zaum zu halten. CoWoS und Co. sind da so langsam gefragt.

CrazyIvan

2021-03-16, 16:22:37

Sind diese stärker gesunken als bei Vermeer vs Matisse? Denn hier gab es ja kein neues IOD.
Jo, Auszug aus dem AT Review:

Previously we saw latencies at 22-23ns, whereas the new part now varies from 19 to 31ns, which is due to AMD’s doubling of the L3 which has seen a new internal topology between the 8 cache slices. It’s to be noted that the test here ran around 3400MHz between both generation parts.

AMD’s server IO die is divided into quadrants, each featuring two memory controllers and two connections to CCDs. Access latencies between two CCDs in a quadrant is lower than between two CCDs in different quadrants, and we can also see this in the results. The core-to-core latency within a quadrant this generation has improved from a worst-case 112ns to 99ns, about a 10ns improvement. Access to remote quadrants has been reduced from up to 142ns to up to 114ns, which is actually a 24% improvement, which is considerable.

What’s really interesting is that inter-socket latencies have also seen very notable reductions. Whereas the Rome part these went up to 272ns, the new Milan part reduces this down to 202ns, again a large 25% improvement between generations.
IOD.
https://www.anandtech.com/show/16529/amd-epyc-milan-review/4

robbitop

2021-03-16, 16:25:58

Datentransfer kostet bei modernen Chips ein Großteil des Energiebudgets. Müssen die Signale aus dem Chip heraus wird es nochmal teurer. Erhöht man die Bandbreite werden also mehr bits pro Zeiteinheit übertragen. Und jedes bit kostet joules an Energie. Das ist der Nachteil bei Chiplets. Ich stimme zu; da müssen modernere Packagetechnologien / Stacking ran um den Energiebedarf pro Bit zu senken. Dann kann man auch weiter Bandbreite und Latenz verbessern.

Locuza

2021-03-16, 23:48:19

Dank Fritzchens Fritz/OC_Burner kann man die IOD die shots zwischen Rome und Milan direkt vergleichen.

Fritzchens Fritz Rome IOD die shot:
https://www.flickr.com/photos/130561288@N04/48988900942

Milan IOD die shot von AMD's YouTube-Kanal:
https://www.youtube.com/watch?v=JNXzPJh0N8w

Es gibt eine Hardware-Instanz, welche die Platzierung der SRAM-Zellen geändert hat und die Speichercontroller sind größer geworden (da gehen einige extra Transistoren hin), weswegen AMD ein paar analoge Schaltelemente verschieben musste.
Ansonsten sieht es nahezu gleich aus.

https://abload.de/img/closer-inspection-min0aj49.jpg

Größere Auflösung:
https://pbs.twimg.com/media/EwolOg7XAAo3Z9j?format=jpg&name=4096x4096

Milan IOD über dem Rome IOD eingeblendet:
https://pbs.twimg.com/media/EwolNIJW8AQWfq7?format=jpg&name=4096x4096

Windi

2021-03-17, 09:14:56

Wenn sich der Speichkontroller geändert hat, dann wäre das vielleicht auch etwas für Zen3+. Auch für eine mögliche Version von Zen4 die noch DDR4 unterstützt.

Das könnte doch schon ein Kombi-Speicherkontroller sein, der intern DDR4 und DDR5 unterstützt.

edit: Zen3 in Zen3+ geändert.

y33H@

2021-03-17, 09:39:42

Der Speichercontroller kann nun 6-Channnel-Memory-Interleaving, das ist eine der Änderungen laut AMD.

Unicous

2021-03-18, 09:27:18

Wo wir gerade bei Speichercontrollern sind:

initializing kernel modesetting (VANGOGH 0x1002:0x163F 0x1002:0x0123 0xAE)
Detected VRAM RAM=1024M, BAR=1024M
RAM width 256bits DDR5
amdgpu: 1024M of VRAM memory ready
amdgpu: 3072M of GTT memory ready.
https://lists.freedesktop.org/archives/amd-gfx/2021-March/060563.html

edit:
AMD Chachani-VN/Chachani-VN, BIOS WCH1304N 03/04/2021
Chachani ist wahrscheinlich der Name des Entwicklungs-Mainboards bzw der ES-Plattform.

edit:

Keine Neuigkeit:

Chachani is platform name. VN = VanGogh.
15. Okt. 2020
https://twitter.com/KOMACHI_ENSAKA/status/1316703774614851584

Dazu:

AMD Eng Sample: 100-000000405-03_35/24_N.
A1[...]
https://twitter.com/KOMACHI_ENSAKA/status/1372157518076547072

Bestätigung:

A Van Gogh ES, 2.4GHz base and 3.5GHz boost. If I'm not mistaken it's 4C/8T
https://twitter.com/ExecuFix/status/1372160539170902017

Das wird immer weirder mit Van Gogh.:confused:

162mm²?!. 256-Bit? 4 Kerne. 8 (WGP) CUs?! Fixed Function/DSP Gedöns.

Dann gibt es noch etwas diffuse Gerüchte, dass das Ding für Surface bzw. ein Microsoft Produkt gedacht ist, aber anscheinend verschoben wurde.

Vielleicht sollte man für diesen Frankenstein doch einen eigenen Thread eröffnen, denn hier passt es nicht wirklich und im Zen 2 Thread würde ich behaupten passt es auch nicht wirklich. :uponder:

basix

2021-03-18, 21:31:42

Für was soll 256b gut sein? DDR5 bietet ja schon etwa +50% Bandbreite ggü. LPDDR4X und RDNA2 geht effizienter mit Bandbreite um als GCN.

Unicous

2021-03-18, 21:46:18

Es könnte natürlich ein Fehler im Code sein, aber da wäre schon ein verdammt dämlicher Fehler.

Van Gogh scheint allem Anschein nach ein sehr weirder custom Chip zu sein, keine Ahnung was AMD bzw. vermutlich Microsoft damit vor hat. Könnte ja jetzt mal ins Blaue geschossen irgendein VR/AR-Gedöns sein.

AMD scheint ja nicht umsonst mit buzzwords wie "Computer Vision and Machine Learning" um sich zu werfen, da würde sich das entsprechend anbieten mehr Bandbreite zur Verfügung zu haben. Für mich ist eher fraglich wie das alles in die von Patrick Schur kolportieren 162mm² passen soll.

Eldoran

2021-03-19, 00:15:05

Ich habe gerade das Interview mit Forrest Norrod aud anandtech gelesen.
https://www.anandtech.com/show/16548/interview-with-amd-forrest-norrod-milan
Da ging es unter anderem darum, das manche compute Anwendungen nur an der Bandbreite hängen. (such nach DDR5 im Artikel).

reaperrr

2021-03-19, 01:11:16

Für mich ist eher fraglich wie das alles in die von Patrick Schur kolportieren 162mm² passen soll.
Vorweg: Kann gut sein, dass das mit den 256bit nur ein Auslesefehler ist.

Aber: unmöglich ist das mMn von der Fläche her nicht:

- Renoir ist 6mm² kleiner trotz 2 CCX, vG hat nur einen
- Das SI könnte von der Fläche je 128 bit auf Niveau von Cezanne sein, dessen SI ist kleiner als das von Renoir
- mit 256 bit DDR5 bräuchte die IGP auch trotz RDNA2 keinen IF$, also mglw. gar nicht so viel größer als Renoir's Vega-IGP
- je nach Einsatzzweck könnte man auch noch ein paar PCIe-Lanes einsparen, wenn eh keine dedizierte GPU unterstützt werden muss

Also das zusätzliche SI würde durch den Wegfall eines CCX mindestens ausgeglichen (tippe eher, dass man damit noch paar mm² spart), und dann bleiben noch ein paar mm² für die modernere IGP.
Theoretisch.

mboeller

2021-03-19, 07:51:03

VanGogh ist ja wie eine Konsole in Klein (ZEN2 + RDNA2).
Vielleicht wird das ja eine Art Handheld-APU

YfOrU

2021-03-19, 07:55:34

Es könnte natürlich ein Fehler im Code sein, aber da wäre schon ein verdammt dämlicher Fehler.

Nicht wenn es sich um LPDDR5 handelt -> 4x32bit Channels (statt 2x64bit DDR5). Halte ich aufgrund des LPDDR5 Supports von Van Gogh auch für die wahrscheinlichste Ursache.

Akkarin

2021-03-19, 13:38:54

Der Speichercontroller kann nun 6-Channnel-Memory-Interleaving, das ist eine der Änderungen laut AMD.

Ich nehme an consumer CPUs haben eh schon 2-Channel Interleaving ?

r3ptil3

2021-04-06, 14:27:47

X570S Boards für Warhol?

X570S AORUS Master
X570S AORUS Elite AX
X570S AORUS Pro AX
X570S AERO G
X570SI AORUS Pro AX
X570S AORUS Elite
X570S Gaming X
X570S UD

https://wccftech.com/gigabyte-x570s-motherboards-spotted-amd-ryzen-zen-3-refresh-warhol-cpu/

Vielleicht schneller als gedacht auf dem Markt.

Ich tippe auf August bis Oktober 2021.

dildo4u

2021-04-06, 14:37:06

Gibt ja Gerüchte das Intel GPUs in 6nm TSMC kommen könnte also wirklich sein das es Massemarkt Ready ist.
Ich glaube Mobile SOC sind direkt auf 5nm gegangen.

rentex

2021-04-06, 16:40:54

Der Zusatz "S" bei den neuen Gigabyte X570 MBs, könnte genau so gut nur eine Marketingbezeichnung sein.

Thunder99

2021-04-06, 16:54:49

Wird auch auf X570 laufen, wenn es war ist. Denke auch, dass es nur Marketing ist.

Nightspider

2021-04-06, 16:57:13

Oder Warhol bekommt einen neuen IO-Chip der dann halt Basis für die X570S Boards ist.

Der geringe Unterschied beim Namen könnte eventuell nur darauf hinweisen, dass das Featureset gleich bleibt und nur etwas mehr Speed herumkommt.

rentex

2021-04-06, 17:46:07

Mehr Speed bei einem IO Chip der als "Chipsatz" fungiert? Oder keine aktive/passive Kühlung mehr benötigt?!

w0mbat

2021-04-06, 22:17:56

S = Silent. Das sind die lang angekündigten X570 Mobos ohne aktive Kühler. Nix mit Warhol.

bbott

2021-04-06, 23:17:28

S = Silent. Das sind die lang angekündigten X570 Mobos ohne aktive Kühler. Nix mit Warhol.

Danke, habe gerade ein B550 gekauft und nun befürchtet einen effizentere X570 Version verpasst zu haben. ;)

amdfanuwe

2021-04-13, 17:36:57

Ryzen 5900 und 5800 65W Versionen OEM only jetzt bei AMD gelistet:
https://www.amd.com/en/processors/ryzen#MODEL-SPECIFICATIONS

DozerDave

2021-04-13, 19:14:30

Und Ryzen 3 5300G, Ryzen 5 5600G und Ryzen 7 5700G: https://www.amd.com/en/processors/ryzen-with-graphics

das_Apo

2021-04-13, 23:50:14

Scheinbar wieder nur für OEMs:
https://www.computerbase.de/2021-04/ryzen-5000g-oems-koennen-amds-zen-3-desktop-apu-ab-sofort-kaufen/

amdfanuwe

2021-04-14, 00:17:53

Mobile und OEM ist erst mal wichtiger für AMD. Wenn wieder genügend Kapazität vorhanden ist, wird DIY auch bedient.

Nightspider

2021-04-14, 01:39:44

Bekommen OEMs nicht gar günstigere Preise als DIY?

Gibts eigentlich für mobile eine Preisliste?

SKYNET

2021-04-14, 13:07:14

bin gespannt wie hoch bei dem der speicher geht.... mit dem vorgänger sind ja sämtliche taktrekorde mit dem ram aufgestellt worden :)

Brillus

2021-04-14, 13:53:56

Bekommen OEMs nicht gar günstigere Preise als DIY?

Gibts eigentlich für mobile eine Preisliste?

Da ist aber Mengenmäßig mehr zu holen. Der Markt ist sehr träge und bringt auch mehr Prestige/Sichtbarkeit.

gbm31

2021-04-14, 15:07:19

Keine Änderung bei der Grafikperformance... Schade.

Zossel

2021-04-16, 16:44:11

Viel IO sehr kompakt auf µATX verbaut: https://www.servethehome.com/asrock-rack-romed6u-2l2t-review-amd-epyc-in-matx/

Overall, ASRock Rack is exposing almost all of the 128x high-speed I/O lanes as either PCIe or SATA III on this platform. Many larger ATX motherboards do not even do this.

Thunder99

2021-04-24, 08:37:47

Wo bleiben die Produkte für Laptops der 14" Klasse mit Zen 3? Erschreckend wenig bisher angekündigt :(

CrazyIvan

2021-04-24, 09:14:48

Na einige spannende Angebote gibt es, aber es ist eben nix lieferbar: https://geizhals.de/?cat=nb&xf=10_1800~12_16384~2991_480~9690_Cezanne&sort=p&hloc=at&hloc=de&v=e

Zum Vergleich mit Renoir letztes Jahr:
Der war auch erst ab Frühsommer halbwegs verfügbar. Ich hatte mein Modell mit 4700U am 20.6. bestellt - und ich hatte wirklich dringenden Bedarf.

dildo4u

2021-04-24, 09:47:26

Wo bleiben die Produkte für Laptops der 14" Klasse mit Zen 3? Erschreckend wenig bisher angekündigt :(
https://www.asus.com/de/Laptops/For-Home/ZenBook/ZenBook-13-OLED-UM325/

Könnte aber recht preisintensiv werden.

SKYNET

2021-04-24, 14:31:13

https://www.asus.com/de/Laptops/For-Home/ZenBook/ZenBook-13-OLED-UM325/

Könnte aber recht preisintensiv werden.

OLED :ufinger:

BlacKi

2021-04-24, 17:56:47

OLED :ufinger:beste was gibt

Thunder99

2021-04-24, 21:36:57

Mal schauen wann die kommen. Wäre aber echt nice :cool:

reaperrr

2021-04-24, 22:24:25

Keine Änderung bei der Grafikperformance... Schade.
Natürlich nicht, ist schließlich bis auf homöopathisch mehr Takt dieselbe IGP.

Die Mobile-Varianten sind auch nur schneller als Renoir, weil durch den Mix aus minimal verbessertem Prozess und verbessertem Powermanagement die durchschnittlichen GPU-Taktraten bei geringem Power-Budget unter Last teils deutlich höher ausfallen.

Im Desktop ist a) der Taktunterschied viel geringer, da nicht TDP-limitiert, und b) rennt man im Desktop mit den hohen Takraten natürlich noch viel stärker ins Bandbreitenlimit, weshalb mehr Takt oder CUs eh fast nix mehr bringen würden.
Da hilft nur noch eine neue Architektur.

SKYNET

2021-04-24, 23:25:26

beste was gibt

nö....

schwarzwert/kontrast --> OLED
farbtreue? --> IPS
reaktionszeit? --> IPS
wiederholfrequenz? --> IPS
langlebigkeit? --> IPS

OLED kannst nach 2 jahren kicken, ausgeblichene farben... total ökologisch sonen dreck :rolleyes: IPS hat auch nach 10 jahren noch die gleichen farbwerte wie am ersten tag.

Savay

2021-04-24, 23:27:27

farbtreue? --> IPS
reaktionszeit? --> IPS
wiederholfrequenz? --> IPS
langlebigkeit? --> IPS

Blödsinn²
Blödsinn³
Blödsinn³
Blödsinn

IPS hat auch nach 10 jahren noch die gleichen farbwerte wie am ersten tag.

;D

Linmoum

2021-04-24, 23:37:27

nö....

schwarzwert/kontrast --> OLED
farbtreue? --> IPS
reaktionszeit? --> IPS
wiederholfrequenz? --> IPS
langlebigkeit? --> IPS

OLED kannst nach 2 jahren kicken, ausgeblichene farben... total ökologisch sonen dreck :rolleyes: IPS hat auch nach 10 jahren noch die gleichen farbwerte wie am ersten tag.Alter, ist das ein geiler Post. Der ist ja schon fast signaturwürdig.

JVC

2021-04-25, 09:53:03

nö....

farbtreue? --> IPS
reaktionszeit? --> IPS
wiederholfrequenz? --> IPS
langlebigkeit? --> IPS

Ein Bild wo Ich zu kotzen anfange? --> IPS
:ucrazy4:
QLED oder OLED ..... was anderes lass ich, neben dem Beamer, nicht mehr an meine Augen :usweet:

M.f.G. JVC

Ben Carter

2021-04-25, 11:32:22

Bei einem Laptop ist je nach Anwendungszweck OLED abzuwägen. Wenn die Helligkeit passt gut, wenn nicht, Mist. Aber das trifft genauso auch auf alle anderen Displayarten zu.

KarlKastor

2021-04-25, 14:24:37

Ein Bild wo Ich zu kotzen anfange? --> IPS
:ucrazy4:
QLED oder OLED ..... was anderes lass ich, neben dem Beamer, nicht mehr an meine Augen :usweet:

M.f.G. JVC
IPS mit Quantum Dot oder Nano cell ist dann in Ordnung?

w0mbat

2021-04-25, 16:12:54

BTT bitte. Mit jedem neuen Kommentar hier wird meine Hoffnung auf neue Zen3 Infos enttäuscht...

Nightspider

2021-05-25, 15:32:15

https://twitter.com/patrickschur_/status/1397148927590236161 :confused:

fondness

2021-05-25, 18:38:19

https://twitter.com/ExecuFix/status/1397152544678457347?s=19

Scheint auf Zen 3 zu basieren und deshalb relativ bald zu kommen.

davidzo

2021-05-25, 19:06:18

Wow, das hatte niemand auf dem Schirm. Hat AMD ganz gut dicht gehalten. Wenn das noch Milan ist, dann ist der Launch ja nicht gerade weit entfernt wenn zen4 schon H2/22 kommt.

Btw, von charlie demerjan gab es doch mal so vage Andeutungen dass AMD mit Zen3 einiges fertigungs- und packagetechnisch anders machen wird als Zen2 - davon war bisher nichts zu sehen.

Für Epyc macht Milan-X wenig Sinn, da ist der Socket ja schon verbreitet, wieso sollte man da den i/o DIE Aufbau ändern wenn man doch genug Platz hat? Und im Enterprise ist man leistungsmäßig eh führend, da muss man gerade nicht nachlegen. Zudem ist auf den Roadmaps nichts zwischen Milan und Genoa geplant, bei so langsamem Märkten wie Enterprise Server kann man da nicht mal einfach was zwischen schieben.

Möglicherweise ist das aber auch die spezielle HPC CPU designed für Frontier. AMD sagte damals "das ist fully custom, nicht Milan, aber auch nicht Zen4".
Die artists Impressions aus den Folien zeigen zudem alle HBM stacked memory. Angesichts dessen dass genau das ein Feature von Sapphire Rapids wird, der mit Aurora exakt im Gegenstück zu Frontier verbaut wird, wäre es verwunderlich wenn AMD als HBM-Pionier das nicht auch anbietet.

Forrest explained that the CPU is not Milan – it is actually a fully custom design CPU specifically for this project.

Forrest clarified that this custom CPU is not in the same way that Intel defines custom – i.e. it’s not simply the same silicon with adjustments in core counts / frequency / cache. The CPU for Frontier will be a fully custom design, built with CPU-to-GPU IF links in mind, without any excess. When asked if IF is going to be a connectivity in other platforms, Forrest would only confirm that it’s the connectivity for Frontier. Though, for what it's worth, AMD announced back at the Frontier unveil that the CPU would ultimately become available for other enterprise customers as well.

https://www.anandtech.com/show/14419/amd-confirms-zen-4-epyc-codename-and-elaborates-frontier-cpu

Nightspider

2021-05-25, 19:30:41

Also der HBM ist auf den IO Chip gestackt?

Würde das nicht auch das thermische Problem lösen weshalb man HBM oder anderen Speicher nicht direkt auf GPUs stacken konnte?

HBM bei einer Grafikkarte auf dem IO Chip dürfte kühlbar sein und viel bringen imo.

CrazyIvan

2021-05-25, 21:13:58

amdfanuwe

2021-05-25, 21:18:58

Vielleicht ist auch einfach HBM auf HBM gestackt.
Macht kaum Sinn.
Könnte auch CPU Chiplet auf I/O.

davidzo

2021-05-25, 21:26:26

Vielleicht ist auch einfach HBM auf HBM gestackt. Ansonsten bräuchte man ja TSVs und somit ein neues IOD, wenn ich mich nicht irre. Die Theorie von davidzo gefällt mir gut. Und mglw. ist das ein Testballon für den Massenmarkt...

ich dachte her dass das ein neuer I/o die ist mit einem anderen IMC, auf den dann sowohl HBM als auch compute chiplets gestackt sind. Der base die ist quasi ein aktiver interposer.
Und HBM ist ja immer schon ein stack, eine erneute stapelung der stacks auf anderen stacks würde wohl ein eigenes design bzw. mehr tsvs erfordern.
Aber vielleicht ist das mit dem HBM auch nur meine einbildung, in den leaks zu Milan-X ist ja lediglich von 3d stacking die Rede.

Dass das ganze mit demselben io/o die gemacht wird halte ich für extrem unwahrscheinlich, da das hieße da schlummern die ganze Zeit seit Zen2 schon ungenutzte TSVs im Silizium. Und in den CPU Chiplets von Zen2 und Zen3 auch, generationenübergrifend kompatibel, wie ein Sockel. Ziemlich unwahrscheinlich imo...

amdfanuwe

2021-05-25, 22:04:40

davidzo

2021-05-26, 00:34:35

Wird schon ein neuer I/O sein, allein wegen HBM Anbindung.
Könnte auch alles neu sein. 16 Core CPU Chiplet stacked auf L3 Chip stacked auf I/O. Seitlich stacked auf I/O das HBM.
Vieles denkbar mit TSMC COWOS. Bildest der I/O Die praktisch den Interposer.

Es geht aber um eine Milan-Variante und der hat 8C Zen3 Compute Chiplets. Die sind also schon vorgegeben. Einen extra L3 Chiplet gibts also auch nicht, das ist ja bereits auf dem compute Die. Das in einem extrachiplet bzw. anderen Verfahren zu fertigen macht auch wenig Sinn, denn die super kompakte 6T SRAM Library ist ja speziell ein Feature von TSMCs N7. Und das hat man nunmal schon beim compute Die und der ist klein genug, beinahe zu klein.

HBM ist ja gerade hoch spekulativ meinerseits. Davon war in den Leaks noch nicht die Rede, kann man in die älteren Folien aber hinein interpretieren.

amdfanuwe

2021-05-26, 03:25:30

Ist halt die Frage, ob das schon Milan-X ist
75438
Unten drunter hab ich den von mir gedachten Aufbau skizziert.

basix

2021-05-26, 09:54:14

Im "einfachsten" Fall neuer IOD mit den neuen IF-Links, optional stacked IF$ und HBM-Interfaces. Zen 3 CPU-Chiplets-as-is. Die Idee von amdfanuwe gefällt mir aber auch, ist jedoch deutlich aufwändiger in der Umsetzung, da neue CCDs.

amdfanuwe

2021-05-26, 11:36:38

da neue CCDs.
Sehe ich kein Problem dabei. Die Hauptkosten entstehen doch durch die Architekturentwicklung.
Denke nicht, dass etwas an der Architektur geändert wird. Nur ein anderer Aufbau. Also von der Architektur her weiterhin ein Milan.
Der Chip soll ja in Frontier eingesetzt werden, wenn ich das richtig verstanden hab. Da geht es um Leistung und Prestige. Spielt keine Rolle, wenn der Chip in der Produktion teuer wird.
Durch die Stacked Bauweise wird einiges an Energie eingespart, die sonst für die IF und RAM Zugriffe benötigt werden.
8 "normale" Chiplets lassen sich auch nicht auf dem I/O stacken, benötigten zuviel Fläche und "normale" Chiplets stacken gibt es Probleme mit der TDP. Zudem benötigte man dafür auch neue Chips. Denke nicht, dass die "normalen" Chiplets für Stacked Technik vorbereitet sind.

2*8C CCX ohne L3 auf einem Chip dürfte bei 60mm² rauskommen. Klein genug um mit gutem Yield gefertigt zu werden.
Gestacked auf einem L3 Cache Chip gibt das ein 16C Stacked CCD auf ~60mm².
4 davon macht 240mm². Bleiben noch 160mm² für die HBM Kontakte auf dem 400mm² I/O Die. Mal sehen, wie excessziv AMD TSV nutzt oder ob sie Brückenchips ( EMIBS ) nutzen.
Von dem was ich an AMD Patenten und über TSMC COWOS mitbekommen habe, scheint es mir durchaus machbar.

Edit: sehe grad auf der AMD Webside https://www.amd.com/de/products/exascale-era:
Spezialgefertigten AMD EPYC™ CPUs, die für HPC und KI optimiert sind
Spezialgefertigten, HBM-fähigen Radeon Instinct™ GPUs

Nochwas gefunden https://www.hpcwire.com/2019/05/07/cray-amd-exascale-frontier-at-oak-ridge/:
Frontier will use a custom AMD Epyc processor based on a future generation of AMD’s Zen cores (beyond Rome and Milan). “[The future-gen Epycs] will have additional instructions in the microarchitecture as well as in the architecture itself for both optimization of AI as well as supercomputing workloads,” said AMD CEO Lisa Su,
Also für Frontier werden eh neue CCDs fällig.

Unicous

2021-06-01, 04:50:31

Blediator16

2021-06-01, 04:52:15

AMD stacked 64MB Cache per TSV auf ein CCD-Chiplet und will Ende des Jahres mit der Produktion beginnen.:freak:

Scheint kein Server Chip zu sein, es wurden Spiele-Benchmarks gezeigt. Zwischen 12-25 höhere fps.(y)

Das ist dann wohl Zen3+.:wink:

https://youtu.be/gqAYMx34euU?t=2324

Lisa Su
"we will be ready to start production on our highest end products with 3d chiplets by end of this year "

amdfanuwe

2021-06-01, 05:16:07

Scheint kein Server Chip zu sein,
Sei mal sicher, dass die für Server entwickelt wurden. Bringt halt auch im Gaming einiges, warum dann nicht als nächste Generation verkaufen.

Und endlich kommen auch wieder APUs für Desktop ab August:
5700G 8C $359
5600G 6C $259
Hoffentlich sind die gut verfügbar.

Unicous

2021-06-01, 07:12:36

Meine Güte immer diese Korinthenkackerei.:rolleyes: Als ich den Satz geschrieben habe, war noch nicht klar was es ist, aber es wurde dann ein Spiel als Benchmark gezeigt. Kurz darauf gab es weitere Performance-Vergleiche.

Außerdem war es eindeutig ein AM(4) Package, daher meine Vermutung, dass es kein Server-Chip ist. Da in der Präsentation auch von Epyc gesprochen wurde, hätte es auch ein Server-only Chip sein können. Immer diese 20/20 Hindsight Kommentare. :facepalm:

Loeschzwerg

2021-06-01, 07:16:50

Mensch ist hier schon wieder dicke Luft... dabei war gerade diese Vorstellung einfach nur überraschend geil! :cool:

DozerDave

2021-06-01, 07:40:33

AMD stacked 64MB Cache per TSV auf ein CCD-Chiplet und will Ende des Jahres mit der Produktion beginnen.:freak:

Scheint kein Server Chip zu sein, es wurden Spiele-Benchmarks gezeigt. Zwischen 4-25% höhere fps.(y)

Das ist dann wohl Zen3+.:wink:

Dota2 (Vulkan) 18%
Gears V 12%
MH:W 25%
LoL 4%
Fortnite 17%

Wow: Durchschnittlich 15% schneller nur durch den neuen L3 Cache.
Die Inkrementellen Verbesserungen von Generation zu Generation bleiben ja konstant zwischen 10-20% Mehrleistung.
Wenn AMD das weiter durchzieht, respekt.

HPVD

2021-06-02, 09:06:47

3D V-Cache Technology: AMD stapelt L3-Cache bei Ryzen auf 192 MByte

Update 01.06.2021 18:45 Uhr

AMD hat im Nachgang am Abend Fragen zur der 3D-Technologie beantwortet, die überraschende Erkenntnisse hervor brachten: ... Zen3 von Anfang an darauf vorbereitet, native L3 Performance, Temperatur kein Problem... Details im Link

https://www.computerbase.de/2021-06/3d-v-cache-technology-amd-stapelt-l3-cache-bei-ryzen-auf-192-mbyte/

fulgore1101

2021-06-17, 12:22:22

Ist durch das neue Stepping eine Verbesserung der Leistung, Stromaufnahme oder Kühlbarkeit zu erwarten?

w0mbat

2021-06-17, 12:36:37

Laut AMD nicht.

Platos

2021-06-17, 15:08:15

Amd selbst behauptet laut dem Artikel, dass das Stacking sehr effizient sei (weil die Kontakte direkt auf den DIEs sind) und die Kühlbarkeit soll sich nicht verschlechtern, da der L3 Cache nicht der Hotspot ist und nur die Teile Strom ziehen, die wirklich benötigt werden (was, wenn vieles gleichzeitig Strom zieht?).

Die Leistung sieht man ja in Spielen. In ihren eigenen Folien geht das von +4% bis +25% in Spielen. Natürlich im CPU Limit, also meist nur für high FPS Gamer interessant.

basix

2021-06-17, 17:20:41

...oder gegen Ruckler und für glattere Frametimes

fulgore1101

2021-06-17, 19:34:01

Laut AMD nicht.

Dann werde ich vielleicht doch in Kürze von meinem 3600 upgraden. Die CPUs sind im Moment gut lieferbar und der Preis ist auch um einiges gefallen. Wer weiß wie das in ein paar Monaten seien wird.

Amd selbst behauptet laut dem Artikel, dass das Stacking sehr effizient sei (weil die Kontakte direkt auf den DIEs sind) und die Kühlbarkeit soll sich nicht verschlechtern, da der L3 Cache nicht der Hotspot ist und nur die Teile Strom ziehen, die wirklich benötigt werden (was, wenn vieles gleichzeitig Strom zieht?).

Die Leistung sieht man ja in Spielen. In ihren eigenen Folien geht das von +4% bis +25% in Spielen. Natürlich im CPU Limit, also meist nur für high FPS Gamer interessant.

Ich denke du sprichst von Zen 3+ oder? Dann hast du dich im Thread geirrt. :wink:

amdfanuwe

2021-06-18, 03:26:22

Bei AnandTech gibt es wider ein Interview mit Jim Keller.
https://www.anandtech.com/show/16762/an-anandtech-interview-with-jim-keller-laziest-person-at-tesla?utm_medium=social&utm_source=youtube
Es geht um

AMD, Zen, and Project Skybridge
Managing 10000 People at Intel
The Future with Tenstorrent
Engineers and People Skills
Arm vs x86 vs RISC-V
Living a Life of Abstraction
...

Zu Arm vs x86 vs RISC-V:
So fixed-length instructions seem really nice when you're building little baby computers,

CrazyIvan

2021-06-18, 06:59:45

@amdfanuwe
Netter Teaser :biggrin:
Werde ich mir heute Abend mal zu Gemüte führen. Danke für den Hinweis.

rentex

2021-06-18, 07:05:50

Bei AnandTech gibt es wider ein Interview mit Jim Keller.
https://www.anandtech.com/show/16762/an-anandtech-interview-with-jim-keller-laziest-person-at-tesla?utm_medium=social&utm_source=youtube
Es geht um

Zu Arm vs x86 vs RISC-V:

Interessantes Interview. Jim Keller war mir immer schon symphatisch.

CrazyIvan

2021-06-26, 06:52:43

CrazyIvan

2021-06-27, 16:28:47

Hallo Miteinander,

ich habe drüben im Prozessoren-Forum eine ganz interessante Geschichte am Laufen: Performance Efficiency Suite (PES) (https://www.forum-3dcenter.org/vbulletin/showthread.php?t=606794)

Damit kann der Gesamt-Energieverbrauch einer CPU (isoliert) unter CB R23 vermessen und mit der Performance in Relation gebracht werden. Viele sehr interessante Vergleiche, die zum Fachsimpeln einladen.

Und vor allem wären weitere Messungen von Cézanne, TGL und RKL gern gesehen.
Also schaut ruhig mal vorbei.

Gipsel

2021-06-27, 19:04:27

Anandtech haben nochmal ein paar EPYC Milan nachgetestet - diesmal nicht auf der Referenz Plattform sondern auf einem Gigabyte Board. Und auf einmal verbraucht der Uncore deutlich weniger Saft und die Leistung ist um die 10% höher.
Damit wurde auch der negative Aspekt ausgeräumt, dass der neue IOD mit schnellerem IF den Kernen zu viel TDP klaut: https://www.anandtech.com/show/16778/amd-epyc-milan-review-part-2/3
Und es wird auch gegen die neuen Icelake-SP verglichen. Überraschend ist dort Folgendes:
Also in SPECint2017, but this time focusing on the mid-tier SKUs, the main comparison points that are interesting here is the new 24-core EPYC 7443 and 16-core EPYC 7343 against the new 28-core Xeon 6330. What’s shocking here, is that Intel’s new Ice Lake SP server chip has troubles not only competing against AMD’s 24-core chip, but actually even struggles to differentiate itself from AMD’s 16-core chip, which is quite shocking.

[hellblau - 28C IceLake Xeon, orange - 24C Milan Epyc, rot - 16C Milan Epyc]
https://images.anandtech.com/graphs/graph16778/124437.png
Auch in SpecFP kann AVX512 das nicht wirklich für intel rausreißen. Überraschend ist hier eher der auf single-thread-Performance optimierte Achtkerner (nur ein Kern pro CCD aktiv, jeder Kern hat also seinen eigenen 32MB L3, 256MB insgesamt) in grau, der in einigen Workloads Alles mit dem massiven Cache totzuschlagen scheint. Ich meine, in doch einigen SpecFP-Workloads (in 5 von 12) mit einem 8Kerner einen 28Kerner zu schlagen? Nicht schlecht!
https://images.anandtech.com/graphs/graph16778/124438.png

mksn7

2021-06-27, 19:51:08

Sind da die data sets für die kleinen Kernzahlen vielleicht schon klein genug um komplett in den L3 zu passen?

Bei spec rate wird ja weak scaling gemacht, also das data set wächst mit der Kernzahl.

z.B. lbm müsste eigentlich fast nur memory bound sein, es macht also Sinn dass die CPUs mit mehr Kernen nicht schneller sind. LBM ist aber auch ein reiner streaming workload, da dürfte mehr cache pro core eigentlich gar nichts bringen, außer es passt gleich das komplete data set in den cache.

Insofern vielleicht ein wenig unfair für die CPUs mit mehr Kernen.

fondness

2021-06-29, 15:07:09

https://www.computerbase.de/2021-06/3d-v-cache-technology-amd-stapelt-l3-cache-bei-ryzen-auf-192-mbyte/

Der ursprünglich als erstes geleakte Milan-X mit 3D-Cache würde übrigens dann auf >800MB an Cache pro CPU kommen. ^^

basix

2021-06-29, 16:00:26

Der ursprünglich als erstes geleakte Milan-X mit 3D-Cache würde übrigens dann auf >800MB an Cache pro CPU kommen. ^^

Das ist doch gar nichts, Gerüchte sprechen von 8-hi Stacks ;)

Macht >4 GByte pro CPU :D

Unicous

2021-06-29, 21:18:37

Hölle eingefroren:

EVGA Joins Team Red, Teases First Ever AMD Motherboard (https://www.tomshardware.com/news/evga-joins-team-red-first-ever-amd-motherboard)

Bald EVGA Radeon GPUs?:freak:

btw.

"first ever"?

https://c1.neweggimages.com/ProductImageCompressAll1280/13-188-002-05.jpg

basix

2021-06-29, 21:50:12

"first ever"?

https://c1.neweggimages.com/ProductImageCompressAll1280/13-188-002-05.jpg

Nvidia Chipset :D

Unicous

2021-06-29, 22:08:03

Ja, zu der Zeit gab es noch Nvidia Chipsets. Worauf willst du hinaus?:confused:

basix

2021-06-29, 22:09:30

"...EVGA has never produced a motherboard with an AMD chipset before..." war doch die Aussage. Deswegen je nach Betrachtung doch first ever ;) Nur Spass ;)

Unicous

2021-06-29, 22:15:10

Lies mal bitte ordentlich. Die headline lautet:

EVGA Joins Team Red, Teases First Ever AMD Motherboard

Im Artikel wird der clickbait dann auch noch versucht zu rechtfertigen:

Some might argue that EVGA has made motherboards for AMD processors in the past, such as the EVGA nForce 730a. Technically, they weren't AMD motherboards per say since they utilized Nvidia's chipsets.

Was zum Teufel soll bitte ein Motherboard das einen AMD Sockel beherbergt sonst sein?:facepalm:

edit:

Intransparent den eigenen Post zu editieren ist übrigens auch nicht die feine Art.

DozerDave

2021-06-30, 06:55:20

Und es wird auch gegen die neuen Icelake-SP verglichen. Überraschend ist dort Folgendes:

Auch in SpecFP kann AVX512 das nicht wirklich für intel rausreißen. Überraschend ist hier eher der auf single-thread-Performance optimierte Achtkerner (nur ein Kern pro CCD aktiv, jeder Kern hat also seinen eigenen 32MB L3, 256MB insgesamt) in grau, der in einigen Workloads Alles mit dem massiven Cache totzuschlagen scheint. Ich meine, in doch einigen SpecFP-Workloads (in 5 von 12) mit einem 8Kerner einen 28Kerner zu schlagen? Nicht schlecht!
https://images.anandtech.com/graphs/graph16778/124438.png

Die Leistung des Achtkerners mit 256MB L3 Cache gibt uns ja heute schon eine Vorschau, was die großen EPYCs mit gestapeltem Cache leisten werden. Wahnsinn.

Unicous

2021-07-02, 01:21:59

https://videocardz.com/newz/amd-monet-12nm-zen3-apu-and-bergamo-epyc-128-core-cpu-make-an-appearance-in-latest-rumors

RedGamingTech behauptet, dass es einen Nachfolger zu Dali(/Pollock) geben wird, gefertigt in 12LP+, 4 Kerne (+SMT?) 2-4? CUs und LPPDR4X Unterstützung.

Klingt an sich nicht unplausibel, aber man weiß ja leider nie bei den Youtubern ob sie sich das gerade aus den Fingern gesogen haben oder eine legitime Quelle aufgetan haben. Andererseits hatte ja RGT in jüngerer Vergangenheit ein paar Treffer, von daher kann vorerst etwas Nachsicht walten lassen.;)

das_Apo

2021-07-02, 19:23:15

Müssten Zen 3 / RDNA2 dafür nicht auf 12LP+ zurückportiert werden, wie Intel es mit Rocket Lake gemacht hat?

12LP+ Kapazitäten sind wahrscheinlich besser verfügbar und günstiger als 7nm, aber lohnt sich der Aufwand für eine LowCost APU?

Thunder99

2021-07-02, 19:59:14

Unicous

2021-07-02, 20:02:56

Ja, das habe ich vergessen zu schreiben, deswegen macht mich dieser "Leak" auch etwas skeptisch zumindest was die Details angeht.

Fakt ist aber auch, dass AMD zumindest irgendetwas im low cost low power Sektor anbieten muss allein schon weil Windows 11 Zen "1" nicht unterstützt.

Ich könnte mir also vorstellen, dass zumindest teilweise etwas an Monet dran ist. Ich habe das Video nicht geschaut, von daher kann ich nicht sagen, ob es da eine plausible Erklärung gibt.

Außerdem existiert Zen 3 ja nicht als 4-Kern Komplex, das ist ein weiterer Hinweis, dass AMD entweder das CCX für den Chip neu designt hat oder jemand beim "leaken" nicht allzu lange nachgedacht hat.:wink:

Ich würde denken, dass sich die Low Cost Chips in 12nm durchaus lohnen könnten, insbesondere in günstigen Chromebooks, Surface Go Tablets etc.. Schulen fordern seit der Pandemie vermehrt, dass Laptops oder Tablets von den Schülern genutzt werden auch beim Präsenzunterricht von daher gibt es zig Wachstumsmärkte in dem Bereich.

Wohl kaum, da es mittlerweile günstig genug ist es mehr und mehr Kapazitäten gibt

Worauf bezieht sich das?:confused:

Falls du 7nm meinst...:freak:

Thunder99

2021-07-02, 20:14:59

Ja, 7nm :wink: oder ist das nicht realistisch?

Unicous

2021-07-02, 20:53:08

Ich weiß nicht ob sie's wussten, aber 7nm ist seit Monaten vollkommen ausgebucht und die Chip-Preise gehen deswegen durch die Decke.:freak:

7nm ist auch nicht "günstig" und mehr Kapazitäten gibt es auch nicht, denn diese auszubauen dauert Monate, wenn nicht gar Jahre, je nachdem ob man vorhandene Reinräume die noch ein altes Verfahren nutzen umbaut, oder gar einen kompletten Annex bzw. eine neue Fab baut.

Ein low cost Chip in einem älteren Verfahren könnte also durchaus Sinn machen, solange die Nachteile die dadurch entstehen kompensiert werden können. 12LP+ verspricht ja auf dem Papier durchaus deutliche Vorteile gegenüber 12LP bzw. 14LP, ob das dann auch am Ende in einem effizienten und performanten Chip resultiert wird sich zeigen, vorausgesetzt an dem Gerücht ist etwas dran.

CrazyIvan

2021-07-02, 22:08:54

Doch, es wird schon mehr freie Kapazitäten für 7nm geben - immer mehr Kunden migrieren zu 5nm und der große Konsolen-Rush dürfte mittelfristig auch abebben.

Unicous

2021-07-02, 22:19:29

TSMC selbst sagt, dass sie bis ins zweite Halbjahr (in dem wir uns schon befinden) vollkommen ausgebucht sind, sowohl bei 5nm als auch bei 7nm keine Ahnung welche freie Kapazitäten du meinst.:rolleyes:

Und selbst dann würde AMD Epyc, Navi und Ryzen priorisieren anstatt eines low cost Chips.

Der Konsolenrush dürfte abebben?:confused::confused:

Was zum Teufel redest du bitte? Sony bekommt nicht annähernd genug Chips um die Nachfrage zu befriedigen, die Konsolen sind so gut wie überall ausverkauft und wir sind am Anfang des cycles. In 4 Jahren kannst du den Spruch vielleicht bringen aber doch nicht wenn die Konsolen nicht einmal ein Jahr auf dem Markt sind.:freak:

HOT

2021-07-02, 23:44:16

AMD soll alle paar Monate 10k mehr Wafer zur Verfügung haben. Das dürfte dann das "Ausgebucht" sein.

maximus_hertus

2021-07-02, 23:50:02

Reichen diese dann für die wenig Margenträchtigen Produkte?

Warten wir ab, was da kommt. Ich kann mir durchaus ein 12nm Low-Cost Produkt vorstellen. Ob es dann Zen3 oder doch „nur“ Zen2 sein wird?

HOT

2021-07-03, 00:08:35

Vielleicht ist das nicht mal das einzige 12LP+-Produkt. Ich könnte mir auch ein 8-Kern-Chiplet in 12LP+ vorstellen. Das taktet halt nicht hoch, reicht aber für die meisten Massenprodukte durchaus. Oder noch eine weitere APU. Man könnte dadurch wirklich einiges an Fertigung in die richtigen Märkte lenken und dadurch auch noch Kosten einsparen.

Unicous

2021-07-03, 00:18:53

HOT

2021-07-03, 03:45:28

@HOT

Bitte was? Kannst du bitte mal Quellen für deine Behauptungen liefern?
TSMC hat afaik nichts zu Kapazitätsausbau bei 7nm gesagt, soweit ich weiß wird das bei 140K wafer starts stagnieren und das höchste der Gefühle soll mit 160K 2023/24 erreicht sein, daher können die 10K Wafer alle paar Monate schon einmal nicht herkommen.

Es gibt außerdem auch noch andere Großkunden und viele die auf freie Kapazitäten warten (insbesondere der Automobilsektor wird hier zuschlagen wollen, Chips sind ja schon länger in Entwicklung), warum also sollte TSMC exklusiv die Wafer AMD zur Verfügung stellen, sie machen ja schon einen Großteil der 7nm Produktion aus. AMD wird dafür sicherlich gut bezahlen, aber es gibt Kunden die gerade zu 7nm migrieren, die haben mit Sicherheit noch größere Sparschweine.

Was Weiss ich, ist schon ein bisschen her. Bestimmt irgendwo im Faden.

Nightspider

2021-07-03, 03:49:07

@HOT

Bitte was? Kannst du bitte mal Quellen für deine Behauptungen liefern?
TSMC hat afaik nichts zu Kapazitätsausbau bei 7nm gesagt, soweit ich weiß wird das bei 140K wafer starts stagnieren und das höchste der Gefühle soll mit 160K 2023/24 erreicht sein, daher können die 10K Wafer alle paar Monate schon einmal nicht herkommen.

Es gibt außerdem auch noch andere Großkunden und viele die auf freie Kapazitäten warten (insbesondere der Automobilsektor wird hier zuschlagen wollen, Chips sind ja schon länger in Entwicklung), warum also sollte TSMC exklusiv die Wafer AMD zur Verfügung stellen, sie machen ja schon einen Großteil der 7nm Produktion aus. AMD wird dafür sicherlich gut bezahlen, aber es gibt Kunden die gerade zu 7nm migrieren, die haben mit Sicherheit noch größere Sparschweine.

Es war ja auch nicht von Ausbau die Rede. Da ging es wohl auch um Umverteilung.

War sogar auf der 3DC Hauptseite mit den zusätzlichen 10k Wafern pro Quartal.

RGT sagt ja auch das AMD ein Stück weit mehr produziert als noch vor ein paar Monaten. Man hat wohl sogar wieder ein Teil der GPU Wafer für Zen3 umgeschichtet wegen dem erhöhten Bedarf für HPC und produziert trotzsdem noch mehr GPUs als zuvor.

w0mbat

2021-07-15, 11:45:39

https://twitter.com/Bullsh1t_buster/status/1415528117439909890

Laut Twitter heißt Zen3+V-Cache angeblich "Brecken Ridge". Keine Ahnung ob da was dran ist oder nicht.

Knuddelbearli

2021-07-15, 12:49:41

Doch, es wird schon mehr freie Kapazitäten für 7nm geben - immer mehr Kunden migrieren zu 5nm und der große Konsolen-Rush dürfte mittelfristig auch abebben.
Nur woher glaubst du kommen die 5nm kapazitäten? da werden großteils 7nm zu 5nm umgerüstet.

HOT

2021-07-15, 13:18:22

Die bauen ja vor allem neue Fabs. Da werden sicherlich die Fabs, die auf 7nm laufen auf N6 umgerüstet, für N3 gibts ja AFIAK wieder neue Fabs. N7 wird immer weniger werden aber nicht zugunsten von N5 sondern von N6, denn das ist der aktuelle günstige Massenprozess.

Unicous

2021-07-15, 19:50:51

https://twitter.com/Bullsh1t_buster/status/1415528117439909890

Laut Twitter heißt Zen3+V-Cache angeblich "Brecken Ridge". Keine Ahnung ob da was dran ist oder nicht.

Vermeer-X3D is not called Brecken Ridge. Breckenridge is the codename of the Zen 3 CCD

https://twitter.com/ExecuFix/status/1415608607350181889

Mir kam der Name eh bekannt vor, bin mir ziemlich sicher, dass der von ExecuFix oder jemand anderem schon vor Monaten genannt wurde, hier wird er auch erwähnt:

https://www.hardwareluxx.de/index.php/news/hardware/prozessoren/56346-raphael-alias-ryzen-7000-neue-alte-folien-mit-weiteren-details.html

edit:

https://twitter.com/philparkbot/status/1338875547900776448
https://pbs.twimg.com/media/EpSkNDKUwAAo099.jpghttps://pbs.twimg.com/media/EpSkNDKVQAI3CwE.jpg

KarlKastor

2021-07-15, 21:23:47

HOT

2021-07-16, 10:11:51

https://www.3dcenter.org/news/hardware-und-nachrichten-links-des-15-juli-2021

Ich bringt das hier mal rein, da das ja ein übelster Codenamensalat ist, wie in den guten alten Zeiten ;).

Ich denke beispielsweise, dass die 5nm-APU nicht Phoenix sondern Phoenix Point heißt. Also 5nm APU -> Phoenix Point, 3nm APU -> Strix Point.
Zudem stimmt ja auch Zen3 VCache offenbar nicht, das wäre dann ja

Vermeer (Brecken Ridge CCD) -> Vermeer X3D (Brecken Ridge CCD) -> Raphael (? CCD) -> ? (Granite Ridge CCD)

Leonidas

2021-07-24, 11:59:38

Validierung des 5nm-Packagings für Zen 4 & RDNA3 läuft an:
https://www.3dcenter.org/news/hardware-und-nachrichten-links-des-23-juli-2021

w0mbat

2021-07-25, 22:06:29

Was ist eigentlich mit dem B2-Stepping, hat man das schon in der Wildnis gesehen?

Unicous

2021-07-25, 22:45:26

Taktisch sinnvoll wäre ein kleiner Refresh zusammen mit dem V-Cache. OPNs scheint es ja schon zu geben, daher auch eine product roadmap. Oder die V-Cache Versionen nutzen ausschließlich das B2-Stepping.

Threadripper kommt auch noch in Frage. :uponder:

100-000000059-60_50/34_Y
3.4 GHz (up to 5 GHz)
Stepping: B2
Cores: 16

100-000000065-06_46/37_Y
3.7 GHz (up to 4.6 GHz)
Stepping: B2
Cores: 6
https://twitter.com/patrickschur_/status/1394433467233021966

Nightspider

2021-07-26, 10:41:16

Würde sich anbieten aber am Ende sind 100 oder 200 MHz mehr auch egal neben den riesigen Gewinnen durch den V-Cache.

Wird schon schwierig genug nicht mit den meisten Spiele Benchmarks im GPU Limit zu landen.

Lehdro

2021-07-26, 19:53:12

Ein schöner Artikel über die Bottlenecks in Zen 3 und wie man diese versucht zu identifizieren:

(chipsandcheese) Measuring Zen 3’s Bottlenecks (https://chipsandcheese.com/2021/07/23/measuring-zen-3s-bottlenecks/)

Es wird schön aufgezeigt, wo potenzielle Schwächen liegen und ob bzw wie ausbalanciert das Design im Großen und Ganzen ist.

Locuza

2021-08-15, 14:06:07

Fritzchens Fritz/OC_Burner hat vor kurzem ein die shot zu Cezanne auf Flickr hochgeladen, womit es nun möglich ist Vergleiche zum Vorgänger Renoir und der Desktop-CPU Vermeer zu ziehen.

1.) Der Grundriss von Cezanne:
https://abload.de/img/cezanne-1600a8j89.png
Quelle Fritzchens Fritz: https://www.flickr.com/photos/130561288@N04/51375154375/ (https://www.flickr.com/photos/130561288@N04/51375154375/)

2.) Der Grundriss von Renoir:
https://abload.de/img/renoir-1600pxjckyo.png
Quelle Fritzchens Fritz:https://www.flickr.com/photos/130561288@N04/51375154375/

3.) Die Marketinggrafiken für die die shots im Vergleich:
https://abload.de/img/amd-cezanne-die-photo41krf.jpg

Ich möchte ein paar Worte zu den Marketinggrafiken verlieren.
Es sollte offensichtlich sein, dass diese erneut nur grob auf der Realität basieren.
Einige Grafiken von Nvidia kommen der Realität aber erstaunlich nahe, so nahe das man sich wundern muss, wieso nicht gleich der echte die shot präsentiert wurde.
Jedenfalls bei Renoir/Cezanne war es klar, dass man diese nicht für voll nehmen sollte, allerdings war ich dennoch gespannt darauf, ob z.B. das Speicherinterface tatsächlich kleiner ausfällt und ob AMD hier und da nicht einige Optimierungen vorgenommen hat.
Die Antwort dazu stellt ein klares nein dar:
https://abload.de/img/renoir-vs-16003dkpn.png

Das Speicherinterface fällt nahezu identisch aus und besitzt die selbe Größe.
Daneben sind fast alle anderen Elemente gleich geblieben.
Die größte Änderung betrifft den Zen3-Kernkomplex.
Ein Zen3-Kern ist etwas länger bzw. höher als bei Zen2 und AMD hat die L3-Cache-Kapazität, im Vergleich zu Renoir verdoppelt hat, von 8MiB auf 16MiB.
Entsprechend fällt ein Zen3-Kernkomplex, mit 51.32mm², 27% größer aus, als noch bei Renoir, wo dieser 40.3mm² mit Zen2 betrug.
Insgesamt führt dies zu einem höheren Chip, wo AMD die frei gewordene Fläche nicht ausgenutzt hat.
Ohne die leeren Flächen wäre Cezanne theoretisch nur 9% größer, anstatt den aktuellen 16%.
Es gibt genug "White Space", um relativ einfach 3 extra Compute Units einzubauen und 4x PCIe3.0.
Mit ein paar Optimierungen beim Grundriss könnte AMD gar 4x extra CUs verbauen, welche nur 6.85mm² benötigen und 8x PCIe3.0 Lanes.
Aber natürlich stellt freie Fläche ein Thema dar, die Möglichkeit alle extra Funktionen auszunutzen ein anderes.
Unter den aktuellen Spezifikationen für den FP6-Sockel wäre es vielleicht schwer bis unmöglich genug Power und Wire-Signals zu verbauen, um vier extra CUs und acht PCIe 3.0 Lanes zusätzlich zu unterstützen.

4.) Der Zen3-Kernkomplex unter Cezanne verglichen mit Vermeer:
https://abload.de/img/cezanne-vs-vermeer-16f5kt6.png
Quelle Fritzchens Fritz: https://www.flickr.com/photos/130561288@N04/51375154375/

Ein spannendes Thema was sicherlich auch die Frage, wie das L3-Cache-Design bei Cezanne im Vergleich zu Vermeer aussieht und ob ähnlich wie bei Vermeer, die Grundarbeit für 3D-Cache-Stacking geleistet worden ist?
Im Vergleich zu Cezanne verwendet der Zen3-Kernkomplex bei Vermeer größere Cache-Arrays, mit jeweils 1MiB-Kapazität, anstatt 512KiB.
Insgesamt besitzt ein Cache-Slice entsprechend 4MiB bei Vermeer und 2MiB bei Cezanne.
Darüber hinaus ist es ersichtlich, dass man bei Cezanne keine Kontaktflächen für TSVs sieht.
Bei Vermeer fällt der Kernkomplex so entsprechend 32% größer aus, im Vergleich zu dem von Cezanne.

Der_Korken

2021-08-15, 15:38:48

Dass der Chip in so vielen Teilen quasi identisch zum Vorgänger ist und scheinbar ungenutzte Flächen enthält ist schon interessant. Dadurch konnte AMD Cezanne auch so früh nach Vermeer launchen - bei Renoir hat es etwas länger gedauert. Und der Größenzuwachs bei Rembrandt wird etwas kleiner ausfallen, da AMD beim Umbau auf RDNA2 die leeren Flächen sicher nutzen wird.

Dass Cezanne kein Cache-Stacking verwenden würde, ist wenig überraschend, denn wir wollte man hier sinnvoll stacken? Man bräuchte einen kleinen 18mm²-Klecks auf der linken Seite und müsste sich dann drei Filler zurechtschneiden, um die restliche Fläche zu bedecken. Sollte AMD eine APU mit stacking bringen, würde ich erwarten, dass zumindest auch der GPU-Cache mitgestackt wird und beide Blöcke so auf dem Chip angeordnet sind, dass das problemlos mit einem Cache-Chiplet gemacht werden kann.

Was ich mich aber generell bei AMD immer frage: Warum gibt es dort immer so extrem viel Fläche, die weder CPU, GPU, IMC und PHYs zugeordnet werden kann? Also in den Bildern der graue Bereich. Was befindet sich dort? Die Fläche ist in Summe etwa so groß wie der gesamte 8C-CCX von Cezanne. Vergleicht man das mit Die-Shots von Intel, sieht es für mich so aus als ob Intel hier deutlich weniger Fläche für non-CPU/GPU/Memory-Kram braucht:

https://www.flickr.com/photos/130561288@N04/51198685729/

Edit: Hier auch nochmal annotiert: https://twitter.com/GPUsAreMagic/status/1398766152050958336

Locuza

2021-08-15, 18:14:34

Jep, time-to-market war das wichtigste für AMD, man hat praktisch nur das nötigste neu designed und den Rest so belassen.
IIRC haben schon einige gerne über 3D-Stacked-Cache bei den APUs spekuliert, sei es nun bei Van Gogh oder dem kommenden Rembrandt.
Auch aufgrund deiner genannten Argumente habe ich da persönlich nichts erwartet, aber eine klare Bestätigung schadet nicht.
Man kann jetzt spekulieren, ob Zen3+ bei Rembrandt wirklich etwas nennenswertes am Design ändert, ich erwarte das allerdings nicht.
Das Thema bleibt vermutlich noch ein paar Jahre lang offen für APUs.

Bezüglich deiner Frage hilft vielleicht die Interpretation von Nemez:
https://twitter.com/gpusaremagic/status/1274024392469741569

Ich habe nur das eingefärbt was relativ offensichtlich ist oder wo ich mir sicher bin.
Der Rest ist ein wilder Mix aus Blöcken, wo man ganz genau hinschauen und vergleichen muss, um herauszufinden welche Funktionen sich dahinter verbergen könnten.
Was auf jeden Fall bei meinen Schaubildern offen gelassen wurde sind viele digitale Elemente, die sich um die Steuerung von Display- und I/O-Funktionen kümmern.
Ebenso ist die GPU nicht völlig aufgeschlüsselt, es gibt einen kleinen Parameter-Cache irgendwo, die Geometrie-Engine, einen Rasterizer und den Graphics- und Compute-Command-Processor.

Was bei Intel deutlich weniger Platz benötigt ist das Speicherinterface, dass ist geradezu winzig klein, im Vergleich zu AMD's Design bei Desktop- oder APU-Prozessoren:
https://pbs.twimg.com/media/Eg7ZybNWkAASl6S.jpg

amdfanuwe

2021-08-15, 19:27:41

ob Zen3+ bei Rembrandt wirklich etwas nennenswertes am Design ändert, ich erwarte das allerdings.
könnte mir sogar vorstellen, dass sie das 7nm Design der Kerne übernehmen.
RDNA können sie von Van Gogh übernehmen. Bleibt neues DDR5 und sonstiger I/O für AM5.

davidzo

2021-08-16, 18:20:26

Hatten wir hier schon fritzchensFritz Videos von den TSVs bei einem angeschliffenen Vermeer DIE?

Größe 3x3µm nicht 0.9x0.9 was TSMC maximal anbietet.

bWzpTH-Zspg

CrazyIvan

2021-08-16, 20:27:45

Meines Wissens nicht - danke für das Video (habe es aber noch nicht angeschaut).
Wurden da mögliche Gründe genannt?
Ich könnte mir ja folgendes vorstellen: Für eine Leistungsaufnahme x braucht man ja einen Kupfer-Querschnitt y. Und vielleicht sind "wenige", "dickere" TSVs ja in der Herstellung vorteilhafter als viele dünne.

davidzo

2021-08-16, 22:27:04

Das Video hat weder Ton noch irgendeine Analyse.
Die Interpretation überlässt Fritzchen wie immer dann den anderen Twitterern, bis auf locuza hat es anscheinend aber noch kaum jemand beachtet.

Jo, so einen Grund kann ich mir auch vorstellen. Außerdem sieht man um die Kupferquadrate herum auch eine recht massive Isolierung die bei dieser Größe den Gesamtdurchmesser mehr als verdoppelt. Es kann sein dass man den Pitch und Durchmesser zwar noch verringern kann, dann aber noch mehr DIEfläche für die TSVs und deren Isolierung draufgeht. = weniger Fläche für Cache im Basedie.
Irgend ein Tradeoff wird es sein...

Locuza

2021-08-18, 12:34:15

könnte mir sogar vorstellen, dass sie das 7nm Design der Kerne übernehmen.
RDNA können sie von Van Gogh übernehmen. Bleibt neues DDR5 und sonstiger I/O für AM5.
Das "nicht" ist mir irgendwie Flöten gegangen. :confused:

Bei 6nm stellt sich die Frage, wie viel Aufwand man investieren müsste, um die 18% bessere Logikdichte zu erreichen bzw. ein Teil davon.
Da AMD bei Cezanne sehr viel direkt recycled hat, könnte es sein, dass wir bei Rembrandt auch keinen anderen Zen3-Komplex sehen werden, wobei sich dann die Frage stellt, wie AMD das „Zen3+“ bei den Roadmaps rechtfertigt.
Bei Zen1+ war das noch relativ einfach, neben der besseren Effizienz und Taktbarkeit von 12nm vs. 14nm, konnte AMD vor allem die Cache- und Memory-Timings optimieren, die beim veröffentlichtem Stepping zum Launch schlechter ausfielen, als ursprünglich geplant.
Zen3 hat sehr wahrscheinlich nicht so einen großen Optimierungspuffer.

Hatten wir hier schon fritzchensFritz Videos von den TSVs bei einem angeschliffenen Vermeer DIE?

Größe 3x3µm nicht 0.9x0.9 was TSMC maximal anbietet.

https://youtu.be/bWzpTH-Zspg
Das Video habe ich noch nicht gesehen, ist ja auch gar nicht öffentlich gelistet. :D
Fritzchens Fritz hat aber ein kürzeres Video auf Twitter gepostet, ein interessanter Tweeter-Thread dazu:
https://twitter.com/aschilling/status/1399664821717569542

Das Video hat weder Ton noch irgendeine Analyse.
Die Interpretation überlässt Fritzchen wie immer dann den anderen Twitterern, bis auf locuza hat es anscheinend aber noch kaum jemand beachtet.
[...]
Ich selber habe die ganze TSV-Thematik nur minimal zur Kenntnis genommen, bis jetzt habe ich keine Zeit gefunden mich damit auseinander zu setzen, aber beim Thread oben sieht man einige Personen, die ihre tiefgründigen Interpretationen geteilt haben.
Hans de Vries kennen vielleicht noch einige, er ist/war ein Hardwareingenieur und hat vor allem nach der Jahrtausendwende viele Annotationen und technische Analysen zu AMD- und Intel-Prozessoren geschrieben auf chip-architect:
http://www.chip-architect.com/

Hans de Vries Interpretation:
https://twitter.com/HansDeVriesNL/status/1400027736199081989

Nemez hat sogar die Kontaktpunkte gezählt, wovon es ~24K geben soll:
https://twitter.com/GPUsAreMagic/status/1399712937342816258

Hardwareluxx hat noch von einer Analyse von TechInsight berichtet:
https://www.hardwareluxx.de/index.php/news/hardware/prozessoren/56858-tsv-abstand-extrem-gering-details-zu-amds-3d-v-cache.html

Am 22. August wird AMD eine Präsentation zum 3D-Cache auf der Hot Chips 33 halten:

Case Study: AMD products built with 3D packaging

With established TSMC 3DFabricTM technology platform, we continue to scale up the heterogeneous system package envelope, and to scale down on system interconnect. This system interconnect scaling is based on the roadmap we have proposed to drive 3D interconnect density, bandwidth/latency and energy efficient performance (EEP). Meanwhile, we leverage our wafer-level-system-integration technologies to provide innovative solutions to enhance heat dissipation when we move into liquid-cooling for the system. Furthermore, a disruptive Compact Universal Photonic Engine (COUPE) for Si photonics applications to drive EEP of HPC and networking is newly introduced to drive system EEP. Results will be shared here.
https://hotchips.org/

Am Tag darauf eine weitere in Bezug auf Zen3.
Da fallen diesbezüglich hoffentlich ein paar interessante Informationen ab.

amdfanuwe

2021-08-18, 15:49:47

wobei sich dann die Frage stellt, wie AMD das „Zen3+“ bei den Roadmaps rechtfertigt.
Bei welcher Roadmap? Im original Leak steht nur ZEN3.
https://pbs.twimg.com/media/EikGpyiUwAApr3C?format=jpg&name=small

Hat sich AMD überhaupt schon mal offiziell zu Rembrandt geäußert?

HOT

2021-08-18, 16:27:08

Spannender ist die Frage ob man bei 16MB Cache bleibt oder mehr daraus macht, da könnte ja die höhere Packdichte auch was bringen. Ich denke aber auch, dass es keinen Zen3"+" gibt. Das ist mMn ganz normal Zen3 mit dichteren L2 und L3 Caches.

KarlKastor

2021-08-18, 17:06:02

Ich denke man bleibt bei 16 MB. Die GPU wird schon erheblich größer. Ich denke AMD hat kein Interesse daran die Die size größer werden zu lassen.

basix

2021-08-18, 17:31:04

Mit 6nm und Designoptimierungen sollte man <Cezanne landen, trotz 12 CU RDNA2.

Bei Cezanne hat es noch viel "White Space" (wie Locuza leeren Platz betitelte: https://twitter.com/locuza_/status/1426012161546072069). Da hätten locker 3-4x Vega CUs Platz. Nun ist RDNA2 etwas grösser als Vega, aber das gleicht 6nm wieder aus (auf den gesamten Chip gesehen).

Und das recht grosse DDR4 PHY Design liesse auch noch Raum für Optimierungen (siehe Vergleich zu Intel CPUs).

An mehr als 16MB glaube ich ebenfalls nicht. Rembrandt soll kostengünstig bleiben. Wäre dennoch top, wenn die GPU auch Gebrauch vom L3$ machen könnte. In 1080p ist schon ein messbarer Caching Effekt sichtbar, aber vor allem sollte die Idle Power geringer werden (siehe RDNA2 dGPUs).

KarlKastor

2021-08-18, 17:54:29

Das hätte ich auch so einigeschätzt. 16 MB mehr Cache wären über 10% mehr Fläche.

basix

2021-08-18, 18:32:26

Wenn ich diese iGPU Benches mit Vega8 anschauem könnte Rembrandt auf GTX 1050 oder gar 1050 Ti Niveau landen: https://www.youtube.com/watch?v=ou0pu0ZuX5k

Bei 768 SPs vs. 768 SPs, höherer IPC als Pascal (ca. +10..15% laut CB) und um dei 100 GB/s Bandbreite (ähnlich wie bei 1050/Ti) könnte das klappen. Für 1080p Gaming mit Medium Settings sollte das bei vielen Spielen reichen.

Locuza

2021-08-18, 21:04:33

Bei welcher Roadmap? Im original Leak steht nur ZEN3.
https://pbs.twimg.com/media/EikGpyiUwAApr3C?format=jpg&name=small

Hat sich AMD überhaupt schon mal offiziell zu Rembrandt geäußert?
Bei dieser hier, welche möglicherweise auch die Quelle für die Gerüchte war, wo schon lange vor der Veröffentlichung von Zen3+ gesprochen wurde für Rembrandt.
https://videocardz.com/newz/amd-ryzen-6000-notebook-roadmap-leaks-6nm-rembrandt-with-zen3-and-navi2-in-2022

AMD hat sich bisher öffentlich noch gar nicht zu Rembrandt geäußert.

[...]Wäre dennoch top, wenn die GPU auch Gebrauch vom L3$ machen könnte. In 1080p ist schon ein messbarer Caching Effekt sichtbar, aber vor allem sollte die Idle Power geringer werden (siehe RDNA2 dGPUs).
Ich denke das wird noch einige Zeit dauern bzw. es gibt viele Hürden, um das effizient umzusetzen.
Intel genießt zwar viele mögliche Vorzüge in diesem Bezug, aber es wird nicht darauf gebaut, dass die GPU den LLC im großem Umfang verwendet und Xe LP hat selber 3.8MiB lokalen Cache.
Bei Rembrandt wird es vermutlich wie bisher ausfallen, 16MiB für die 8-Kerne und 2MiB L2$ für die GPU, was immerhin eine Verdopplung gegenüber den 1MiB bei Raven Ridge, Renoir und Cezanne darstellt, wobei die Anzahl der CU's dann nur um 9% (RR) bzw. 50% (RNR, CZN) steigt.

basix

2021-08-18, 21:17:13

Ich sehe die Chance bei Rembrandt jetzt auch nicht als riesengross an. 16MByte sind aber auf N24 Niveau (wenn es N24 denn geben sollte) und es wird RDNA2 verbaut. Zwei Pro Argumente. Spätestens wenn man >16MByte verbaut, wäre die gemeinsame Nutzung dann aber höchste Zeit. Ist schlussendlich ziemlich viel Silicon Real Estate, welche man dann einsparen oder mehrfachnutzen kann.

Locuza

2021-08-18, 21:52:01

AMD müsste viel ändern in diesem Bezug.
Die interne Verbindung müsste umgestaltet werden, damit die GPU auch direkt Zugriff darauf bekommt und die Latenz darauf nicht mies ausfällt.
Zusätzlich müsste man dann viele Steuermechanismen umgestalten, die sich darum kümmern wo Daten abgelegt werden und wie viel Cache, je nach Client, verfügbar ist.
Man würde natürlich nicht der iGPU die Möglichkeit geben den LLC zu monopolisieren, wodurch dann die CPUs leiden.

Eine offensichtliche Frage die sich stellt ist natürlich, wie viel man durch eine gemeinsame Cache-Stufe einsparen könnte?
Denn da hängen viele Fragen daran, wie sich das Power&Clock Management für CPU und GPU aus, wie sich die Entwicklung des Caches aus, denn Bandbreite, Dichte und Zugriffszeiten können und werden traditionell sehr unterschiedlich für CPU und GPU getweaked, auch der Infinity Cache verhält sich vermutlich nicht genauso, wie der L3$ von Zen2, auf welchen er basiert.

Bei Intel diktiert auch der Ring-Interconnect seit 2011 wie der Grundriss vom Layout aussieht, Intel kann die CPU und GPU nicht so frei platzieren wie AMD aktuell.

Alles ist wie immer mit Pro/Kontra verbunden.

Ich selber sehe Rembrandt noch klassisch an, dann kommt vermutlich noch ein Refresh und die Generation darauf könnte anders aussehen.

Zossel

2021-08-19, 06:35:12

Spätestens wenn man >16MByte verbaut, wäre die gemeinsame Nutzung dann aber höchste Zeit. Ist schlussendlich ziemlich viel Silicon Real Estate, welche man dann einsparen oder mehrfachnutzen kann.

Trotzdem wäre die Grafik zu langsam und die CPU hätte nur Misses.

basix

2021-08-19, 08:09:50

Für was ist die GPU zu langsam? Für den Infinity Cache? Macht diese Aussage überhaupt Sinn? IF$ wäre ein Weg, um Energieffizienz und Bandbreite zu sparen. Schon mal langsamen DRAM bei den APUs verwendet? Mit dem IF$ könnte man diesen Effekt abfedern und konsistentere Leistung bieten.

Und das mit den Misses ist einfach falsch. Beispiel: Nachfolger von Rembrandt geht bei 8C auf 32MByte L3$. Während dem Spielen kann die GPU zum Beispiel max. 16MByte für sich beanspruchen. Wieso sollte die CPU dann nur noch Misses haben? Ist immerhin noch 16MByte da (gleich viel wie bei Cezanne) und bei Zen 2 reichten sogar 4MByte pro CCX.

robbitop

2021-08-19, 08:15:19

Auch Intel wird früher oder später weg vom Ringbus müssen. Wird interessant sein zu sehen, ob ADL den noch hat mit in Summe 16x Kernen (8+8). Sein Nachfolger hat ja bereits 24 Kerne (16+8).

Eine IGP mit Cachezugriff (in signifikanter Form! also siehe IF$) würde ziemlich entfesselt werden (oder alternativ sparsamer, weil Speicherzugriffe entfallen) und man könnte mehr Rohleistung verbauen.
ABER: der Markt belohnt (zumindest bis dato) besonders hohe iGPU Leistung nicht genug (insbesondere mit Blick auf Opportunität). Entsprechend stellt sich noch immer die Frage, ob man wirklich in diese Richtung gehen wird.

Die Frage ist, wie groß die Summe der Vor- und Nachteile werden, wenn man die Topologie so umbaut, dass die IGP Zugriff auf den L3$ hat.

basix

2021-08-19, 11:19:25

mboeller

2021-08-19, 11:53:56

würden 16MB IF$ für die GPU reichen?

In dem Chart über die Hitrate des N21-IF$ erreicht ein 16MB IF$ gerade mal eine Hitrate von ~37-38% bei FHD.

Lehdro

2021-08-19, 11:56:32

würden 16MB IF$ für die GPU reichen?

In dem Chart über die Hitrate des N21-IF$ erreicht ein 16MB IF$ gerade mal eine Hitrate von ~37-38% bei FHD.
Was quasi fast 40% mehr Bandbreite wäre - das ist äußerst krass als Steigerung bei der begrenzten Bandbreite von iGPUs. Wie robbitop schon anmerkte, wäre das tatsächlich quasi eine Entfesselung.

Orko

2021-08-19, 12:03:01

Es gab da doch mal eine Folie, in der AMD die geplanten Ausbaustufen des Infinity Fabrics (für Rechenzentren?) gezeigt hatte. Soweit ich mich erinnere:
Stufe 1: core - core in einem CCX; CCX - CCX und CCX - IODie in einer CPU
Stufe 2: CPU - ( Cluster von GPUs )
Stufe 3: GPU zu jeder anderen GPU in einem Cluster von GPUs

Infinity Cache ist bisher bei RDNA2 "nur" ein sehr grosser Level 3 Cache.

Anhand der Namenswahl ( Infinity Cache - Infinity Fabric) könnte man nun mit etwas Fantasie spekulieren, dass irgendwann der Infinity Cache in den Infinity Fabric mit eingebunden werden soll. Der Infinity Fabric kann dann (soweit im Produkt gewünscht) CPU-Cores / GPUs / IO (RAM etc) / Infinity Cache(s) / 3D-Cache(s) untereinander beliebig verbinden.

Edit:
Ganz langfristig gedacht könnte das der Weg weg vom zentralen Datenspeicher hin zu distributed memory Architekturen und explicit data graph execution ISAs sein.

mboeller

2021-08-19, 12:29:33

das hier?
https://pics.computerbase.de/9/1/7/9/3/2-1080.4a946666.png

@Ledro:
Wenn man es so rechnen kann dann wäre das schon ein gute Verbesserung.

basix

2021-08-19, 14:11:27

Was quasi fast 40% mehr Bandbreite wäre - das ist äußerst krass als Steigerung bei der begrenzten Bandbreite von iGPUs. Wie robbitop schon anmerkte, wäre das tatsächlich quasi eine Entfesselung.

Es wäre sogar eher +60% Bandbreite: 1 / (1-0.38) = 1.61. Das normale SI muss ja nur noch 62% der Bandbreite liefern. Deswegen ist die effektive Bandreite dann 1/Missrate und nicht 1+Hitrate.

Die effektive Bandbreite kann man so berechnen:
- BW_eff = 1/Missrate --> oder äquivalent dazu -> 1/(1-Hitrate)

Beispiel: Bei 75% Hitrate muss das SI nur 25% der Speicherabfragen bedienen. 3/4 werden dann vom Cache geliefert oder anders ausgedrückt 3x mehr als das 1/4 des SI. Somit ist bei 75% Hitrate der Bandbreitenfaktor 3+1 = 4x.

Hier noch die annotierte Grafik dazu von Locuza: https://twitter.com/locuza_/status/1399148639440670722

Locuza

2021-08-19, 14:15:31

Auch Intel wird früher oder später weg vom Ringbus müssen. Wird interessant sein zu sehen, ob ADL den noch hat mit in Summe 16x Kernen (8+8). Sein Nachfolger hat ja bereits 24 Kerne (16+8).
[...]
Alder Lake hat noch den Ring:
https://digideutsche.com/wp-content/uploads/2021/07/Intel-Alder-Lake-Desktop-CPU-780x470.png

Jeder Golden-Cove (Big) hat einen 3MiB großen Cache-Slice, während Grace-Mont (Little) im Quad-Verbund an einen 3MiB großen Cache-Slice angeschlossen ist.
Das Design ist damit gleich mit Lakefield.
Da haben sich 4x Tremont-Kerne einen Cache-Slice geteilt und 1x Sunny-Cove Core den anderen Cache Slice.

Bei Raptor Lake hätten wir bei 16+8 dann insgesamt 12-Verbraucher am Ring.

basix

2021-08-19, 14:29:34

Was ich beim Infinity Cache noch interessant finde:
- Hitrate steigt sqrt(x) mit der Speichermenge X, doppelter Cache = 1.41x Hitrate
- Hitrate steigt linear bezüglich Auflösung, doppelter Cache hat gleiche Hitrate bei doppelter Anzahl Pixel.

Lehdro

2021-08-19, 15:26:46

Es wäre sogar eher +60% Bandbreite: [...]
Stimmt, gut aufgepasst!

Orko

2021-08-19, 15:50:32

@ mboeller
Jupp, genau die Folie wars, Danke !

robbitop

2021-08-20, 07:44:26

Ich glaube nicht, dass iGPUs nun im Verhältnis deutlich stärker werden. Aber das Ziel sollte so 1080p/Medium-High bei 40-60fps sein. RDNA2 mit 12 CUs wäre hierbei vermutlich schon dazu in der Lage bei vielen Spielen. Für den Casual Gamer kann das reichen.

Bandbreite wird bei Rembrandt weniger ein Problem sein, da mit (LP)DDR5 höhere Bandbreite und mit RDNA2 bandbreiteneffizienter als Vega. Aber sobald die GPUs noch schneller werden und die L3-Caches noch grösser, wird IF$ langsam wirklich interessant.

Edit:
Kurze Abschätzung von 12 RDNA2 CUs bei 2.0...2.2 GHz ergibt ca. 0.8x RX 580 Leistung. Ablösung für Polaris ;)
Naja iGPs haben haben sich schon immer von der Performance weiterentwickelt große Caches zu brauchen. Über uArchverbesserungen und über Bandbreitenerhöhungen. Ich fürchte, dass es auch so weiter gehen könnte - einfach weil der Markt es kaum belohnt. Intel hat viele Jahre IGPs wie warme Semmeln verkauft, die parktisch fast gar nicht zum Spielen brauchbar waren, während ihre GT3e und GT4e nur ein Brotkrumen vom Markt bekommen haben. Ob 1080p Medium wirklich die Marktanforderung ist? Ich fürchte nur von einem kleinen Teil des Marktes.

Ich hoffe natürlich auch darauf, dass das nicht so bleibt. Aber solange es keine Incentives für besonders schnelle iGPs vom Markt gibt, kann es sein, dass es in etwa so bleibt. Wäre aber wie gesagt schön, wenn sich das ändert.
Dynamisch genug wird die Situation um Intel mit Grafik (und auch Apple mit relativ starken GPUs im SoC) ja, so dass sich die IHVs ggf gegenseitig "hochschaukeln". Mal sehen.

robbitop

2021-08-20, 07:48:46

Alder Lake hat noch den Ring:
https://digideutsche.com/wp-content/uploads/2021/07/Intel-Alder-Lake-Desktop-CPU-780x470.png

Jeder Golden-Cove (Big) hat einen 3MiB großen Cache-Slice, während Grace-Mont (Little) im Quad-Verbund an einen 3MiB großen Cache-Slice angeschlossen ist.
Das Design ist damit gleich mit Lakefield.
Da haben sich 4x Tremont-Kerne einen Cache-Slice geteilt und 1x Sunny-Cove Core den anderen Cache Slice.

Bei Raptor Lake hätten wir bei 16+8 dann insgesamt 12-Verbraucher am Ring.
Danke für den Hinweis - wirkt schlüssig - aber:
Ist das von einem künstlerisch erstelltem (also nicht echtem) Die shot wirklich so definitiv ableitbar? :)

12 Ringteilnehmer klingt dann schon etwas viel bei Raptorlake. Mit 2x Ringen ggf? Ich hätte erwartet, dass Intel zu einer etwas skalierbareren Fabric schwenken würde.

KarlKastor

2021-08-20, 07:52:44

@robbitop
Siehe anandtech:

"We learned from asking Intel in our Q&A that this ring is fully enabled regardless of whether the P-cores or E-cores are being used – Intel can disable one of the two rings when less bandwidth is needed, ... "

Zossel

2021-08-20, 08:52:48

Was quasi fast 40% mehr Bandbreite wäre - das ist äußerst krass als Steigerung bei der begrenzten Bandbreite von iGPUs. Wie robbitop schon anmerkte, wäre das tatsächlich quasi eine Entfesselung.

Wenn die GPU im Zeitraum X auf mehr Daten zugreifen kann wirkt sich das auch auf die Energie aus die von den Rechenwerken verbraucht wird da diese mehr Daten durchnudeln.

Eine APU oder CPU mit IGPU die zum zocken taugt wird man wohl explizit dafür auslegen müssen, siehe auch die Spielkonsolen.

Lehdro

2021-08-20, 14:32:14

Wenn die GPU im Zeitraum X auf mehr Daten zugreifen kann wirkt sich das auch auf die Energie aus die von den Rechenwerken verbraucht wird da diese mehr Daten durchnudeln.

Eine APU oder CPU mit IGPU die zum zocken taugt wird man wohl explizit dafür auslegen müssen, siehe auch die Spielkonsolen.
Speicherzugriffe sind auch sehr energieintensiv. Gab doch irgendwo mal eine Aufstellung wie stark sich Speicherzugriffe energetisch auswirken, da sind die popeligen paar CUs in dann Vollauslastung eher nicht so kritisch, es geht ja eben nicht gleich auf das Konsolenniveau. Vor allem wenn man bedenkt das z.B. Vega 8 + CPU selbst mit 15W noch locker auf die 2 GHz kommt...

Zossel

2021-08-20, 16:31:05

Speicherzugriffe sind auch sehr energieintensiv. Gab doch irgendwo mal eine Aufstellung wie stark sich Speicherzugriffe energetisch auswirken, da sind die popeligen paar CUs in dann Vollauslastung eher nicht so kritisch, es geht ja eben nicht gleich auf das Konsolenniveau. Vor allem wenn man bedenkt das z.B. Vega 8 + CPU selbst mit 15W noch locker auf die 2 GHz kommt...

In dem Kontext meinte ich auch Zugriff auf den Cache, ist auch Speicher.

fondness

2021-08-22, 09:35:43

AMD hat übrigens ihr Deck etwas angepasst und spricht jetzt selbst von 3D-Chiplets in 2021:

https://i.postimg.cc/XYhNkNJS/image.jpg (https://postimages.org/)

basix

2021-08-22, 22:48:48

Hot Chips Präsentation zum V-Cache: https://www.computerbase.de/2021-08/hot-chips-33-amd-gibt-weitere-einblicke-in-3d-packaging/

Interessant: Interconnect Power soll <1W betragen.

CrazyIvan

2021-08-23, 06:48:54

Hier hätte ich mir eine pJ/bit Aussage gewünscht, aber die behalten die Schlawiner für sich. Ich tippe auf nahezu on-die Werte, also <1pJ/bit

basix

2021-08-23, 08:33:55

Sind ~0.05 pJ/bit. AMD hat im Juni von 2 TByte/s geredet. Das ergibt 0.8W.

Und hier Intels Foveros mit 0.15 pJ/bit, wo AMD sagt ihre Lösung wäre 3x energieffizienter.
https://www.hardwareluxx.de/index.php/news/hardware/prozessoren/50173-intel-nennt-technische-details-zur-foveros-fertigung.html

Zossel

2021-08-23, 08:44:24

Hier hätte ich mir eine pJ/bit Aussage gewünscht, aber die behalten die Schlawiner für sich. Ich tippe auf nahezu on-die Werte, also <1pJ/bit

Hier (https://www.forum-3dcenter.org/vbulletin/showthread.php?p=12701587&highlight=wattsekunden#post12701587) hatten wir schon rumgerechnet.

CrazyIvan

2021-08-23, 12:11:39

@Alle
Stimmt, jetzt, wo Ihr es sagt ;)
Und ich hatte mich gerade mal um eine Zehnerpotenz vertan, hehe.

Locuza

2021-08-23, 18:50:31

Oh je, militante AMD-Fanboys haltet euch fest, Zen3 verwendet einen Ringbus, wie Intel, für den neuen L3$:

https://images.anandtech.com/doci/16901/408519437.jpg
https://www.anandtech.com/show/16901/hot-chips-2021-day-1-section-1-cpus-alder-lake-zen3-ibm-z-sapphire-rapids

Es ist ein Dual-Ring, wie bei Intel seit Willow Cove (Unter Tiger Lake zu finden).
Edit: Es ist wohl ein Single-Ring.
32 Bytes pro Richtung.

fondness

2021-08-23, 18:59:56

Der Unterschied ist halt schon noch, dass AMD nur das CCX so verbindet und die jeweiligen CCX mittels Stern. Intel macht es jetzt im Grund genau umgekehrt bei ADL, indem man außer weiter beim Ring bleibt und dafür die small Cores wohl zusammen fasst. Aber ja das Ganze nähert sich zweifellos an. So im Bereich von vielleicht 12-6 Teilnehmern scheint ein Ring wohl der effizienterste Ansatz zu sein bei heutigen CPUs.

basix

2021-08-23, 19:09:53

Wer hätte das gedacht :D Wir haben noch über Butterfly usw. spekuliert, an einen Ring hat niemand ernsthaft gedacht. Was bringt Zen 3 noch für Überraschungen? :)

maximus_hertus

2021-08-23, 23:05:06

reaperrr

2021-08-24, 02:34:08

Gibts irgendwelche Gerüchte, was AMD unterhalb der 3D CPUs machen will? Oder wird man mehr oder weniger kampflos den Markt unter 500 Euro an Intel abtreten?

Alderlake scheint ja doch ein netter Sprung zu sein. Irgendwie ist es zu ruhig bei AMD. Die aktuellen 5000er sollen ernsthaft bis Ende 2022 einfach so weiterlaufen? Das kann ich mir irgendwie nicht so wirklich vorstellen. Zen 3D ist im Preisbereich von deutlich über 500 Euro unterwegs, ergo für fast alle uninteressant.
Wenn man sich die aktuellen etail-Preise in den USA ansieht, scheint AMD die Zen3-MSRPs inoffiziell schon prophylaktisch ca. auf das Niveau der ursprünglichen Zen2-Preise angepasst zu haben.

Ansonsten ist noch im Gespräch, dass es abseits der 3D-Modelle noch normale XT-Refreshes geben soll.

Also "kampflos abtreten" wird AMD sicherlich nichts. Im Zweifelsfall geht man halt über den Preis.

amdfanuwe

2021-08-24, 03:25:04

Also "kampflos abtreten" wird AMD sicherlich nichts. Im Zweifelsfall geht man halt über den Preis.
Dazu muss man erst mal genug Lagerware haben. Solange alles verkauft wird, kann man den Preis hoch halten.
Mit genügend Kapazitäten würde ein 5600 für 160€ und ein 5600G für 100€ sicherlich auch noch Gewinn bringen.
Letztendlich geht es um Gewinnmaximierung, sowohl für AMD als auch Intel.

HPVD

2021-08-26, 17:38:22

Milan-X auf Zen 3 Basis mit bis zu 2,3GByte L3 Cache mittels mehrlagigem 3D V-Cache?

https://www.heise.de/news/AMD-Milan-X-64-Kern-Prozessoren-mit-2-3-GByte-Cache-denkbar-6175488.html

Nightspider

2021-08-26, 19:00:07

Wenn Chiplets mit 4 Lagen V-Cache kommen sollten wäre es cool wenn AMD davon auch ein paar Modelle als FX oder Black Edition für AM4 bringen würde. :D

DozerDave

2021-08-26, 21:54:24

Der Vorteil des 3D Cache ist jetzt, dass wir sehen welchen Anwendungen viel Zwischenspeicher benötigen und für AMD, was der nächste Flaschenhals ist.
Mal sehen wie Consumer Anwendungen auf soviel Speicher reagieren.

basix

2021-08-26, 22:25:10

Milan-X auf Zen 3 Basis mit bis zu 2,3GByte L3 Cache mittels mehrlagigem 3D V-Cache?

https://www.heise.de/news/AMD-Milan-X-64-Kern-Prozessoren-mit-2-3-GByte-Cache-denkbar-6175488.html

CB und Heise recherchieren so schlecht...nicht das erste Mal in den letzten paar Tagen und Wochen wird einfach eine Meldung ohne "Faktencheck" rausgejagt.

CB = 1-hi Stapel
Heise = 4-hi Stapel

Laut Leakern ist "Auto" im Epyc BIOS aber 8-hi. Wenigstens erwähnen könnte man sowas. Auch wenn 8-hi ebenfalls nicht bestätigt sind, 1-hi und 4-hi sind es ebensowenig.

Knuddelbearli

2021-08-26, 22:26:56

Lehdro

2021-08-26, 23:38:22

Kommen die Cache Zens nicht auch für AM4? Erinnere mich da was gelesen zu haben das wohl damit zumindest die 12 und 16 Kerner kommen?
Wäre ja wohl für Spiele ein ordentlicher Boost so wie damals Broadwell. Und +30 % und mehr gegenüber meinem 3600 würde mich schon zum Aufrüsten bringen (da ich eh von ATX auf mATX umsteigen will)
Die 30% auf den 3600er hast du sogar heute schon:

https://www.computerbase.de/2020-11/amd-ryzen-5000-test/4/#abschnitt_amd_ryzen_vs_intel_core_in_720p
5600X = +30% auf 3600
5800X = +37% auf 3600
ab 5900X = +42% auf 3600

Mit dem 3D Cache wird es dann wohl weit über 50% werden.

OgrEGT

2021-08-27, 11:31:21

Wenn sich das mit dem Leistungsplus durch 3D Cache bewahrheiten sollte dann hole ich mir einen 5900XT wenn der kurz vor dem Zen4 Release günstig wird ;D

DozerDave

2021-08-27, 14:03:43

Die 30% auf den 3600er hast du sogar heute schon:

https://www.computerbase.de/2020-11/amd-ryzen-5000-test/4/#abschnitt_amd_ryzen_vs_intel_core_in_720p
5600X = +30% auf 3600
5800X = +37% auf 3600
ab 5900X = +42% auf 3600

Mit dem 3D Cache wird es dann wohl weit über 50% werden.

Ich würde mit 5-25% rechnen: https://www.computerbase.de/2021-06/3d-v-cache-technology-amd-stapelt-l3-cache-bei-ryzen-auf-192-mbyte/

Und bitte nicht vergessen: Abnehmender Grenznutzen.
Je mehr Cache vorhanden ist, umso mehr limitieren andere Bausteine im CPU-Design.

Lehdro

2021-08-27, 15:32:29

Ich würde mit 5-25% rechnen: https://www.computerbase.de/2021-06/3d-v-cache-technology-amd-stapelt-l3-cache-bei-ryzen-auf-192-mbyte/

Und bitte nicht vergessen: Abnehmender Grenznutzen.
Je mehr Cache vorhanden ist, umso mehr limitieren andere Bausteine im CPU-Design.
AMDs eigene Angabe von +15% auf die vorhandenen 130% vom 5600X sind übrigens schon 150%, vom 3600 als 100% Marke aus rechnend. Damit wäre schon ein 5800X spielend (Pun intended) über der Marke.

vinacis_vivids

2021-08-27, 16:17:42

Der Zen3 refresh mit V-Cache wird 7nm+ oder 6nm? Gibs da irgendwo Infos?

Lehdro

2021-08-27, 16:19:31

Der Zen3 refresh mit V-Cache wird 7nm+ oder 6nm? Gibs da irgendwo Infos?
Selbe Chiplets, nur halt mit Cache Stapel on top. So wie Lisa das schon vorgestellt hatte. Mit ein bisschen Glück gibt es ein paar MHz oben drauf.

DozerDave

2021-08-27, 16:24:57

AMDs eigene Angabe von +15% auf die vorhandenen 130% vom 5600X sind übrigens schon 150%, vom 3600 als 100% Marke aus rechnend. Damit wäre schon ein 5800X spielend (Pun intended) über der Marke.

Ja und dann ist der 5600X mit 3D Cache so schnell wie ein Intel Alder Lake.

HOT

2021-08-27, 16:27:19

Der Zen3 refresh mit V-Cache wird 7nm+ oder 6nm? Gibs da irgendwo Infos?
Es ändert sich nichts. Weder Zen3+, noch N6 und N7+ scheint generell tot zu sein.

Nightspider

2021-08-27, 16:28:49

Wenn sich das mit dem Leistungsplus durch 3D Cache bewahrheiten sollte dann hole ich mir einen 5900XT wenn der kurz vor dem Zen4 Release günstig wird ;D

Und dann ärgerst du dich weil Zen4 dank 5nm ein gutes Stück sparsamer ist, USB 4.0 besitzt und Zen4 auch wieder einen großen IPC Sprung hinlegt von rund 20-30%.

Ich rechne damit das Zen4 ohne V-Cache ein bisschen schneller sein wird als Zen 3 mit V-Cache aber das wird je nach Anwendung schwanken.

Der Killer wird dann halt Zen4 mit V-Cache aber niemand von uns weiß ob Zen4 gleich zum Release mit V-Cache kommen wird oder ob AMD die V-Cache Varianten immer als Midlife Refresh herausbringen wird.

Könnte aber auch sein das Zen4 gleich mit V-Cache kommt und AMD 2023 eine 2HI Refresh Version bringen wird, als verbesserte V-Cache Version wenn Zen4 9-12 Monate alt ist.

We will see....

HOT

2021-08-27, 16:30:37

Nightspider

2021-08-27, 16:33:14

Schon aber am Ende wäre es auch nicht schlimm wenn Zen4 mit V-Cache erst 3 Monate später aufschlägt. So bleibt AMD im Gespräch.

Und wer weiß das seine Anwendungen stark von V-Cache profitieren, der wird einfach warten.

basix

2021-08-27, 16:45:50

Ob Zen 4 gleich zu Beginn mit V-Cache kommt? Möglich. Gibt Gründe dafür und dagegen. Schlussendlich ist es eine Frage des Portfolios und der Konkurrenz.
- Zen 4 ohne V-Cache in Games langsamer als Zen 3D? High End wird V-Cache bekommen
- Alder Lake / Raptor Lake wirklich stark? High End könnte V-Cache bekommen
- AMD will Stärke demonstrieren? High End wird V-Cache bekommen

Da gibt es viele Variablen. Auch wie früh Zen 5 erscheinen soll spielt da rein. Wenn die Technologie aber stabil läuft, hat AMD die Option mit V-Cache zu jeder Zeit als Ass im Ärmel. Da können sie auch einfach abwarten und schauen, ob ein Refresh / V-Cache nötig ist.
Der Cache sollte vor allem auch bei ML/AI-Applikationen gut sein. Zen 4 kommt mit AVX512 und VNNI, da würde zusätzlicher Cache sicher helfen.

amdfanuwe

2021-08-27, 17:03:55

Cache ist kein Allheilmittel, ebenso wenig wie SMT, AVX512 etc.
Ist halt eine Kosten-Nutzen Abwägung ob es verbaut wird.

HOT

2021-08-27, 23:50:15

Für Spiele schon und das ist nicht vergleichbar mit AVX oder sowas. Für sowas Cinebench wird sich der Nutzen stark in Grenzen halten. Da es für Spiele aber ultimativ ist, kann es durchaus hier und da passieren, dass ein Zen4 ohne langsamer ist als Zen3 mit.

Zen5 wird nichts vor 24. Der Gegner von Zen5 ist Arrow Lake.

Alder Lake -> Zen3 X3D
Raptor Lake und Meteor Lake -> Zen4
Arrow Lake -> Zen5

Die Geekbench-Werte von ADL fand ich extrem ernüchternd.

OgrEGT

2021-08-28, 10:56:00

Und dann ärgerst du dich weil Zen4 dank 5nm ein gutes Stück sparsamer ist, USB 4.0 besitzt und Zen4 auch wieder einen großen IPC Sprung hinlegt von rund 20-30%.

Ich rechne damit das Zen4 ohne V-Cache ein bisschen schneller sein wird als Zen 3 mit V-Cache aber das wird je nach Anwendung schwanken.

Der Killer wird dann halt Zen4 mit V-Cache aber niemand von uns weiß ob Zen4 gleich zum Release mit V-Cache kommen wird oder ob AMD die V-Cache Varianten immer als Midlife Refresh herausbringen wird.

Könnte aber auch sein das Zen4 gleich mit V-Cache kommt und AMD 2023 eine 2HI Refresh Version bringen wird, als verbesserte V-Cache Version wenn Zen4 9-12 Monate alt ist.

We will see....

Warum ärgern? Ich freu mich dann erstmal über das Leistungsplus ggü meinem 3600XT:D Die AM5 Plattform mit DDR5 etc läuft mir ja nicht weg... ich rüste nicht mehr immer sofort auf um immer das neueste zu haben... vor allem nicht bei der CPU...

reaperrr

2021-08-28, 12:46:06

Unwahrscheinlich, die kommen direkt zum Start, denn sonst hättest du die Situation, dass VCache-Varianten der alten Generation teilweise schneller sind als die Nachfolger. Wenn man das ein mal anfängt kommt man da nicht mehr raus ;). Ich bezweifel auch ernsthaft, dass Zen4 soviel IPC bringen wird, da die bisher bekannten Änderungen doch eher im Detail sind. Vielleicht schafft man im Durchschnitt etwas höhere Takte.
Erstmal wissen wir noch nicht, wie es sich bei den Zen3 mit V-Cache mit den Taktraten verhalten wird.
Ein 5800X wird ja so schon ziemlich heiß. Mit V$ müssten sie die Chiplets beim 8C entweder aggressiver binnen, oder eben etwas niedrigere Taktraten wählen, die sich ohne V$ in 65W unterbringen ließen (also quasi OEM 5800).
Mit zumindest leicht niedrigeren Taktraten würde ich bei den V$-Modellen schon rechnen, wobei mglw. 100-200MHz niedrigere AllCore-Taktraten schon reichen könnten, wenn die Spannung mit runtergeht.

Die andere Sache ist, dass wir zu Zen4 zwar wenig Details wissen, aber AMD haben verlautbart, dass die Liste der Änderungen ähnlich lang wie bei Zen3 ausfallen soll.
Das muss nicht zwangsläufig einen ähnlich hohen IPC-Anstieg bedeuten, aber mindestens ~15-17% offiziell und ~10% (+/- 1) in den meisten RealWorld-Szenarien (bei Zen3 19% und ~12%, respektive) würde ich daher schon erwarten.
Mit 10% mehr realer IPC + 10% mehr Takt dank N5HPC käme man bereits auf 21% Mehrperformance ggü. Zen3 ohne VCache, also leicht schneller und wahrscheinlich sowohl günstiger herzustellen (hängt etwas von den 5nm-Waferpreisen ab, die AMD ausgehandelt hat), als auch effizienter als Zen3+V$.
Und die Zen4 V$-Modelle gibt's dann - diesmal mit deutlich weniger zeitlichem Abstand - als Premium-Modelle oben drauf.

Lehdro

2021-08-28, 13:43:37

Erstmal wissen wir noch nicht, wie es sich bei den Zen3 mit V-Cache mit den Taktraten verhalten wird.
Ein 5800X wird ja so schon ziemlich heiß. Mit V$ müssten sie die Chiplets beim 8C entweder aggressiver binnen, oder eben etwas niedrigere Taktraten wählen, die sich ohne V$ in 65W unterbringen ließen (also quasi OEM 5800).
Mit zumindest leicht niedrigeren Taktraten würde ich bei den V$-Modellen schon rechnen, wobei mglw. 100-200MHz niedrigere AllCore-Taktraten schon reichen könnten, wenn die Spannung mit runtergeht.
AMD hat dazu doch schon ein paar vage Angaben gemacht:

16s1s0B3eog
Uh3WobaaP70

Kurz: Ich würde mir da keine Sorgen darum machen, die Chiplets werden sehr stark abgeschliffen und sogar geflipped. Zudem nicht vergessen, DRAM Zugriffe kosten mehr Strom als Cachezugriffe. Wir haben mit V$ mehr $ und mehr Bandbreite simultan - die Hitrate steigt also enorm.

Die andere Sache ist, dass wir zu Zen4 zwar wenig Details wissen, aber AMD haben verlautbart, dass die Liste der Änderungen ähnlich lang wie bei Zen3 ausfallen soll.
Das muss nicht zwangsläufig einen ähnlich hohen IPC-Anstieg bedeuten, aber mindestens ~15-17% offiziell und ~10% (+/- 1) in den meisten RealWorld-Szenarien (bei Zen3 19% und ~12%, respektive) würde ich daher schon erwarten.
Mit 10% mehr realer IPC + 10% mehr Takt dank N5HPC käme man bereits auf 21% Mehrperformance ggü. Zen3 ohne VCache, also leicht schneller und wahrscheinlich sowohl günstiger herzustellen (hängt etwas von den 5nm-Waferpreisen ab, die AMD ausgehandelt hat), als auch effizienter als Zen3+V$.
Und die Zen4 V$-Modelle gibt's dann - diesmal mit deutlich weniger zeitlichem Abstand - als Premium-Modelle oben drauf.
Die Gerüchte sprechen bei Zen 4 von +20-29% IPC, wir wissen aber nicht ob das mit oder ohne VCache gemessen wurde.