Diskussion zu: Hardware- und Nachrichten-Links des 1. Juli 2020

[Leonidas]

Link zur News:
https://www.3dcenter.org/news/hardware-und-nachrichten-links-des-1-juli-2020

[Mega-Zord]

Zen3 Desktop ist wohl die erste AMD-CPU der ich regelrecht entgegenfiebre. Den 9900k in Rente zu schicken ist sicher nicht besonders sinnvoll. Aber es kribbelt mir in den Fingern was neues mit AMD zu bauen. :)

[Gast]

Ich freue mich auf den A520 Chipsatz und hoffe, dass man damit AMD Systeme bauen kann, die sparsam im idle sind.
Wichtig ist natürlich auch, dass dann viele verschiedene Mainboards damit kommen, damit jeder was passendes für seinen Einsatzzweck (Fileserver, HTPC, Mini-PC, Router, ...) findet.

[Gast]

Die Twitterquelle hat offenkundig auch daneben gelegen und seine eigenen Angaben revidiert !

[Ferenzo]

vielen Dank für die Übersicht und die Erläuterungen! Sowas findet man up to date nur bei 3DCenter :-)

[Leonidas]

Die Twitterquelle hat offenkundig auch daneben gelegen und seine eigenen Angaben revidiert !


Völlig korrekt, darauf hinzuweisen. Deswegen muß man jener auch nicht 100%ig vertrauen.

[Complicated]

Die Benutzung der 8nm-Fertigung für Gaming-Ampere bedeutet in etwa einen nominellen Flächennachteil von +40% gegenüber TSMCs N7-Node – sprich, ein GA102-Chip mit angeblich ca. 627mm² Chipfläche könnte bei TSMC geschätzt nur ca. 470-500mm² groß sein (nicht skalierende Chipteile eingerechnet).Das erscheint mir nicht richtig. Kannst du nochmals erläutern warum TSMC 7nm (DUV) 40% dichter gepackt sein soll als Samsung 8nm (DUV)?

Diese Tabelle ordnet das recht übersichtlich ein:
https://www.techcenturion.com/7nm-10nm-14nm-fabrication

https://www.forum-3dcenter.org/vbulletin/attachment.php?attachmentid=70700&stc=1&d=1593677719

Die 40% würden am ehesten bei 7nm+ (EUV) zutreffen, war das vielleicht gemeint (Tippfehler)?

[WedgeAntilles]

Zen3 Desktop ist wohl die erste AMD-CPU der ich regelrecht entgegenfiebre. Den 9900k in Rente zu schicken ist sicher nicht besonders sinnvoll. Aber es kribbelt mir in den Fingern was neues mit AMD zu bauen. :)

Ja, ich bin auch sehr auf Zen3 gespannt.
Eigentlich will ich mir ja einen komplett neuen Rechner zulegen, aber bisher kann ich es kaum vor mir selber verantworten meinen 4770 in Rente zu schicken.

Ich hoffe sehr, dass ich mit Zen3 endlich guten Gewissens Geld ausgeben kann :biggrin:

[Aroas]

Ich glaube, dass so gut wie jeder, der sich nicht grundsätzlich an Intel knebelt, ziemlich heiß auf Zen3 ist.

Bisher hatte ich den Plan, auf Zen3 zu warten und mir dann günstig im Abverkauf noch einen R7 3700X zu schnappen.
Mittlerweile spiele ich aber auch mit dem Gedanken, direkt auf Zen3 + B550 Mainboard zu wechseln und das alte Grundsystem aus R5 1600 und B350 Board einfach weiter zu geben.

Letztlich kommt es auf die Preislage der Zen3 CPUs an. Die werden wohl nicht mehr ganz so günstig ausfallen, wie die bisherigen Ryzen. Irgendwann will AMD ja auch mal richtig Geld verdienen.

[N0rG]

As of 7/1/20, 100% of tested 10900K fell within our 4.9GHz bin or greater.
As of 7/1/20, the top 73% of tested 10900K fell within our 5.0GHz bin or greater.
As of 7/1/20, the top 24% of tested 10900K fell within our 5.1GHz bin.

https://siliconlottery.com/collections/all/products/10900k49g

Steht immer fast ganz unten auf den jeweiligen Seiten.

[Leonidas]

Das erscheint mir nicht richtig. Kannst du nochmals erläutern warum TSMC 7nm (DUV) 40% dichter gepackt sein soll als Samsung 8nm (DUV)?


Hab bei Wikichips nach den Gatelängen geschaut. 42nm zu 30nm aus dem Kopf. Aber das muß nicht richtig sein bzw. nicht der richtige Vergleich sein.

Das Samsung mit einem verbesserten 10nm faktisch TSMCs 7nm erreicht, erscheint mir allerdings ein wenig zu optimistisch.

PS: Vorstehende Liste ist eine arg unsolide Kalkulation auf Basis real existierender Chips. Nicht eingerechnet wurden dabei allerdings solche Punkt wie Interface-Anteil und ob es sich um Mobile- oder PC-Produkte handelt. Vermutlich ist der hohe Wert von Samsungs 8nm von irgendeinem Mobile-SoC - wie auch der Wert von TSMC augenscheinlich von einem Mobile-SoC stammt.





https://siliconlottery.com/collections/all/products/10900k49g
Steht immer fast ganz unten auf den jeweiligen Seiten.


Anders formuliert war ich zu blöd, einfach mal eine Unterseite anzuklicken. Danke für den Hinweis anyway.

[eccle]

Es wird dieses Jahr keinen 8-Kern 10nm Chip von Intel geben, da braucht man sich gar nichts vormachen. Ganz sicher keinen 8-Kern Tiger Lake-H.

Ich nehme selbstverständlich Wetten entgegen.

[Lehdro]

Das erscheint mir nicht richtig.[...]
Deine Tabelle ist Quark. Man schaue sich die Transistordichte von Zen 2, Navi 10, Vega 20, Renoir und GA100 an. Das sind gewaltige Unterschiede in quasi derselben Node...wer bestimmt was dort das Beispiel darstellen soll?

Schon alleine das disqualifiziert die Tabelle komplett:
You should note that the above densities are approximate & estimated in some cases while some of them are the actual densities. But nevertheless, that won’t affect the ranking.
Es macht aber sehr wohl einen Unterschied wenn man real erreichte Werte mit theoretischen Dichten vermixt. :rolleyes:
Bei manchen Werten werden stumpf theoretische Steigerungen aus Pressemitteilungen auf reale Produkte als Basis aufgesetzt :freak:

[Lowkey]

Ich bin mal gespannt bis eine Backgroundstory zu Intel erscheint, warum sie sich seit 5 Jahren gegen die Wand fahren.

[Complicated]

Deine Tabelle ist Quark. Man schaue sich die Transistordichte von Zen 2, Navi 10, Vega 20, Renoir und GA100 an. Das sind gewaltige Unterschiede in quasi derselben Node...wer bestimmt was dort das Beispiel darstellen soll?
Dass Produktspezifisch andere Dichten bestehen ist doch nichts neues - zumal auch jeder Hersteller noch optimiert. Nur wo vergleicht man ein nicht erschienenes Produkt? Mit den theoretischen Werten, was sonst? Ob diese Tabelle exakt ist, sei mal dahin gestellt, doch (10nm) 8nm DUV vs 7nm DUV wird hier sicherlich keine 40% Unterschied haben.

[Lehdro]

Dass Produktspezifisch andere Dichten bestehen ist doch nichts neues - zumal auch jeder Hersteller noch optimiert. Nur wo vergleicht man ein nicht erschienenes Produkt? Mit den theoretischen Werten, was sonst? Ob diese Tabelle exakt ist, sei mal dahin gestellt, doch (10nm) 8nm DUV vs 7nm DUV wird hier sicherlich keine 40% Unterschied haben.
Du vergleichst vergleichbare Angaben, ganz einfach. Also entweder reale Transistordichten im gleichen Anwendungsgebiet (Mobile SoC vs Mobile SoC, GPU vs GPU etc) oder die theoretisch erreichbaren Transistordichten. Das kannst du auch gerne in ein und dasselbe Chart stellen, allerdings musst du das dann kennzeichnen. So macht das Ranking aber keinerlei Sinn, da Theorie und Praxis ohne Kennzeichnung aufeinander treffen.

[Gast]

Ich bin mal gespannt bis eine Backgroundstory zu Intel erscheint, warum sie sich seit 5 Jahren gegen die Wand fahren.

Selbstgefälligkeit, ineffiziente Bürokratie, kurzfristige Profitmaximierung durch Leiharbeit und so weiter.

Inside Intel (https://www.youtube.com/watch?v=agxSclh27uo)


"Well according to former Intel principal engineer François Piednoël, it seems Intel’s line of Skylake processors is to blame. Marketed at Intel’s line of 6th-gen Core processors, in a recent video posted to YouTube, Piednoël says the quality assurance for Intel’s Skylake processors was “more than a problem, it was abnormally bad.”

Piednoël went on to say “Basically our buddies at Apple became the number one filer of problems in the architecture,” before adding “When your customer starts finding almost as much bugs as you found yourself, you’re not leading into the right place.”
...
Piednoël then concluded by saying “Basically the bad quality assurance of Skylake is responsible for [Apple] to force themselves to actually go away from [Intel’s] platform. If [Apple] didn’t have this reason where they were actually doubtful that this could be delivered, [Apple] would have carried on with no problems.”

As for the cause of Skylake’s poor quality assurance, Piednoël attributes that to a shakeup in leadership and general mismanagement that led to critical engineers leaving the team and poor planning during that period."
https://gizmodo.com/ex-intel-engineer-claims-skylake-quality-assurance-was-1844163236

"Managers, complacent about competition, battled internally over budgets. Some of them hoarded information, he said.
...
The delay exposed Intel’s overconfidence. Its engineers had promised to pack 2.7 times more transistors in the same space, a risky leap requiring novel production techniques, said Mike Mayberry, Intel’s chief technology officer. And leaders of chip manufacturing gave top management little data about problems, slowing the search for a solution, Mr. Swan said.
...
The relationship between Intel’s chip designers and manufacturing had been particularly strained, Mr. Swan said. The manufacturing team, based in Oregon, had been slow to share technical details with the designers out of a desire to prevent leaks that could threaten Intel’s perceived tech lead, current and former executives said.

In contrast, TSMC, the Taiwanese rival, regularly shared data about its manufacturing technology with external designers and incorporated their suggestions.
...
Sundari Mitra, a vice president who worked at Intel 30 years earlier and returned in 2018, said she had previously encountered bureaucratic traits like too many product review meetings. Taking Mr. Swan’s message to heart, she is cutting those down, while encouraging employees to begin presentations by listing problems rather than what was working well.

If executives “keep dinging them on what is not happening,” which was a tendency in the past, “this culture is not going to change,” she said."
https://www.nytimes.com/2020/03/01/technology/intel-culture-robert-swan.html

[Gast]

Hab bei Wikichips nach den Gatelängen geschaut. 42nm zu 30nm aus dem Kopf. Aber das muß nicht richtig sein bzw. nicht der richtige Vergleich sein.

Eigentlich bleibt nur Rumms pro Fläche und Rumms pro Watt.

[Leonidas]

Eigentlich bleibt nur Rumms pro Fläche und Rumms pro Watt.


Sehr schön gesagt.

[Complicated]

Du vergleichst vergleichbare Angaben, ganz einfach. Also entweder reale Transistordichten im gleichen Anwendungsgebiet (Mobile SoC vs Mobile SoC, GPU vs GPU etc) oder die theoretisch erreichbaren Transistordichten. Das kannst du auch gerne in ein und dasselbe Chart stellen, allerdings musst du das dann kennzeichnen. So macht das Ranking aber keinerlei Sinn, da Theorie und Praxis ohne Kennzeichnung aufeinander treffen.Vielleicht schaust du dort noch mal rein. Diese Unterschiede sind teilweise vermerkt. Niemand hatte einen Anspruch auf Vollständigkeit gestellt. Die drei entscheidenen Prozesse sind drin die verglichen werden sollen. 7nm DUV (HPC), 7nm+ und 8nm (DUV). Wo ist dein Problem mit den Werten?
Bisher gibt es ausschließlich 7nm DUV zum Vergleichen in Produkten. Also wo nimmt Leonidas sein 40% Unterschied her im Artikel? Das ist meine Frage gewesen. Und die Tabelle als Basis zur Klärung ist ausreichend.

[Gast #2]

Wow, in der Tabelle wird Intels 10nm Prozess mit 100 mio Transistoren pro mm² angepriesen.
Wie kommt man bitte auf solche Fabelwerte?

Ein Kern vom Typ Sunny Cove im Ice Lake ist 6,91 mm² groß.
Laut Jim Keller umfasst ein Sunny Cove ca 300 mio Transistoren.
Ergibt nach Adam Riese 43.415.340 Tr/mm².
Nicht mal die Hälfte.

Dass der GPU Teil jetzt etwas dichtere Transistoren hat, interessiert mich wenig, denn die Leistung muss immer noch der Prozessor bringen. Was allerdings nicht so trivial ist, wie sich Intel das 2014 vorgestellt hat.

[Leonidas]

Das ist das Problem der Liste - da werden einfach irgendwelche Prozessoren als Beispiel benutzt, ohne nachzudenken, ob am Ende noch eine Vergleichbarkeit existiert. Damit sind Schwankungsbreiten von ±30% locker drin.

[Zossel]

Ich werfe noch mal die Verbindungen zwischen den Layern in die Runde, die verbrauchen Platz in jedem Layer durch den die durch müssen.

[Complicated]

Nochmal: Dein Vergleich 8nm zu 7nm basiert auf welchen Zahlen zu welchem Prozess?
Wo hast du die 40% her die du da berechnet hast?

[Leonidas]

Wie gesagt: Wikichips Gate-Länge. 30nm vs. 42nm. Erschien mir schlüssig genug. Das es gleich sein soll, erscheint mir hingegen arg unschlüssig.

[Complicated]

Die Gatelänge ist nicht alleiniger Faktor für die Transistordichte.
https://fuse.wikichip.org/news/1443/vlsi-2018-samsungs-8nm-8lpp-a-10nm-extension/
Hier hat der Gatepitch des Samsung 8nm-Nodes 64nm, der Finpitch ist 42nm.

[Complicated]

Das es gleich sein soll, erscheint mir hingegen arg unschlüssig.Wer hat das geschrieben? Ich hatte lediglich die 40% angezweifelt.

[Lehdro]

Deine Tabelle ist "näherungsweise" nochmals ungenauer als Leonidas Vermutung aufgrund der Rohdaten - nur mal so als Denkansatz ;)

Schmeiß die Tabelle einfach weg, die taugt nichts so wie sie jetzt da steht. Du kannst nicht den 7nm DUV HPC Prozess aus realen Produkten mit dem 7nm+ Vergleich von der Theorie vornehmen, selbes gilt für Samsungs Portfolio. Die Tabelle ist in höchstem Grade irreführend und in Teilen sogar grundsätzlich falsch, da Theorie und Praxis wild gemischt sind.

[Complicated]

Es ist nicht meine Tabelle - und ich erhebe keinen Anspruch auf die Korrektheit der Daten. Es war ein Hilfsmittel zur Veranschaulichung zu meiner Fragestellung. Hast du das jetzt bald begriffen?

[Lehdro]

Hast du das jetzt bald begriffen?
Ich habe keine Ahnung was dein Problem ist. Ich weiß nur das die Tabelle die du gepostet hast Quatsch ist :confused:

[Leonidas]

Wer hat das geschrieben? Ich hatte lediglich die 40% angezweifelt.


Die vorstehend aufgeführte Liste notiert TSMC 7nm HPC und Samsung 8nm auf nahezu identischem Niveau. Das ist anzuzweifeln (kann trotzdem richtig sein, aber wäre zu prüfen).

[MiamiNice]

Ich finde die Namen der Prozesse und deren Einordnung in die Tabelle witzig. Sieht mir nach maximaler Kundenverarschung aus.

[Complicated]

Ich habe keine Ahnung was dein Problem ist. Ich weiß nur das die Tabelle die du gepostet hast Quatsch ist :confused:Ich habe die erste Übersicht gepostet die ich gefunden habe bei Google um Leonidas zu fragen wie er die 40% ermittelt hat. Das erkläre ich dir das dritte mal jetzt.

[Knuddelbearli]

Ich hoffe Vermeer kommt noch gut 2020 raus, und 2021 dann einfach selbes Chiplet mit DDR5 als 5000er (höchstens eventuell Shrink mitnehmen), dann hat man genug Zeit für Zen4 2022

[Gast]

Wie gesagt: Wikichips Gate-Länge. 30nm vs. 42nm. Erschien mir schlüssig genug. Das es gleich sein soll, erscheint mir hingegen arg unschlüssig.

Gatelange ist wie der Name sagt eine Länge, also 1-Dimensional.

Nachdem DIEs aber 2-Dimensional sind würden wir bei Skalierung von 40% in einer Dimension auf knapp 2-facher Transistordichte landen, was auch annähernd hinkommen sollte, da 8nm ja in Wirklichkeit 10nm++ ist, und 7nm knapp ein Fullnode unter 10nm ist.

Wenn Intel die Bezeichnungen der Konkurrenz verwenden würde, wären sie schon längst bei 3nm gelandet, so oft wie 14nm recyclet wurde.

[Gast]

Wow, in der Tabelle wird Intels 10nm Prozess mit 100 mio Transistoren pro mm² angepriesen.
Wie kommt man bitte auf solche Fabelwerte?

100 MTr/mm² ist die HD-Variante von Intels 10nm.
Die CPUs von Intel verwenden immer die HP-Varianten der jeweiligen Prozesse, die kommen in der Regel auf knapp die Hälfte der Transistordichte.