Diskussion zu: Hardware- und Nachrichten-Links des 27. Juli 2021

[Leonidas]

Link zur News:
https://www.3dcenter.org/news/hardware-und-nachrichten-links-des-27-juli-2021

[WedgeAntilles]

Der Geekbench ist in Windows 10 entstanden.
Das könnte auch Einfluss haben.

Generell kann mich mir bei Alder Lake vorstellen, dass die Ergebnisse je nach Benchmark und je nach Betriebssystem (Win 10 vs Win 11) deutlich stärker abweichen als man das normalerweise hat.

[Leonidas]

:up:

[Gast]

Der Geekbench ist in Windows 10 entstanden.
Das könnte auch Einfluss haben.

Generell kann mich mir bei Alder Lake vorstellen, dass die Ergebnisse je nach Benchmark und je nach Betriebssystem (Win 10 vs Win 11) deutlich stärker abweichen als man das normalerweise hat.


Das ist ein Stepping 0, also A0. Von daher ist das eh wertlos (non finale Taktfrequenzen, Bugs etc.) Die ganzen Stepping 0 von ADL-S waren auch mies im Geekbench. Die angeblich tollen Cinebench Werte sind von einem QS entstanden, das ist der wesentliche Unterschied. Mir ist wirklich schleierhaft, dass sich Leute noch darauf hochziehen und meinen das hätte eine Aussagekraft.

[Complicated]

Wenn Navi 33 in 6nm monolithisch 20 WGPs enthält und ebenfalls als MCD genutzt wird für Navi32 und Navi33 könnte die Rechnung ebenfalls aufgehen mit 6 Shader Engines bei Navi31 und mit 60WGPs. Da braucht es dann keine 3 Chiplet-Designs, was ich sowieso für merkwürdig halte und dem Chiplet Konzept entgegen stünde.
Möglicherweise kann AMD den IF$ auf dem MCD(aka Navi33) mittels der neuen 3D V-Cache Technik nach Bedarf variieren.
Dann wäre
Navi33 = MCD+ (IF$)?
Navi32=MCD+IF$+GCD
MAvi31=MCD+ 2xIF$ + 2xGCD

[iamthebear]

Also ich halte die Variante mit 2 verschiedenen GCDs für eher unwahrscheinlich.

Meine derzeitige Vermutung (die derzeit alle Leaks unter einen Hut bringt) ist:
.) Navi33: Wir mehr oder weniger ein 6900XT (also weiterhin RDNA2), der in 6nm neu aufgelegt wurde. 6nm ist meines Wissens nach designkompatibel mit 7nm.
Also 5120 FP32 + 128MB Infinity Cache
Energiebedarf wird sich auf akzeptablem Niveau befinden (ähnlich zu 6800 XT).
UVP vermutlich um die 500-700 Euro für das höchste Modell

.) Navi32: Ein GCD mit 7680 FP32 in 5nm + 1 MCD in 6nm mit 256MB Infinity Cache:
Eine Eigenart der 5nm Fertigung ist, dass die Dichte des Logic Teils deutlich kleiner werden (und auch weniger Energie verbrauchen), SRAM wird jedoch nicht kleiner. Deshalb bleibt der Infinity Cache auf 6nm und bekommt einen eigenen Chip
5nm ist nicht designkompatibel mit 6nm oder 7nm. Deshalb wird RDNA3 nur für 5nm aufgelegt.
Energiebedarf dürfte ähnlich zu Navi33 sein, da die zusätzlichen FP32 Einheiten durch die 5nm Fertigung (vs. 6nm) kompensiert werden. Eventuell etwas höher wenn AMD zusätzlich die Taktraten etwas anzieht.
UVP vermutlich um die 700-1000 Euro für das höchste Modell

.) Navi31: 2 GCDs mit je 7680 FP32 und zwar dieselben GCDs, die auch bei Navi32 verwendet werden. Deshalb gibt es auch kein Tape out für Navi32.
Als MCD wird ein 2. Layer gestacked mit insgesamt 512MB.
Die Taktraten der 2 GCDs werden wohl so weit gesenkt, dass man in Summe auf ca. 400 Watt raus kommt, was sich auf 2 Chips verteilt.
Ich würde davon ausgehen, dass hier die besseren Chips verwendet werden, die eine etwas bessere Takt/Spannungskurve haben. Allerdings wäre es umgekehrt auch möglich hier als 2. Chip die zu verbauen, bei denen es einen Defekt am PCIe/IO Teil gibt, der ja vom 1. Chip übernommen wird.
UVP mindestens 1500 Euro für das höchste Modell, wobei ich eher von mehr ausgehen würde.

Was meiner Meinung nach gegen einen eigenen GCD für Navi32 spricht:
Sollte die 10240 FP32 Variante verwendet werden, so ist der Chip definitiv im 1000+ Bereich angesiedelt, da die UVP pro Fläche sicher nicht geringer sein wird als bei 7nm Fertigung. Da die Stückzahlen bei Gaming Karten über 1000 Euro relativ überschaubar sein werden (selbst wenn das Produkt an sich gut ist) wird es sich nicht lohnen 2 eigene Chips aufzulegen. Gerade mit dem derzeit noch geringeren Marktanteil von AMD ist das nicht wirtschaftlich.

Falls die Variante mit ca. 81920 FP32 gefahren wird, so ist dies zu ähnlich zu den bereits für Navi31 gefertigten Chips als dass es noch Sinn ergeben würde.


Das Ganze würde auch im Vergleich zu Lovelace Sinn ergeben.
AD102 liefert +70% mehr Shader und vergrößerte Caches um den Bandbreitenbedarf zu kompensieren und würde damit in etwa auf Navi32 Niveau heraus kommen (eventuell leicht darüber). Derzeit noch fraglich ist, ob Nvidia wieder einen Hardware Scheduler zurück bringt, denn bei reinen DirectX 12 Spielen fallen sie auf Grund des Driver Overheads dann vermutlich nicht nur bei 1440p, sondern auch schon bei 4K ohne RT deutlich gegenüber AMD zurück.
Gegen Navi 31 wird Nvidia mit einem monolithischen Design nicht viel Chancen haben. Hier wird bei Bedarf dann ein Hopper Chiplet umgebastelt werden oder im Notfall lässt man AMD einfach den Titel. Das ist sowieso nur eine Imagefrage und sagt über die real verkauften Karten relativ wenig aus.

[Gast]

Statt es in die alten Threads zu schreiben.
Quelle und mögliche Erklärung für die CB-Werte:
"Meanwhile, all cores used in Alder Lake will support AVX, AVX-VNNI, AVX2, and UMONITOR/UMWAIT/TPAUSE capabilities."
https://www.tomshardware.com/news/intels-upcoming-gracemont-microarchitecture-to-support-avx-avx2-and-avx-vnni
Wer das Gegenteil behauptet, möge Quellen angeben.

[Gast]

Statt es in die alten Threads zu schreiben.
Quelle und mögliche Erklärung für die CB-Werte:
"Meanwhile, all cores used in Alder Lake will support AVX, AVX-VNNI, AVX2, and UMONITOR/UMWAIT/TPAUSE capabilities."
https://www.tomshardware.com/news/intels-upcoming-gracemont-microarchitecture-to-support-avx-avx2-and-avx-vnni
Wer das Gegenteil behauptet, möge Quellen angeben.


Was ist das für eine Erklärung, was willst du ausdrücken? Meinst du jetzt das die (vermeintlich) hohe Punktzahl wegen AVX zustande kommt? Also erstmal profitiert Cinebench R20 meines Wissens nach kaum bis gar nicht von AVX. Wer etwas anderes behauptet, kann gerne Quellen vorlegen.

Und dann muss man wissen, dass natürlich auch AMD AVX unterstützt sowie Skylake oder Rocketlake.

[iamthebear]

Es gingen einmal Leaks um (sorry finde den Link nicht mehr), dass die Little Cores kein AVX können aber das kann nach etwas Überlegungen ja gar nicht funktionieren, dass Big und Little Cores andere Befehlssätze unterstützen. Da würde es ja spießen wenn ein laufender Prozess vom Big Core auf einen Little Core verschoben wird.

Was weder die Big Cores noch die Little Cores können ist AVX512 wahrscheinlich aus genau diesem Grund. Um es bei den Big Cores nutzen zu können müssten es auch die Little Cores unterstützen (oder zumindest emulieren), was das Ganze etwas sinnlos machen.

Da jedoch auch alle anderen relevanten CPUs AVX beherrschen (Rocket Lake sogar AVX512) kann man die gute Cinebench Performance jetzt nicht nur auf AVX schieben.

Grundsätzlich sagen schlechte geleakte Benchmarks von Mobile CPUs gar nichts aus solange nicht bekannt ist mit welchem Powerlimit die CPU gelaufen ist, da hier die Bandbreite beim selben Gerät sehr groß ist. Von 65W bis 8W im Batteriebetrieb ist da alles drin.

[Gast]

Also erstmal profitiert Cinebench R20 meines Wissens nach kaum bis gar nicht von AVX. Wer etwas anderes behauptet, kann gerne Quellen vorlegen.

Und dann muss man wissen, dass natürlich auch AMD AVX unterstützt sowie Skylake oder Rocketlake.
Hurra, ein Troll.
1. Keine Quellen vorlegen, aber verlangen. Super, Ingo. Google selbst. Von "notable boost from AVX" über % bis Screenshots gibt es alles.
2. Was sollten AMD, Skylake oder Rocketlake damit zu tun haben?

[Gast]

siehe oben
Keine Ahnung, ob Gracemont alle Features in Hardware braucht. Im Zweifelsfall geht Wechsel da dann nicht.

Es ging um die Cinebench-Werte älterer Atoms und wie viel allein durch mehr Kerne und AVX drauf kommen könnte.

AVX-512 wird z.B. von Cinebench nicht genutzt. (Tweet von Dr. Namevergessen)
Willow und Sunny (+Cypress) haben es und Golden auch; Grace nicht. (siehe u.a. Wikipedia)

Ja, AVX ist nicht nur bei den unterstützten Instructions-Sets (mir zu) kompliziertes Thema.

[Birdman]

aber das kann nach etwas Überlegungen ja gar nicht funktionieren, dass Big und Little Cores andere Befehlssätze unterstützen.
Korrekt, x86 sieht nicht vor dass Cores mit unterschiedliche CPU flags im selben System vorhanden sein können.

[OpenVMSwartoll]

...