Diskussion zu: Der Tape-Out von AMDs "Navi 31" NextGen-Chip ist erfolgt

[Leonidas]

Link zur News:
https://www.3dcenter.org/news/geruechtekueche-der-tape-out-von-amds-navi-31-nextgen-chip-ist-erfolgt

[ChaosTM]

Würde nicht wundern, wenn bald einen ähnliche Meldung bezüglich Lovelace auftauchten würde..

[Leonidas]

Sollte dran sein.

[MiamiNice]

Mich interessiert vor allem das Chiplet Design. Irgendwie habe ich die Vermutung das dies, aufgrund von Latenzen, erstmal Nachteile haben wird. Wollte nicht auch NV ein Chiplet Design bringen und es es verschoben?

[Lehdro]

Hintergrund dieser auf den ersten Blick seltsamen Releasestrategie (Navi 31 zuerst im Tape-Out, aber mit späterem Launch als Navi 33) dürften die höheren technischen Anforderungen von Navi 331 sein:
Bitte korrigieren :)

[Limit]

Mich interessiert vor allem das Chiplet Design. Irgendwie habe ich die Vermutung das dies, aufgrund von Latenzen, erstmal Nachteile haben wird.

Wenn ein Chiplet-Design bei CPUs funktioniert, sollte es bei GPUs, die eigentlich deutlich weniger empfindlich auf Latenzen reagieren, auch keine Probleme machen. Wo ich allerdings potentielle Schwierigkeiten sehe, ist die benötigte Bandbreite zur Verbindung der Chiplets. Ich weiß nicht, welche Mechanismen AMD einbaut um die benötigte Bandbreite zu reduzieren, aber mMn könnte das ein Schlüsselaspekt dabei sein, ob das ganze funktioniert, insbesondere auch was die Leistungsaufnahme betrifft.

[bad_sign]

Aber deshalb gibt es doch den IF Cache, nur der muss riesig angebunden sein, sonst reicht AMD anscheinen ein 128Bit SI/ComputeDie

[Leonidas]

Bitte korrigieren :)

Gefixt.

[iamthebear]

Wenn ein Chiplet-Design bei CPUs funktioniert, sollte es bei GPUs, die eigentlich deutlich weniger empfindlich auf Latenzen reagieren, auch keine Probleme machen. Wo ich allerdings potentielle Schwierigkeiten sehe, ist die benötigte Bandbreite zur Verbindung der Chiplets. Ich weiß nicht, welche Mechanismen AMD einbaut um die benötigte Bandbreite zu reduzieren, aber mMn könnte das ein Schlüsselaspekt dabei sein, ob das ganze funktioniert, insbesondere auch was die Leistungsaufnahme betrifft.

Also ich würde sagen es ist bei GPUs deutlich schwieriger.

Bei Zen3 hat jeder Compute Die seinen eigenen L3 Cache d.h. es müssen nur die Zugriffe auf den RAM von einem Chip zum Anderen wandern. Da beim RAM sowieso schon relativ hohe Latenzen und nur maximal 50GB/s Bandbreite.

Bei Navi31 befindet sich auch der Infinity Cache auf einem anderen Chip. Dieser war bereits bei RDNA2 mit 2TB/s angebunden. Navi31 ist ca. 3 Mal so groß, weshalb ich hier mit mindestens 4TB/s rechnen würde. Das ist fast Faktor 100.

Allerdings sind bei über 800mm² in 5nm Chiplets derzeit alternativlos selbst als reiner Paperlaunch.

Mich interessiert vor allem das Chiplet Design. Irgendwie habe ich die Vermutung das dies, aufgrund von Latenzen, erstmal Nachteile haben wird. Wollte nicht auch NV ein Chiplet Design bringen und es es verschoben?

Der nächste Professional Die wird ein Chiplet. Bei Gaming Lovelace war das meines Wissens nach noch nie geplant. Ich denke, dass AMD hier seit Zen2 einen kleinen Know How Vorsprung hat.
Ich denke Lovelace wird Nvidia noch einigermaßen monolithisch hin bekommen, da sie derzeit noch etwas kompaktere Chips designen als AMD und so einen Vorsprung haben sobald beide auf derselben Fertigung sind.

Klar ein 500-600mm² 5nm Chip wird nicht unbedingt günstig sein. Allerdings bei den Preisen, die AD102 dann kostet wird sich das sowieso keiner mehr leisten wollen. Die verträglichen Midrange Chips <= 700 Euro werden dann schon wieder klein genug sein.

[Nightspider]

Ändert nichts daran das die Latenzen bei GPUs eine etwas untergeordnetere Rolle spielen.

[Leonidas]

Dafür sind die Daten, die zwischen den Grafikchips wandern müssen, wohl viel größer - speziell im Gaming-Einsatz.

[Gast Ritis]

wenn ich mir den Erfolg von Infinity Cache ansehe glaube ich die notwendigen Bandbreiten bei GPUs werden masslos überschätzt. Offensichtlich fällt bei, Gaming der Zugriff auf wenige Megabyte die sich gut durch Caching abfangen lassen. Die Software muss das dann aber auch berücksichtigen.
Unter DX12 MultiGPU hat man teils 90% Steigerungen gesehen, die Frage ist nur was kann im Chiplets GPU der Treiber übernehmen wo bei PCIe Verknüpfungen der APP Entwickler gefördert war.

Zum Release von Chiplets GPU vermute ich wie bei Zen, dass AMD erst mal ein paar tausend Chiplets getestet und kombiniert haben muss bevor man die Specs der Produkte festlegen kann. Das braucht mehr Zeit.

[Thomas Gräf]

Das professionale Karten mit solch Chiplet-Die funktionieren werden, das kann ich mir gut vorstellen.
Da haben sie angepasste Betriebssysteme und spezielle Software die auf sowas getrimmt wird. Wissenschaft halt...

Aber was ne dödelige Windows Kiste damit machen wird, das wird wohl das spannendste nach VooDoo Graphics.
Wie schafft es AMD ein Windows und vor allem auch all die crapen Games zu verarschen. Ja klar beide dürfen nur einen Chip "sehen" aber ich könnt mir sehr gut vorstellen das da so einiges die Segel streichen wird.

Werden DX9 oder DX11 Spiele funktionieren? Oder braucht es dann angepasstes DX12/Vulkan?
Ich sach nur das arme Treiber Team... ;)

[Leonidas]

Wenn DX9-Spiele nur auf einem Chip laufen würden, wäre das fast egal. Weil die nicht die Perf von beiden Chips benötigen.

Aber regulär soll es in Software unsichtbar für die Anwendungen laufen. Damit sollte es egal sein, um welche Anwendungen es sich handelt.