Arrow Lake (Lion Cove+Skymont, Xe HPG, LGA1851, 20A+N3B, 2024)

[Platos]

Ist es denn nicht möglich, dass sich der Aufwand, HT zu Implementieren nun mit Skymont nicht mehr lohnt (wenn sowieso bald Rentable units kommen)?

Wie viel Fläche belegt HT ? Wie viel Fläche belegt im Gegensatz dazu ein Skymont-Kern ? Und jetzt: Wie viel Perfomance prp Fläche kriegt man ? Wäre es nicht möglich, dass man mit Skymont eine höhere oder wenigstens (fast) gleich hohe Perfomance pro Fläche erreicht?

[MiamiNice]

Man hat nie "mehr als genug", wenn man gegen die Konkurrenz Benchmarks zu verlieren hat. ;)


Habe ich mich wahrscheinlich nicht klar genug ausgedrückt. Natürlich hat man nie mehr als genug Performance. Allerdings hat man durch die neuen Coves schon einiges an MT Performance, aber ein Problem mit der ST Performance durch den geringeren Takt. Man könnte also auf die Idee kommen, falls die St Perf. nicht reicht, MT Perf. zu opfern um noch ein paar % Punkte ST mitzunehmen. Letzten Endes entscheiden die Balken bei Gaming, welches der neue Star im DIY Markt wird.

Aber wo ich das so schreibe, was juckt Intel der DIY Markt. Wahrscheinlich hast Du recht und es ist schlicht kosten/nutzen.

[y33H@]

Seit dem Wechsel zu OoO (mit Silvermont anno 2014) gibt's kein SMT mehr bei den Atoms aka E-Cores aka Monts, das war eine bewusste Design-Entscheidung schon vor einer Dekade.

[BlacKi]

könnte es sein, das man SMT als vulnerable stelle ausmerzen will? ist smt ein sicherheitsrisiko?

[Gipsel]

könnte es sein, das man SMT als vulnerable stelle ausmerzen will? ist smt ein sicherheitsrisiko?Dann würde man das bei den Server-CPUs nicht aktiviert lassen.

[Zossel]

https://youtu.be/7RcEPqn5ejM?t=122
https://youtu.be/7d0QGWRUkm4?t=80


Intel führt eine Reihe von Gründen an.

Ich erinnere mich noch an ein Intel welches:

- DRAM-Controller in der CPU als schlecht bezeichnete
- Zusammengeklebte CPUs als schlecht bezeichnete

[BlacKi]

Dann würde man das bei den Server-CPUs nicht aktiviert lassen.bleibt es denn für die lioncove kerne im serversegment drin?

hier führt man unter anderem smt ebenfalls als sicherheitslücke auf.
This technique therefore makes it very difficult to ensure and verify correct processor operation (it is also the target of many timing attacks, so SMT is considered problematic for security), while also increasing the core’s die footprint.

könnte es sein, das man durch das entfernen von smt nicht einfach nur die sicherheit erhöhen will sondern dadurch weniger sicherheits features hardwareseitig implementieren muss, die single thread ipc kosten?
Usually, the investment in this extra area is considered relatively small considering the benefits, however Intel has decided to remove SMT (HT) from the core and rather opt for the advantages of simplification.
hier erwähnt man, dass das rausnehmen von smt 15% fläche einspart.
According to the company, this optimization has shrunk the core by 15%, and performance at a given power consumption can be 5% better (note that it is possible this figure only applies to single-threaded task performance though).
https://www.hwcooling.net/en/intels-new-p-core-lion-cove-is-the-biggest-change-since-nehalem/

[Gipsel]

bleibt es denn für die lioncove kerne im serversegment drin?Ja. SMT fehlt nur bei den Client-CPUs.

[BlacKi]

wie kann intel dann vom platz sparen reden? oder gibts da 2 verschiedene lion cove kerne?

[y33H@]

Gibt eine Version mit 2.5MB L2$ und eine mit 3MB L2$:

https://www.anandtech.com/show/21425/intel-lunar-lake-architecture-deep-dive-lion-cove-xe2-and-npu4/2

[Zossel]

Gibt eine Version mit 2.5MB L2$ und eine mit 3MB L2$:

https://www.anandtech.com/show/21425/intel-lunar-lake-architecture-deep-dive-lion-cove-xe2-and-npu4/2

Wegen ein bisschen mehr oder weniger Cache legt Intel neue Masken auf, wenn Intel sonst keine Probleme hat ......

[y33H@]

Du machst Masken doch nicht pro Core, oder wie soll ich die Aussage verstehen?

[BlacKi]

das hat mich auch verwirrt. zumindest per DIE. oder geht das heute sogar auf den ganzen wafer? und wenn man den core schon anfasst, dann kann man auch cachegrößen schnell anpassen.

braucht aber eher der server die höheren cachegrößen oder die gaming pcs?

[mocad_tom]

Nur weil ich dazu ja noch nicht viel gelesen habe:

Diamond Rapids wird ja die Server CPU mit den Performance Cores in 18A.

Wir haben in Arrow Lake Skymont mit 20A und Lion Cove mit 20A(ich meine damit jetzt das 6P+8E in 20A).

In Clearwater Forest wird dann Darkmont reingebaut (mit 18A).

Also Skymont -> Darkmont.

Ist dann in Diamond Rapids überhaupt Lion Cove drin?
Ich glaube nicht.
Damit wird es keinen einzigen Lion Cove mit SMT geben.
Der nachfolgende P-Core wäre Cougar Cove.

Ist Cougar Cove in Diamond Rapids?

[BlacKi]

hat cougar cove nun smt?

[Wuge]

Wenn man auf Intel CPUs SMT deaktiviert, kommt man idR. zwischen 100 und 300 Mhz mit dem Takt nach oben.

Urban legend wie bereits von anderen erwähnt. Bei gleicher Auslastung kann ein Kern mit. HT on genauso hoch takten wie mit HT off. Nur wenn HT auch mehr Durchsatz bringt braucht man mehr VCore oder muss den Takt drosseln. Idealerweise macht man letzteres und bekommt so mehr Performance bei geringerem Verbrauch.

HT wurde sicher nicht (vollständig) entfernt, viel zu komplex. Das ist deaktiviert weil kaputt.

[Tralalak]

CPU-Z benchmark
Alleged Intel Arrow Lake Desktop CPU Performance Leaks Out, 20% Faster Single-Thread Versus 14900KS
source: https://wccftech.com/alleged-intel-arrow-lake-desktop-cpu-performance-leak-20-percent-faster-single-thread-vs-14900ks/

[Der_Korken]

CPU-Z benchmark
Alleged Intel Arrow Lake Desktop CPU Performance Leaks Out, 20% Faster Single-Thread Versus 14900KS
source: https://wccftech.com/alleged-intel-arrow-lake-desktop-cpu-performance-leak-20-percent-faster-single-thread-vs-14900ks/

If this holds for general benchmarks, it would be great but Chips&Cheese already commented on CPU-Z being an awful benchmark: https://chipsandcheese.com/2023/11/03/cpu-zs-inadequate-benchmark/

The workload basically fits into L1D and µOp-Cache (>99,8% hitrate for both caches on a Zen 4), uses very few easy-to-predict branches and consists mostly of SSE instructions (and thus does not profit from AVX throughput). Since Intel only claimed +14% IPC and Raptor Lake is pretty much maxed out in clocks (maybe even more than that with all the recent problems ...), I rather expect this to be fake or an outlier.

[BlacKi]

even though, this is not a ipc comparison. the clocks are way lower the n 6,2 ghz. probably 1 ghz slower. so even +20% arent comparable, at least its quite faster with lower clock speeds, and power.

[MiamiNice]

Da noch eine WaKü druff und hart treten, Camm2 mit massig OC und manuellen Timings :up:
Bin absolut gespannt was da noch „geht“.

[robbitop]

Bei den Top SKUs von Intel und AMD geht heute doch kaum noch was. Auch nicht mit Wakü (zumal der thermische Übergang vom Die zum IHS und dann zum Kühler selbst aufgrund der hohen Leistungsdichte eher der Bottleneck ist als die reine Kühlfläche).
Was noch geht ist RAM Tuning - aber das war’s dann.

[Kriegsgeier]

das ist doch das Gute daran wie ich finde.
Ich kaufe die beste CPU, bezahle auch dafür und muss mich nicht mit Übertakten/Tunen beschäftigen. Das Binning hat das für mich erledigt - obwohl ja ich dafür fürstlich bezahlt habe.

z.B. mein 13700k habe ich nicht wegen des Übertaktens gekauft, sondern, dass ich weiß, dass die k-CPUs besseres Binning bekommen!

Viele denken da ziemlich umgekehrt, wie ich empfinde: man kauft keine k-CPU weil man es nicht übertakten möchte... Ne ne: man kauft eher eine k-CPU WEIL man nicht mehr übertakten möchte! Da erst eine k-CPU höhere Taktraten und Binning mitbringt!

[robbitop]

Also ich fand die Zeiten geil, wo man für einen Bruchteil eine midrange CPU gekauft hat und die auf high end geprügelt hat. Celeron A, AMD Throughbred B und Barton, Intel Core 2 Duo aus der 4er Serie und 8er Serie, Athlon 64 und die 90 nm So939 Opterons. Da gab es ordentlich Preis/Leistung.
Andererseits gibts mit dem 7800X3D ja auch ordentlich CPU Leistung für vergleichsweise kleines Geld wohingegen man bei GPUs nur abgezockt wird aktuell.

[BlacKi]

ja, die x3d cpus bieten alles was der gamer will. trotzdem macht amd dort vermutlich immernoch mehr marge als bei den meisten amd gpus. daher trifft es das thema abzocke bei den gpus nicht ganz. vorallendingen wenn man die anfangspreise der cpus betrachtet.

[robbitop]

Naja 331€ für die beste Spiele CPU vs 1739€ für die schnellste Spiele GPU. Klar da sind mehr Komponenten drin - aber es ist trotzdem absurd. Nvidia ist eine Gelddruckmaschine geworden.

[BlacKi]

mit letzterem hast du recht, aber aktuell nicht wegen ihren gamingkarten margen.

und wenn man bei amd bleibt, ich sehe prozentual mehr marge bei einer amd cpu als bei den schnellsten gpus.

[robbitop]

Ist doch völlig nebensächlich. Zumal ich nicht glaube dass die Margen so unterschiedlich pro mm2 Silizium sind. Der Gamer sieht 331€ für die CPU und 1739€ für die GPU.
Und auch für die GPUs sind die Margen fertig - wenn auch nicht so astronomisch wie bei AI. Aber trotzdem mehr als fettig.

[BlacKi]

glaub ich nicht. gerade die mittelklasse der gpus haben so geringe margen, das sich deswegen dort nichts tut. und die nv margen haben eine abhängigkeit von den amd karten.

nirgendwo wo chips drin sind die margen so niedrig wie bei bei den gpus. du kannst hier auch nicht bei der karte ansetzen die die höchste marge hat und davon ableiten das der markt kaputt ist. das ist komplett falsch.

du musst bei den gpus anfangen zu suchen, die die niedrigste marge haben. das ist amds mainstream bis highendklasse. dort sind karten wo ich tippe, das dort nur noch margen von 15-30% sind. deren performance pro euro bestimmen die skalierung der anderen gpus. das es karten mit 70-100% margen im markt gibt, ist normal, das entspringt aus der auffächerung des portfolios.

wenn nvidia die margen und damit die preise senken würde, wären die anderen mitspieler wie amd und intel nach wenigen jahren aus dem gpu geschäft raus.

im prinzip ist amd schuld, das nvidia solche margen einfahren kann. gleichzeitig bieten nvidias margen platz für konkurenten.

[robbitop]

Ich habe ja absichtlich Top Dogs benannt. Um die ging es mir.
Und mir ging es auch null um die Margen sondern einfach um Komponentenpreise.

[BlacKi]

ignorierst aber wie die preisbildung stattfindet.

[robbitop]

Mal ein paar Zahlen:
AD102 ergibt grob 74 good dice pro Wafer. Ein 4 nm wafer kostet grob 15k USD.

AD102 sind dann 202 usd bei TSMC.
Die 24 GB RAM sind nach guten Spotpreisen bei grob 25 USD.
Was Platine und Komponenten kosten, weiß ich nicht. Ggf nochmal einen Hunderter. Kühlung hab ich mal gehört 150.
Die BOM landet dann unter 500 usd.
Klar kommen Entwicklungskosten etc darauf aber am Ende sind da sicherlich noch ordentlich Gewinnspannen drin.

Jetzt zum 7800x3d.
CCD: 826 gute dice pro Wafer macht 18.15 usd.

IOD : 468 gute dice bei 6 nm waren iirc 9k usd pro wafer. 19,2 usd.
vcache: 1694 gute dice bei 7 nm - sollte grob gleicher Preis pro Wafer sein. Macht 5.45 usd.

Packaging mit vertical stacking und Organischer Träger weiß ich nicht. Ich schätze 50 usd. Liegen wir bei 92.80 usd. Grob 100 usd.

Das Verhältnis zwischen BOM und Verkaufspreis ist doch sehr ähnlich.

4090: Faktor 3,6
7800x3d: Faktor 3,56

Beide zocken ordentlich ab. Relativ gesehen. Aber das fällt bei einem 300 eur Produkt viel weniger in‘s Gewicht als bei einem 1700 eur Produkt. Absolut gesehen macht man dann mit dem 1700€ Produkt pro Stk mehr Gewinn.
Da P/L auch nach unten hin bei Ada nicht besser wird (was sonst eigentlich immer der Fall ist) wird man dort von oben bis unten abgezockt. ^^

Und ja die GH Preise sind EUR und mit Steuern währen BOM mit USD und ohne sind. Aber da es bei beiden gleich ist, sollte sich die Korrektur da nicht viel nehmen.

Die dice pro Wafer hab ich mit einem üblichen yield calculator gemacht und hab mich auf grob 90% yoel rate eingeschossen. Das ist etwas konservativ.
Da bei der 4090 viel deaktiviert ist, kommen wahrscheinlich mehr gute dice raus was dann obigen Faktor etwas vergeößern sollte - aber die „Unsicherheiten“ sind groß genug, dass man an den Stellschrauben kaum noch Genauigkeit gewinnt. Also: wayne. ^^
Was welcher Wafer kostet ist bis inkl 4 nm glaube ich mal von Ian Cutress veröffentlicht worden.

[BlacKi]

deine zahlen sind toll und könnten hinkommen. du kannst die marge aber nicht senken. die auswirkungen wären tödlich für den gpu markt. also worüber meckerst du?

[robbitop]

Warum wären die tödlich? Die uvp Preise sind erst seit Ada so explodiert.
Weiterhin sind die Sprünge bei CPUs kleiner wodurch man seltener diese nachkaufen muss. Entsprechend wird man absolut gesehen bei GPUs mehr abgezockt. ^^

Worüber ich mich aufrege: Grafikkarten die überdimensional teuer geworden sind. Das ist nicht mehr normal. Ich will high end wieder für 3 stellig. Und zwar nicht 999€. Sondern so wie zur Pascal Ära.
Danke Covid, Mining und danke AI. Nur dadurch wird diese Gier erst möglich - also dass die IHVs damit durchkommen. Diese Faktoren haben das Angebot/Nachfrageverhältnis (nach leading edge silizium) kaputt gemacht.

[Pirx]

Da kommen doch noch die gesamten Kosten von AMD oder nV dazu. Das ist ja nur die reine Fremdfertigung.

[robbitop]

Da kommen doch noch die gesamten Kosten von AMD oder nV dazu. Das ist ja nur die reine Fremdfertigung.

Deswegen nur ratios zwischen BOM und Endpreis. Es zeigt nicht die Marge - sollte es aber auch nicht. Sondern nur grob was dazwischen liegt als grober Indikator.

[BlacKi]

Worüber ich mich aufrege: Grafikkarten die überdimensional teuer geworden sind. Das ist nicht mehr normal. Ich will high end wieder für 3 stellig. Und zwar nicht 999€. Sondern so wie zur Pascal Ära.
Danke Covid, Mining und danke AI. Nur dadurch wird diese Gier erst möglich - also dass die IHVs damit durchkommen. Diese Faktoren haben das Angebot/Nachfrageverhältnis (nach leading edge silizium) kaputt gemacht.


also eine 4090 für 800€ ist nicht möglich. wenn die reine bom 500$ betragen würde, kommen ja wie von dir genannt entwicklungskosten oben drauf, dann steuer und dann noch marge. für 999€ würde nv kaum noch etwas daran verdienen.
aber darum gehts mir nicht.


was wären die auswirkungen von einer 4090 für 999€?
amd würde vermutlich nichtsmehr mit ihren karten verdienen. intel genauso.


die hohen nv preise lassen anderen herstellern luft zum leben.

[robbitop]

Naja es sind nicht nur die IHVs die ihre Preise erhöht haben. TSMC auch. Die drucken auch Geld. Die BOMs könnten mit pre-Covid Margen deutlich kleiner sein. Ggf nicht Pascal Level aber deutlich näher an Pascal als an Ada.
Jeder will jetzt 40-50% Bruttomarge. Das ging auch auch mit weniger in der Vergangenheit. Das bringt nur den Investoren - aber nicht den Endkunden - etwas.

[iamthebear]

Das Problem ist die gesamte Lieferkette wo es jeweils nur mehr einen konkurrenzfähigen Anbieter gibt:

ASML hat 50% Marge auf ihre EUV Systeme
TSMC hat 50% Marge
Nvidia hat 50% Marge (Gaming)
Und wenn man das alles multipliziert werden aus einmal Euro Materialeinsatz bei ASML 8 Euro Verkaufspreis bei Nvidia.
Hätte die Kette wie früher nur 30% Marge würde alles nur mehr ein Drittel kosten.

[Wuge]

Und wenn du nen Liter Öl in der Fachwerkstatt kaufst, werden aus 80ct Herstellungspreis über 5 EUR EK beim Händler auf einmal 34 EUR auf der Rechnung.

Wenn die Herstellung einer 4090 tatsächlich 300-500 EUR kostet, dann find ich den Einzelhandelspreis ehrlich gesagt human.

[G3cko]

Der Kunde ist doch selbst schuld. Er kauf doch trotzdem seine Nvidia, selbst wenn AMD das bessere Angebot mal hatte. Die Zeiten sind aber nun vorbei.
Niemand wird gezwungen HighEnd zu kaufen. Die Folge solch hoher Preis ist eben auch, dass die Leute seltener Aufrüsten oder schwächere Karten kaufen.

Wenn ich da an früher denke, dann muss man doch heute nur noch sehr selten Aufrüsten. Auch dank dem Bremsklotz Konsolen und eben weil nicht viele Menschen auf diesem Planeten sich eine 4090 leistn können oder wollen. Der Gamingmarkt aber möglichst viele Kunden ereichen will.

[latiose88]

hm viele haben hier halt ne zu hohe erwartungs haltung.Ich selbst habe mich schon damit abgefunden und hier ein schluss strich gesetzt.Ich kaufe nur noch wenn meine GPU hops geht.Ich habe kein plan gemacht mir eine neue GPu zu kaufen.Und auch nur so viel wie nötig.Mir ist das alles zu lästig geworden.

[MiamiNice]

Ich halte, sorry dafür, diese Diskussion in diesem Thread für am falschen Platz geführt. Ich würde an dieser Stelle gerne etwas über ARL lesen wollen.

[robbitop]

Wenn’s keine Neuigkeiten gibt, gibt’s halt nichts über ARL zu lesen. Aber trotzdem hast du Recht - war OT.

[MiamiNice]

Ich habe an anderer Stelle gelesen, dass AMD die 3D SKUs der neuen Gen vorzieht. Angeblich weil ARL stark werden soll und AMD deshalb vor Intel die neue Gen auf den Markt werfen möchte. Hatte gehofft hier eine Bestätigung oder ein Veto zu lesen.

[dildo4u]

Für Handfestes ist es zu früh man sollte bald Zen 5 Werte bekommen da es finale Chips und Bios gibt.
Arrow Lake ist noch Monate weg da kann sich einiges an der Performance ändern.

Es macht z.b Null Sinn jetzt Chips mit finalen Takt zum testen das gibt AMD nur Zeit zu reagieren.

[robbitop]

Ich habe an anderer Stelle gelesen, dass AMD die 3D SKUs der neuen Gen vorzieht. Angeblich weil ARL stark werden soll und AMD deshalb vor Intel die neue Gen auf den Markt werfen möchte. Hatte gehofft hier eine Bestätigung oder ein Veto zu lesen.

Alles irgendwelche Spekus. Wie soll das jemand hier bestätigen?

Ansonsten: Es braucht Zen 4 X3D um RPL zu besiegen. Und AMD hat offiziell gesagt dass Zen4 X3D im Gaming leicht vor Zen 5 liegt. Und da ARL sicherlich schneller wird als RPL kann sich jeder Dorftrottel selbst schlussfolgern, dass es Zen 5 X3D braucht um gegen ARL mitzuspielen zu können. Dass AMD da so schnell wie möglich einen Konter haben will liegt auf der Hand. Die Frage ist, wann der bereit ist. Bei Zen 3 und Zen 4 war x3d auch nötig um gegen ALD und RPL mithalten zu können. Man musste aber trotzdem warten.
Aber sie Gerüchte sind, dass AMD x3d diesmal eher fertig hat.
Das sind aber schon uralte Gerüchte.

Also nichts was man zum jetzigen Zeitpunkt hier erwarten müsste zu lesen.


Lion Cove soll 14%+ IPC mitbringen. In ARL ggf mehr. Wie der Takt in 20A aussehen soll ist unklar.

[dildo4u]

Man sollte vorallem beachten das es neue Intel Boards braucht für Zen 5 Leaks braucht man nur das passendene Bios.

[Zossel]

Ich habe an anderer Stelle gelesen, dass AMD die 3D SKUs der neuen Gen vorzieht. Angeblich weil ARL stark werden soll und AMD deshalb vor Intel die neue Gen auf den Markt werfen möchte. Hatte gehofft hier eine Bestätigung oder ein Veto zu lesen.

Sag uns doch einfach wo du das gelesen hast.
Ansonsten: Papier ist geduldig.

[OgrEGT]

Alles irgendwelche Spekus. Wie soll das jemand hier bestätigen?

Ansonsten: Es braucht Zen 4 X3D um RPL zu besiegen. Und AMD hat offiziell gesagt dass Zen4 X3D im Gaming leicht vor Zen 5 liegt. Und da ARL sicherlich schneller wird als RPL kann sich jeder Dorftrottel selbst schlussfolgern, dass es Zen 5 X3D braucht um gegen ARL mitzuspielen zu können. Dass AMD da so schnell wie möglich einen Konter haben will liegt auf der Hand. Die Frage ist, wann der bereit ist. Bei Zen 3 und Zen 4 war x3d auch nötig um gegen ALD und RPL mithalten zu können. Man musste aber trotzdem warten.
Aber sie Gerüchte sind, dass AMD x3d diesmal eher fertig hat.
Das sind aber schon uralte Gerüchte.

Also nichts was man zum jetzigen Zeitpunkt hier erwarten müsste zu lesen.


Lion Cove soll 14%+ IPC mitbringen. In ARL ggf mehr. Wie der Takt in 20A aussehen soll ist unklar.

Leistung ist das eine... Perf/W bei der Leistungsaufnahme von Zen3X3D und Zen4X3D ist das andere... im Gaming ist Intel derzeit hoffnungslos verloren... zumal Vergleiche zu den instabilen 13/14900K/S mit stabilen BIOS Settings noch abzuwarten wären...

[aufkrawall]

im Gaming ist Intel derzeit hoffnungslos verloren...
Wegen der +5% eines 7800X3D bei PCGH gegenüber eines 13700K mit Schnarch-RAM? Aha. :freak:

[robbitop]

Leistung ist das eine... Perf/W bei der Leistungsaufnahme von Zen3X3D und Zen4X3D ist das andere... im Gaming ist Intel derzeit hoffnungslos verloren... zumal Vergleiche zu den instabilen 13/14900K/S mit stabilen BIOS Settings noch abzuwarten wären...

Naja wenn eine der beiden CPUs wirklich dominieren würde im Gaming, dann wäre ein delta von 50 W (das ist beim Gaming iirc grob das Delta zwischen Zen 4 und einem 900K bei RPL) den meisten (die den top dog kaufen) doch egal.
Eine GPU nimmt Leistung in ganz anderen Sphären auf.

[y33H@]

OgrEGT meinte Perf/Watt bei Gaming, nicht absolute Leistung (Fps).

[robbitop]

Weiß ich und mein Punkt ist dass Perf/W bei CPUs bei Gaming für die high end Käufer belanglos ist wenn die absolute Perf stimmt. Die 50W die eine durstige 900K SKU mehr durchzieht als ein X3D im Gaming sind 1 Größenordnung weniger als die TDP einer high end GPU.

[Platos]

Wieso sollte das so sein? Gibt sicher Leute, die das Beste bei möglichst hoher Effizienz haben wollen.

[robbitop]

Das sind aber selten die 900K SKU Käufer mMn. Absolutes high end. Das sind Leute die das Maximum sehen wollen. Die eine 450W 4090 für 1700€ kaufen. Leute die uU sogar eine Wakü haben.
Was sind da lächerliche 50W bei einer CPU als delta? Nach 20h hast du 30 ct zusammen. Glückwunsch X-D

Obiges setzt wie gesagt voraus dass eine hypothetische SKU den Wettbewerber von der absoluten Performance dominieren würde. Dann würden die Topdog Käufer auf die 50W pfeifen.

Die 4090 Käufer pfeifen auf deutlich höhere Differenzen zur Wettbewerbs SKU oder zur nächst kleineren. Verkauft sich offenbar hervorragend. Dafür bekommt man dann aber auch sehr starke Performance die alles andere dominiert.

[y33H@]

Mein 14900K läuft mit 100W :freak:

[MiamiNice]

Weiß ich und mein Punkt ist dass Perf/W bei CPUs bei Gaming für die high end Käufer belanglos ist wenn die absolute Perf stimmt. Die 50W die eine durstige 900K SKU mehr durchzieht als ein X3D im Gaming sind 1 Größenordnung weniger als die TDP einer high end GPU.

Das + die Tatsache das die CPU zum spielen deutlich wichtiger ist, als die GPU. Max. FPS haben wir heute idR genug. Was noch immer hackt, sind CPU lastige Titel, CPU limitierte Sequenzen, min FPS. Eine CPU kann gar nicht schnell genug sein (ST), GPUs sind allerdings schon lange schnell genug.
Mit Kusshand schenke ich der CPU 50 Watt. Auch noch deutlich mehr, gerne im Bereich einer 4090, für mehr min. FPS.

[OgrEGT]

OgrEGT meinte Perf/Watt bei Gaming, nicht absolute Leistung (Fps).
Korrekt.

[Zossel]

Das sind aber selten die 900K SKU Käufer mMn. Absolutes high end. Das sind Leute die das Maximum sehen wollen.

Null FPS nach Crash ist das Gegenteil von Maximum.

[OgrEGT]

Das sind aber selten die 900K SKU Käufer mMn. Absolutes high end. Das sind Leute die das Maximum sehen wollen. Die eine 450W 4090 für 1700€ kaufen. Leute die uU sogar eine Wakü haben.
Was sind da lächerliche 50W bei einer CPU als delta? Nach 20h hast du 30 ct zusammen. Glückwunsch X-D

Obiges setzt wie gesagt voraus dass eine hypothetische SKU den Wettbewerber von der absoluten Performance dominieren würde. Dann würden die Topdog Käufer auf die 50W pfeifen.

Die 4090 Käufer pfeifen auf deutlich höhere Differenzen zur Wettbewerbs SKU oder zur nächst kleineren. Verkauft sich offenbar hervorragend. Dafür bekommt man dann aber auch sehr starke Performance die alles andere dominiert.

Es sind nicht nur 50W... schau dir mal den Test von CB an:
https://www.computerbase.de/2023-10/intel-core-i9-14900k-i7-14700k-i5-14600k-test/3/#abschnitt_leistungsaufnahme_in_spielen
Im Schnitt des Parcours kommt der 7800X3D auf 48W der 14900K auf 149W... CP2077 53W zu 201W... und das ohne wirklich schneller zu sein... weder avg noch P1 low... und das mit noch nicht mal dauerhaft stabilen BIOS Settings...

[robbitop]

Lies doch mal was ich schreib. Schreib ich chinesisch? Was ich meinte:Im hypothetischen Fall, dass CPU A aus Performance Sicht CPU B dominieren würde(!!), wäre Leistungsaufnahme nur ein sekundäres Kriterium und die (dominante) Performance das primäre. Nicht die Performance von 14900K vs 7800x3d. Die liegen beide gleich auf und der 900K ist ein Säufer. Dann ist schon offensichtlich dass Leistungsaufnahme dann das Zünglein an der Wage ist.
Wäre der 14900K (oder irgendein anderes hypothetisches Produkt von einem hypothetischen IHV) jetzt aber deutlich (sagen wir mal 30% oder mehr - also klar dominierend) schneller in Games als der 7800x3d würden die high end Käufer auch auf die +100W pfeifen. (viel höhere deltas werden bei high end gpus ebenfalls ignoriert solange diese dominieren - siehe 4090)
Performance ist für high end Käufer (dazu gehören ausschließlich Leute die das beste kaufen und das zweitbeste nicht in Frage kommt) das wichtigere Kriterium. Insbesondere wenn Komponente A deutlich vorn liegt.

[OgrEGT]

Ich dachte wir sprechen von der derzeitigen Lage... ausgegangen von der Aussage AMD bräuchte die Zen3X3D und Zen4X3D um mit RPL "mithalten" zu können... mMn sind die X3D konkurrenzlos... mehr Leistung bei deutlich niedriger Leistungsaufnahme und unerreichbar bei Perf/W.

[robbitop]

Ja so wie es derzeitig ist liegt die Präferenz klar auf der Hand.

[dildo4u]

Der 13600k fällt immer gut auf wäre die Plattform nicht am Ende.
Dort hast du keine Probleme mit Instabilität.

https://i.ibb.co/ySbDv7p/Bildschirmfoto-vom-2024-07-05-07-58-18.png (https://ibb.co/BNSmWFG)

https://www.pcgameshardware.de/The-First-Descendant-Spiel-74383/Specials/Release-Benchmark-Test-Steam-Server-1450877/2/

[robbitop]

Man kann die RPL SKUs auch undervolten und etwas Takt ablassen- dann werden sie effizienter. Deren top skus sind halt einfach brutal hochgeprügelt. Das kann jeder selbst über das uefi erledigen.

[Zossel]

Performance ist für high end Käufer (dazu gehören ausschließlich Leute die das beste kaufen und das zweitbeste nicht in Frage kommt) das wichtigere Kriterium. Insbesondere wenn Komponente A deutlich vorn liegt.

Das ist lediglich eine völlig überbewerte Minderheit.

[Zossel]

Man kann die RPL SKUs auch undervolten und etwas Takt ablassen- dann werden sie effizienter.

Sind die dann auch stabil? Immerhin hat Intel noch nicht final raus gefunden warum die Teile diese 0FPS-Drops haben.

[robbitop]

Das ist lediglich eine völlig überbewerte Minderheit.

Für diese Minderheit werden SKUs wie die 4090 aufgelegt. Und die verkauft sich offenbar ziemlich gut. Natürlich nicht so viele wie Main Stream aber es ist mehr absolute Gewinnspanne auf dem Produkt und der Halo Effekt hilft den Unternehmen auch.

Sind die dann auch stabil? Immerhin hat Intel noch nicht final raus gefunden warum die Teile diese 0FPS-Drops haben.
Wenn zum richtigen Takt die richtige Spannung ermittelt wird, sollte die auch stabil sein.
Von nicht hochgeprügelten SKUs hört man gar nichts was Instabilität angeht (afaik). Also 600er SKUs und darunter. Vor allem sind es doch die 900er SKUs die einfach zu brutal hochgeprügelt worden sind.

[E39Driver]

Das sind aber selten die 900K SKU Käufer mMn. Absolutes high end. Das sind Leute die das Maximum sehen wollen. Die eine 450W 4090 für 1700€ kaufen. Leute die uU sogar eine Wakü haben.
Was sind da lächerliche 50W bei einer CPU als delta? Nach 20h hast du 30 ct zusammen. Glückwunsch X-D
Hmm würde ich so pauschal nicht unterschreiben. Preis und Stromkosten sind dem Käufer in diesem Segment sicherlich egal, das ist richtig. Für viele macht es aber schon ein Unterschied ob das Gesamtsystem beim zocken jetzt 400 Watt oder 600 Watt an Abwärme produziert. Im Winter egal aber im Sommer doch ein Faktor da damit der ganze Raum aufgeheizt wird. Gerade wenn man unterm Dach wohnt. Und der Komfort einer Klimaanlage ist in Deutschland auch noch nicht so verbreitet

[robbitop]

Naja aber GPUs nehmen masivst mehr TDP. Dort ist das Einsparpotenzial am Größten. Da wird dann trotzdem die 4090 gekauft statt einer 7800xt oder einer 4070. ;)
Klar gibt es immer ein paar Ausnahmen.

[Mangel76]

Naja aber GPUs nehmen masivst mehr TDP. Dort ist das Einsparpotenzial am Größten. Da wird dann trotzdem die 4090 gekauft statt einer 7800xt oder einer 4070. ;)
Klar gibt es immer ein paar Ausnahmen.
Das Problem ist eher, dass man bei der GPU in dem Leistungsbereich keine Alternative hat. Bei der CPU habe ich bei ähnlicher Leistung die Wahl zwischen geringem und hohem Verbrauch. Ich hab auch ne 4090 und einen 7800X3D, genau aus diesem Grund.

[Zossel]

Für diese Minderheit werden SKUs wie die 4090 aufgelegt. Und die verkauft sich offenbar ziemlich gut. Natürlich nicht so viele wie Main Stream aber es ist mehr absolute Gewinnspanne auf dem Produkt und der Halo Effekt hilft den Unternehmen auch.

Shareholder, die nächste völlig überbewertete Minderheit, warum sollte mich Kohle interessieren die in irgendwelchen Steuerparadiesen geparkt wird und damit keinen Deut zur Lösung irgendwelcher Probleme beiträgt.

[robbitop]

Das Problem ist eher, dass man bei der GPU in dem Leistungsbereich keine Alternative hat. Bei der CPU habe ich bei ähnlicher Leistung die Wahl zwischen geringem und hohem Verbrauch. Ich hab auch ne 4090 und einen 7800X3D, genau aus diesem Grund.

Wie schon mehrfach geschrieben (werden Posts nicht vollständig gelesen?): es ging um eine hypothetische CPU die 30% oder mehr schneller wäre aber 100 W mehr verbraucht. Dann gäbe es dort auch keine Alternative für das Performancelevel. Entsprechend würde das gekauft werden.
Dass wenn es zwei gleichschnelle Optionen gibt, die effizientere genommen wird ist klar.

Was ich damit verdeutlichen wollte ist, dass Performance bei high end käufern das primäre Kriterium ist und Leistungsaufnahme ein sekundäres.

Shareholder, die nächste völlig überbewertete Minderheit, warum sollte mich Kohle interessieren die in irgendwelchen Steuerparadiesen geparkt wird und damit keinen Deut zur Lösung irgendwelcher Probleme beiträgt.

Thema verfehlt.

[Mangel76]

Wie schon mehrfach geschrieben (werden Posts nicht vollständig gelesen?): es ging um eine hypothetische CPU die 30% oder mehr schneller wäre aber 100 W mehr verbraucht. Dann gäbe es dort auch keine Alternative für das Performancelevel. Entsprechend würde das gekauft werden.
Dass wenn es zwei gleichschnelle Optionen gibt, die effizientere genommen wird ist klar.

Was ich damit verdeutlichen wollte ist, dass Performance bei high end käufern das primäre Kriterium ist und Leistungsaufnahme ein sekundäres.



Thema verfehlt.

Ich habe deine Posts durchaus gelesen. Beim zitierten hat du gesagt, dass viele doch lieber die 4090 kaufen als die 7800. Das ist doch aber kein Beleg für irgendwas, denn weder Verbrauch noch Leistung noch Preis sind vergleichbar. Um irgendwas über Präferenzen bzgl Leistung vs Verbrauch ablesen zu können, müssen ansonsten vergleichbare Alternativen verglichen werden.

Du hast allerdings geschlussfolgert, dass das größere Einsparpotenzial bei GPUs nicht genutzt wird, also sollte der Verbrauch bei CPUs kein Faktor sein, weil deren Verbrauch geringer ist. Das ist m.M.n. aber nicht der Fall, weil eben bei CPUs eine echte Wahl besteht, bei GPUs nicht. Im hypotethischen Fall einer deutlich schnelleren, aber auch durstigeren CPU haben wir dann eine vergleichbare Situation wie bei GPUs und, da stimme ich dir zu, werden viele Enthusiasten zum schnelleren greifen, wie eben bei der 4090, und der Verbrauch wird zweitrangig. Die Präferenz liegt also zunächst bei Leistung und dann beim Verbrauch, was aber in der Enthusiastengruppe quasi das definitorische Merkmal ist und daher wenig überrascht. Es gibt aber auch andere Kundengruppen mit anderen Präferenzordnungen, dargo ist wohl das beste Beispiel dafür.

[Zossel]

Thema verfehlt.

Und warum schreibst du was darüber?

[Wuge]

Bin da sehr bei robbitop bzw. bin wohl der Prototyp der von ihm beschrieben Zielgruppe. Ich nehme für 20% mehr performance auch 50% mehr Leistungsaufnahme inkauf. Liegt am speziellen Usecase. Aber da die 4090 eh 500W dauerhaft rausballert, ists Wurst ob die CPU 120 (6 Ghz) oder 150W (6.1-6.2 Ghz) nimmt. Und dass ein X3D 90% der Leistung bei 80W bringen könnte interessiert mich nicht die Bohne ;)

Aber ist sicher kein Standardusecase. Ich verkaufe gerade ein 8200er G.Skill 48 GB Kit. Ruft bei Ebay trotz sauberer Beschreibung keine Sau auf. Also ist die Zielgruppe für so hart ausgereiztes Zeug echt klein.

[KarlKastor]

Thema verfehlt.
Das Thema verfehlt ihr schon seitenlang. Hier geht's um Arrow Lake und nicht Grafikkarten.

[Zossel]

Aber ist sicher kein Standardusecase. Ich verkaufe gerade ein 8200er G.Skill 48 GB Kit. Ruft bei Ebay trotz sauberer Beschreibung keine Sau auf. Also ist die Zielgruppe für so hart ausgereiztes Zeug echt klein.

Wer kauft schon Spielzeug-RAM gebraucht was ein Vorbesitzer möglicherweise mit abnormen Betriebsparametern zernudelt hat?

[aufkrawall]

Die Zeiten von kaputtgehendem Speicher sind lange vorbei, wenn hat der eher von Anfang an einen weg.

[dildo4u]

Arrow Lake S hat eine First Gen NPU erreicht nicht ganz 40 Tops fürs System.


https://wccftech.com/intel-arrow-lake-s-hx-cpus-up-to-40-mb-l2-36-mb-l3-cache-37-combined-ai-tops

[MiamiNice]

Intel Arrow Lake-S “ES2” Desktop CPUs Offer 3% Single-Core & 15% Multi-Thread Uplift Over Raptor Lake


https://wccftech.com/intel-arrow-lake-s-es2-desktop-cpus-3-percent-single-15-percent-multi-thread-uplift-vs-raptor-lake/

[robbitop]

Oha dann hat es ordentliche Taktregressionen gegeben.

[Zossel]

Oha dann hat es ordentliche Taktregressionen gegeben.

Heizen tut das Ding auch wieder ordentlich:

Intel Arrow Lake-S Early Samples Are 3% Faster In Single & 15% Faster In Multi-Core Performance at 250W

[robbitop]

Wie immer lässt man die Top SKUs von der Leine damit man ja möglichst gut in Benchmarks abschneidet. Wahrscheinlich vermutet Intel jedes % zu brauchen. Also werden die Dinger hochgeprügelt.

Gut das kann man als Enduser ja wieder korrigieren (undervolten und ggf. niedrigere TDP einstellen)

[y33H@]

Heizen tut das Ding auch wieder ordentlich:Das ist PL1 zum Vergleich vs RPL, die reale Leistungsaufnahme von ARL kannst du daraus nicht ableiten.

[Zossel]

Das ist PL1 zum Vergleich vs RPL, die reale Leistungsaufnahme von ARL kannst du daraus nicht ableiten.

"PL1" ist dieses für ein paar Sekunden außer Rand und Band braten um in schlecht gebauten Benchmarks (weil zu kurz) gut dastehen zu können?

[maximus_hertus]

Intel Arrow Lake-S “ES2” Desktop CPUs Offer 3% Single-Core & 15% Multi-Thread Uplift Over Raptor Lake


https://wccftech.com/intel-arrow-lake-s-es2-desktop-cpus-3-percent-single-15-percent-multi-thread-uplift-vs-raptor-lake/

Autsch. Das hört sich erstmal ziemlich mau an.

3%? Das ist ja fast Messungenauigkeit.

Die Hoffnung wäre dann noch, dass man mit entsprechendem Aufwand vielleicht doch 6 GHz hinbekommt und so dann doch auf 14+% SC Gewinn kommt.


Zumindest beim Gaming könnte es für Intel suboptimal aussehen (gegen den 9800X3D). Es bleibt spannend.

Und vor allem ist es interessant, wie die "Leaks" und Gerüchte in kurzer Zeit wechseln.

Erst der Zen 5 Hypetrain (30-40% und mehr). Dann die Erdung dessen und der Intel Hypetrain (Arrowlake wird unangefochten die Performance Krone in allen Disziplinen holen). Dieser wurde jetzt doch etwas zurechtgestutzt. 3% ist wirklich ziemlich meh.

Hoffen wir, dass es am Ende doch deutlich mehr ist.

Es wäre ein Desaster wenn man trotz Fertigungsvorteil langsamer wäre und dabei noch mehr Strom verballert. Solange man (klar) der schnellste ist ist der Stromverbrauch nicht so der große Punkt, aber sobald man langsamer und Stromhungriger ist, ist es leider ungeil.


Last but not least: WAIT FOR THE BENCHMARKS :)


Leider dauert es noch rund 4-5 Monate bis Arrowlake.

[stinki]

Das ist PL1 zum Vergleich vs RPL, die reale Leistungsaufnahme von ARL kannst du daraus nicht ableiten.

Die reale Leistungsaufnahme sollte beim Sprung von Intel7 auf N3B (das sind eigentlich zwei Full-Node Sprünge) bei gleicher Performance schon deutlich niedriger sein in Multithreading Anwendungen.
Oder die neuen E-Kerne würden saufen wie verrückt ...

[robbitop]

Die reale Leistungsaufnahme sollte beim Sprung von Intel7 auf N3B (das sind eigentlich zwei Full-Node Sprünge) bei gleicher Performance schon deutlich niedriger sein in Multithreading Anwendungen.
Oder die neuen E-Kerne würden saufen wie verrückt ...
Arrowlake ist Intel 20A - nicht N3B. Lunar Lake nutzt N3B.


Intels Prozesse sind historisch sehr iterativ was maximale Taktraten angeht. Es braucht mehrere Iterationen an Gemerationen bis man den Takt voll ausgefahren hat. RPL ist Intel 7. Und da gab es inkl CNL iirc 5(!) Iterationen. ARL ist die erste Generation an Produkt auf 20A. Entsprechend ist von den mit RPL erreichten 6,2 GHz eine Taktregression zu erwarten. Da kann man mit „hochprügeln“ sicher etwas dagegen halten. Aber mit „Hochprügeln“ kann man leicht eine Größenordnung mehr an Leistungsaufnahme bei wenigen % Takt erreichen. Egal wie modern der Fertigungsprozess ist.

[stinki]

Arrowlake ist Intel 20A - nicht N3B. Lunar Lake nutzt N3B.

Also soweit ich weiß ist 8+16 N3B und 6+8 20A aber ich mag mich irren ...

[arcanum]

Laut Artikel soll das ES2 mit 5,5Ghz laufen während neuere Samples bereits mit 5,7Ghz takten. Damit wäre man bei +6% SC. Zudem ist die Rede von +20% MT Performance bei aktuelleren Samples. Klingt ziemlich gut wenn man bedenkt, dass die CPU 24 Cores/24 Threads hat.

[stinki]

Die 3% sind aber auch gegen 13900K und nicht 14900K ...

Die MT Performance ist wirklich gut, muss man aber schauen bei welcher realen Leistungsaufnahme diese erreicht wird (nicht dass die E-Cores bis an die Schmerzgrenze gepusht werden).

[Zossel]

Intels Prozesse sind historisch sehr iterativ was maximale Taktraten angeht. Es braucht mehrere Iterationen an Gemerationen bis man den Takt voll ausgefahren hat.

Das ist nicht gut wenn Intel als Fab für Dritte agieren will.

[Wuge]

Die Frage ist ob die das weiter so machen, also "alte" Prozesse bis zum Erbrechen weiter optimieren. Die bei TSMC gefertigten Chips takten ja auch nicht so hoch. Ist nicht so, dass 20A schlecht taktet - nur eben nicht so gut wie der ausoptimierte Intel 7 (war bei 14++++ zu 1st Gen Intel 7 auch so).

[robbitop]

Intel hat schon lange den Anschluss an TSMC (in Bezug an Leading Edge Prozesse) verloren (das war ja Jahrzehntelang anders herum - aber allerspätestens mit dem 10 nm Prozess hat man sich ein Ei gelegt und ist seit dem hinten dran)- versucht jetzt aber wieder aufzuholen. Im Sinne des Wettbewerbs kann man nur hoffen, dass Intel und Samsung das gelingt.

[robbitop]

Also soweit ich weiß ist 8+16 N3B und 6+8 20A aber ich mag mich irren ...

RGT hat gerade ein Video veröffentlicht. Scheint wohl doch N3B zu sein.

https://youtu.be/Gbn3z9Lprdw?si=-2zJ-hMYOmJOBeuN

Dann hat man seit längerer Zeit mal wieder einen Nodevorteil ggü AMD. Mal schauen was man daraus machen kann. Ich tippe darauf, dass man gegen Zen5x3d nicht gewinnen kann. Gegen Zen 5 schon. Interessant wird Strix Point vs Lunar Lake.

[mocad_tom]

Arrow Lake H
8P+16E N3B
6P+8E N3B

Arrow Lake S
8P+16E N3B
6P+8E Intel 20A

[robbitop]

Man scheint ja seinen eigenen (brandneuen) Fertigungsprozessen überhaupt nicht mehr zu trauen. Alle kritischen leading edge Chip/Chiplets sind jetzt auf TSMC…

[HOT]

Sieht eher so aus, als wenn das S-Lineup vorerst (bei Launch) komplett aus dem 8+16-Die bestehen würde.
Gibt ja auch keinen (Ultra) 3. Die sind offenbar (später) ein Refresh von MTL, sagt RGT übrigens auch im Video, dass das Refreshes werden.

Ich würde also sagen, es gibt 3 Dies:
LNL in N3B (4+4)
ARL-U/H/S bis 240 (6+8) alias MTL-Refresh in Intel3 (welcher i.Ü. einen ziemlich heftigen Sprung ggü. Intel4 macht, das Ding ist eher ein Remake mMn)
ARL-S in N3B (8+16) (ARL H/HX/S ab 245k)

Ich wette, man kann hier die 13. Generation als Vorbild nehmen. Hier war alles bis zum 13600k runter das 8+16 Die und alles darunter ein ADL-Die. Heute wird das ähnlich sein, alles bis runter zum 245k wird mMn das 8+16 Die, alles darunter ist 6+8 als Remake/Refresh.
So sehe ich das bei ARL-U und H auch, es soll ja H und HX mit dem 8+16-Die geben und H und U mit 6+8, was wieder der Refresh wäre.
ARL in 20A (6+8) und ARL-S 8+16 mit neuem 45 TOP-IOD dürften dann der ARL-Refresh werden, abgerundet nach unten von PTL 4+8, damit wären die 25er und 26er Lineups komplett für Consumer.

[mocad_tom]

Oder 18A läuft so gut, dass sie 20A gar nicht groß hochfahren wollen.

Jetzt wo Intel 3 läuft will man Intel 4 auch möglichst schnell weg haben.

Intel 3 läuft wohl mit recht guten yields.

Das iGPU-Tile von Panther Lake läuft mit Intel 3, das CPU-Tile läuft mit Intel 18A.

18A wird der große Intel-Wendepunkt.
Wird Intel der erste Anbieter, der GAA kann?
Samsung bekommt es nicht hin.
Aber Intel scheint so viel Druck auf TSMC auszuüben, dass sie GAA nach vorne ziehen mussten(und mehr Geld/mehr Projektmonate hineininvestieren).

[ChaosTM]

wo steht INTEL derzeit im Vergleich zu den Taiwanern. ca.. ?

[y33H@]

i4 und 20A sind primär Pipe Cleaner, wohingegen i3 und 18A die langlebigen Nodes für Foundry sowie Intel darstellen.

[mocad_tom]

Die ehemaligen Intel Core i3 werden auf Intel 7-Prozess bleiben.

Die brauchen dort noch Volumen drin.
Auf dem Intel 7-Prozess wird auch 2025 noch einiges drüber laufen.

[ryan]

Das iGPU-Tile von Panther Lake läuft mit Intel 3, das CPU-Tile läuft mit Intel 18A.



Aber nur die kleinere 4 Xe Core Variante. Die größere 12 Xe Core iGPU kommt von TSMC (N3E).

[Zossel]

Oder 18A läuft so gut, dass sie 20A gar nicht groß hochfahren wollen.

Jetzt wo Intel 3 läuft will man Intel 4 auch möglichst schnell weg haben.

Intel 3 läuft wohl mit recht guten yields.

Wie viel Belichter für welche Stückzahlen?

[HOT]

Es wird eben wahrscheinlich keine große Serie mit 20A geben, wenn das ein Pipecleaner ist. Man wird den hochfahren und H-Systeme, damit ausstatten und den als ARL-Refresh bringen.
Dann mit 18A Panther Lake -> Clearwater Forest -> Diamond Rapids -> Nova Lake -> Beast Lake (vielleicht nicht ganz in der Reihenfolge :D)
Damit hätte man TSMC größtenteils wieder draußen für die Compute-Tiles. Irgendwer meldete aber N2P für Intel-High-End-CPUs an, mal sehen ob sich das noch erhärtet.

Wie viel Belichter für welche Stückzahlen?

Wenn damit Server-CPUs, MTL-Refreshes (U/H/S<240) und GFX-Tiles für die S-Prozessoren gefertigt werden, dürfte das schon ordentlch ausfallen.

[robbitop]

Als wenn outsider wissen könnten wie viele Belichter und Stückzahlen es werden könnten. Und die die es wissen dürfen es eh nicht sagen.

[Zossel]

Als wenn outsider wissen könnten wie viele Belichter und Stückzahlen es werden könnten. Und die die es wissen dürfen es eh nicht sagen.

Es werden zu wenig sein, ansonsten würde das Intel ständig auf allen Kanälen raus trompeten.

[robbitop]

Spekuli, Spekula.

[Prinzenrolle]

Entsprechend ist von den mit RPL erreichten 6,2 GHz eine Taktregression zu erwarten. Da kann man mit „hochprügeln“ sicher etwas dagegen halten.

Es gibt schon Q-Samples mit 6Ghz SingleCore Boost, von daher dürfte die Regression minimal sein. Es kommen wohl knapp 10% mehr SC Leistung durch. Final Silicon hat auf alle Fälle 6Ghz SC Boost.
Klingt ziemlich gut wenn man bedenkt, dass die CPU 24 Cores/24 Threads hat.

Ja, das ist ziemlich fett, da ja Hyperthreading entfällt.
Kommt das später noch oben drauf, ist AMD multithreaded abgeschlagen.

[robbitop]

Hast du einen Link für die 6 GHz? RGT hat von 5,7 GHz gestern gesprochen.

[Andi_90]

Hast du einen Link für die 6 GHz? RGT hat von 5,7 GHz gestern gesprochen.


https://x.com/jaykihn0/status/1811123054841299020?s=46&t=dcMQZXUquoDUZU8omGABjA

QS gibt es erst in den nächsten Wochen. Zumindest laut dieser Source

[Gipsel]

Kommt das später noch oben drauf, ist AMD multithreaded abgeschlagen."Später" gibt es Zen6. :rolleyes:
Erstmal muß Arrowlake Zen5 schlagen.

[//differentRob]

Seh ich das richtig, das ES lief mit 4.7ghz ST und holt trotzdem noch 3% auf den 13900k mit 5.8ghz?

[latiose88]

das ist ja fast auf 14900k Niveu kann man so sagen und braucht um einiges weniger Strom.Genau so habe ich mir das vorgestellt gehabt aber leider zu spät weil AMD hat das so schon länger es erreicht gehabt.Interessant wird die Entwicklung dennoch sein.

[iamthebear]

https://x.com/jaykihn0/status/1811123054841299020?s=46&t=dcMQZXUquoDUZU8omGABjA

QS gibt es erst in den nächsten Wochen. Zumindest laut dieser Source

Er hat den Tweet mittlerweile wieder gelöscht. Anscheinend gab es da einige Probleme mit den Daten, unter anderem auch den Raptor Lake Vergleichswerten.

Was den Takt angeht:
Von 6.2GHz (14900 KS) auf 4.7GHz runter sind auf dem Papier 1.32x. Das sieht zwar auf den ersten Blick ziemlich übel aus aber wenn man es mit ADL vergleicht:
Da hatten die ES2, die am Schwarzmarkt gelandet sind auch nur 4.5GHz. Falls es dieselbe Steigerung geben sollte sind wir auf 5.4GHz normaler Turbo (ohne TVB und anderem Zeugs). Das entspricht dem 13700K. Und wenn wir ehrlich sind: Alles über 5.5GHz (also 13900K/KS, 14700K, 14900K/KS) ist sowieso nicht mehr dauerhaft auf jeder CPU stabil.

Auch sehr interessant ist meiner Meinung nach das Verhältnis von P zu E Core Takt. Diese sind mit 4 vs. 4.7GHz auch was den Takt angeht deutlich knapper beisammen als bisher.

[Zossel]

Von 6.2GHz (14900 KS) auf 4.7GHz runter sind auf dem Papier 1.32x.

Mal etwas handhabbarer formuliert: 4,7 sind ~3/4 von 6,2 (1/1,32). "runter" ist ein Faktor < 1.

[Gipsel]

Wo kommen die angeblichen 4,7 GHz jetzt her? Sollen die ES nicht 5,5 GHz schaffen?

[//differentRob]

@Gipsel
Ich bezog mich auf diesen Tweet: https://x.com/jaykihn0/status/1811123054841299020?s=46&t=dcMQZXUquoDUZU8omGABjA&mx=2 der nun gelöscht wurde. Dort sah man die definierten Taktraten von diesem ES. Der Turbotakt für 1-2 P-Core Boost war mit 4,7ghz angegeben, Base Clock auf P-Core bei 125w auf 3,6ghz.

Sollte das stimmen und ArrowLake tatsächlich dann mit 5,5ghz / 5,7ghz aufschlagen, wäre das schon ein guter Schub.

[Gipsel]

@Gipsel
Ich bezog mich auf diesen Tweet: https://x.com/jaykihn0/status/1811123054841299020?s=46&t=dcMQZXUquoDUZU8omGABjA&mx=2 der nun gelöscht wurde. Dort sah man die definierten Taktraten von diesem ES. Der Turbotakt für 1-2 P-Core Boost war mit 4,7ghz angegeben, Base Clock auf P-Core bei 125w auf 3,6ghz.

Sollte das stimmen und ArrowLake tatsächlich dann mit 5,5ghz / 5,7ghz aufschlagen, wäre das schon ein guter Schub.
Der Tweet mit den 4,7GHz wurde gelöscht und jetzt postet er das hier:
https://x.com/jaykihn0/status/1811173724281798713
Over the past few hours, I’ve come to the realization that my ES2 chip was not locked to ES2 boosting parameters (I had no way to check).

So that was unlocked ARL-S boosting.

Again, I had no way to check the clock speeds, so I can’t report on the frequencies the chip ran at.Also vermutlich doch etwas mehr als 4,7GHz?

[HOT]

Vielleicht wollte man das mal mit den 5,x GHz und lässt das jetzt nach der Raptor-Lake-Katastrophe konservativer, sprich, es gibt ein Temp-Limit von 90°C wie bei AMD und maximal 1,25V oder sowas. Vielleicht ist die Selektion so krass wenig von >5GHz-Dies, dass sich das auch nicht lohnt, kann viele Gründe geben.

[Der_Korken]

Dass ein 4,7Ghz-ES auf dem ST-Niveau eines 14900K liegen soll, widerspricht Intels eigenen Angaben von +14% IPC. Klar kann Intel tief gestapelt haben wie AMD damals bei Zen 4 und es sind ein paar Prozentpunkt mehr, aber Intel wird nicht 14% sagen, wenn es in Wirklichkeit 30% sind.

[robbitop]

Die kürzliche geleakten 3-10% ST Performanceboost passen in Kombination zu den 14% IPC boost schon grob zu dem Leak dass die jetzigen Samples bei 5,7-5,8 GHz liegen.

Man bedenke dass LL bereits >5 GHz boost haben. Und das bei einer low power (~15W) SKU. Da sollten die 5,7-5,8 GHz schon hinkommen. Insbesondere wenn man bedenkt dass Intel jetzt einen modernen TSMC Prozess nutzt und kein 1. iteration Intel Prozess. Zen 4 und 5 liegen ja auch grob bei dem Takt mit TSMC Prozess (allerdings 5nm und 4nm - aber neue Nodes bringen ja seltenst signifikant mehr Peak Taktrate). Klar: Lion Cove =/ Zen - aber Intel hatte noch nie (bzw im letzten Jahrzehnt zumindest nicht) Schwierigkeiten mit hohen Taktraten ihrer designs.

[iamthebear]

Dass ein 4,7Ghz-ES auf dem ST-Niveau eines 14900K liegen soll, widerspricht Intels eigenen Angaben von +14% IPC. Klar kann Intel tief gestapelt haben wie AMD damals bei Zen 4 und es sind ein paar Prozentpunkt mehr, aber Intel wird nicht 14% sagen, wenn es in Wirklichkeit 30% sind.

So wie ich das verstanden habe stammen die 3% ST Performance von einem Testsystem mit 250W TDP. Die Taktraten wurden unabhängig davon für ein 125W ES2 System angegeben.
Abgesehen davon waren die Raptor Lake Vergleichswerte auch schon fehlerhaft weshalb er sich dafür entschieden hat alles zu löschen und erst soäter wieder neu zu posten wenn er eigene Tests machen konnte nur dass er aktuell mit den ES2 schon fertig ist und auf die nächste Revision (z.B. QS) wartet.

[Prinzenrolle]

QS gibt es erst in den nächsten Wochen. Zumindest laut dieser Source

Die gibts schon, nur wurden die noch nicht an die Partner verteilt.
Links gibt`s auch frühestens ende August.

[//differentRob]

so soll also ArrowLake aussehen:

https://i.postimg.cc/GphBcpLw/image.jpg
quelle: https://x.com/jaykihn0/status/1812111025291796737



bin mal gespannt wie gross der L3 block ausfällt

[mocad_tom]

ich vermisse die Cores auf dem Soc-die

Aber bei Arrow Lake-S gibt es wohl keine Cores auf dem Soc-Die

[robbitop]

Oh man was für ein Tile Wahnsinn - wie schon bei MTL. Und wahrscheinlich alles mit SI - wahrscheinlich nicht günstig zu produzieren

[KarlKastor]

Die Aufteilung macht schon Sinn. CPU und GPU nur noch HP Logik und SRAM.
Lediglich den IO Tile verstehe ich nicht. Warum nicht in den SoC Tile? Manche SKU ohne TB und mit weniger PCIe?

Hätte allerdings gedacht Intel würde nach Meteor Lake ne Rolle rückwärts machen.
Lunar Lake und Emerald Rapids sind einen Schritt zurück gegangen.
Und die Server CPUs haben die Speichercontroller auf den CPU Die.

[robbitop]

Die Aufteilung für sich ist schon sinnvoll. Aber die Frage ist ob die Packagingkosten (insbesondere mit Silicon Interposer) nicht die Vorteile der Ersparnisse wieder auffressen.

[dildo4u]

Das rechnet sich vermutlich nicht für das erste Produkt sondern auf lange Sicht wie bei AMD Zen5 nutzt z.b die alte I/O Die.
Und natürlich will Intel die Möglichkeit haben Teile des Chips selber zu fertigen(SOC/ IO)
Auch wenn TSMC z.b noch bis 2027 die GPU Slices baut.(Celestial ist 3nm TSMC?)

[robbitop]

Naja MTL war das erste Produkt. :)

[iamthebear]

Ich frage mich wie das mit dem L3 bei der GPU gemeint ist. Es wird doch kaum der L3 zwischen CPU und GPU geshared werden...

[robbitop]

Das GPU Chiplet hat offenbar eigenen L3.

[KarlKastor]

Verstehe auch die Logik nicht. Warum sollte der geshared sein?
Wäre jetzt nicht die erste GPU mit einer dritten Cache Stufe.

[y33H@]

MTLs iGPU hat doch auch schon nen eigenen L3 ...

[Prinzenrolle]

Arrow Lake effizienter als Zen 5 non X3D. o.O

[iamthebear]

Das GPU Chiplet hat offenbar eigenen L3.

Stimmt daran habe ich gar nicht gedacht, dass die GPU ja auch L1/L2 hat.

Mich hat der Begriff "Coherent Fabric" nur sehr verwirrt.

[Der_Korken]

Mir sind zum angekündigten Cache-System von Intel zwei Gedanken gekommen:

1. Der "L1.5D" (heißt jetzt L1D) verlängert die Cache-Hierarchie und trotzdem wird der L2 dadurch unwesentlich langsamer. Wäre es möglich, dass die Caches quasi als Tandem arbeiten, d.h.:

- Schicke query nicht nur an L0, sondern an L0 und an L1
- Wenn L0-Hit: Benachrichtige L1, dass nicht weiter gesucht werden muss
- Wenn L0-Miss: Schicke query an L2 (also zwei Stufen höher statt eine) ohne auf den L1 zu warten
- Wenn L1-Hit: Benachrichtige L2, dass nicht weiter gesucht werden muss

Dadurch würden die genannten Latenzen (L0 = 4, L1 = 9, L2 = 17) viel mehr Sinn ergeben. L0 ist einfach von 5 auf 4 verbessert worden, L1 ist ein Takt mehr als der 256kB-L2 von Skylake (12 minus 4 vom L1) aber zumindest von der Größenordnung OK (eventuell kommt der eine zusätzliche Takt daher, dass der neue L1 auf den TLB warten muss) und L2 ist mit 17 vs 16 Takten gegenüber Raptor Cove auch im Rahmen, da er gleichzeitig von 2MB auf 3MB anwächst.

Insgesamt hat die Latenzkurve dadurch einen schönen Knick nach unten, aber würde so ein Cache-System nicht zu viel Strom verbrauchen? Man hat quasi immer einen Zugriff mehr gegenüber der vorigen Lösung.

2. Mir ist bei Chips&Cheese mal folgende Grafik ins Auge gesprungen:

https://i0.wp.com/chipsandcheese.com/wp-content/uploads/2022/11/zen4_4k_vs_2m_latency.png?ssl=1

Zen 4 Cache-Latenzen einmal mit 4K-Pages und einmal mit 2M-Pages. Man kann gut erkennen, dass der L1TLB nur 72 Einträge hat und somit nur 288kB an physischem Speicher abbilden kann: Die Latenz-Kurve mit 4K-Pages geht bei 288kB deutlich nach oben und hat bei 1MB fast schon L3-Latenzen, während bei 2M-Pages alles super smooth aussieht. Jetzt ist Intel beim L2 ja nach extremer mit 2MB bzw. bei Lion Cove sogar 3MB. Durch den L1TLB-Miss scheint es schon einen ordentlich abnehmenden Ertrag zu geben (Vergleich zu Zen 3 (https://i1.wp.com/chipsandcheese.com/wp-content/uploads/2022/01/Cyclelatency-MLN-v-MLN-X-watermark-final.png?ssl=1) mit 512kB L2), da der L2TLB wohl schon einen ordentlichen Penalty hat. Könnte eventuell auch das ein Grund für Intels Zwischencache sein? Der L2 hat zwar nur nominell 17 Takte Latenz, durch die TLB-Misses aber in der Praxis wahrscheinlich deutlich mehr und dadurch lohnt sich der neue L1 umso mehr.

Edit: Im ersten Diagramm kann man ungefähr abschätzen, dass ein L2TLB-Access bei Zen 4 ca. 7 Takte kostet, weil der L3 mit 2M-Pages ca. 7 Takte schneller ist als mit 4K-Pages. Bei ersteren deckt der L1TLB satte 144MB ab, d.h. der L3 wird hier komplett abgedeckt, während bei 4K-Pages immer der L2TLB benutzt wird (wobei dieser auch nur 12MB abdeckt, sodass der L3 ab 16MB nochmal langsamer wird).

[iamthebear]

Ich denke aich, dass das so realisiert wurde aber lediglich mit L1+L2.

Erklärung:
Der L0 hat meistens eine sehr hohe Hitrate (ich würde schätzen > 90%). Ein großer Teil der Speicherzugriffe findet auf ein paar wenige aktuell verwendete Daten statt. Würde man da jedes Mal eine L1 Suche starten wäre das viel zu viel Aufwand.

Der L1 hat eine Hitrate von geschätzt 50%. Da macht es durchaus Sinn parallel gleich die L2 Suche zu starten.

Der L2 ist die letzte lokale Cachestufe. Der L3 wird nicht parallel durchsucht werden da man sonst den Ring enorm belasten würde. Ich vermute, dass der große L3 bei ARL primär dazu dient den Ring zu entlasten da dies bei vielen Kernen soinst zum Problem wird.

[Der_Korken]

Mir kommen 5 Takte für 192kB recht wenig vor im Vergleich zu existierenden Implementierungen. Oder können misses schneller detektiert werden, sodass der L1 bei einem L0-Miss nicht erst nach 4 sondern z.B. bereits nach 3 Takten angestoßen würde?

[iamthebear]

Das Design dürfte generell auf etwas niedrigere Taktraten ausgelegt sein. Wenn der ST Boost nicht mehr auf 6 GHz hochgetrieben wird kann man auch die Cache Latenzen etwas senken.

Apples M1 hat 128KB L1 und schafft 3 Takte. Aber dafür ist halt schon bei knapp üver 3GHz Schluss.

[basix]

Apples M1 hat 128KB L1 und schafft 3 Takte. Aber dafür ist halt schon bei knapp über 3GHz Schluss.

Apple M4 ist bereits bei 4.3 GHz, Tendenz steigend ;)

Aber ja, 3 Taktzyklen sind schon extrem gut bei 128kB.

[Der_Korken]

Apple M4 ist bereits bei 4.3 GHz, Tendenz steigend ;)

Aber ja, 3 Taktzyklen sind schon extrem gut bei 128kB.

Afaik wurde die Latenz beim M3 auf 4 Takte angehoben. Zumindest hat sich die L1-Latenz gegenüber dem M1 minimal verschlechtert trotz höherer Taktraten:

https://chipsandcheese.com/memory-latency-data/

(unten M1 und A17 anwählen)

[iamthebear]

Vielleicht doch nicht so niedrig wie ursprünglich angenommen:
https://wccftech.com/intel-core-ultra-9-285k-arrow-lake-s-cpu-clock-up-to-5-7-ghz-5-4-ghz-all-p-cores/

Wenn Intels IPC Angaben stimmen so wären die Skymont Kerne auf 12700K Niveau.
Oder bei non Gaming Workloads auf 7800X3D Niveau.

[latiose88]

Der L0 hat meistens eine sehr hohe Hitrate (ich würde schätzen > 90%). Ein großer Teil der Speicherzugriffe findet auf ein paar wenige aktuell verwendete Daten statt. Würde man da jedes Mal eine L1 Suche starten wäre das viel zu viel Aufwand.

Der L1 hat eine Hitrate von geschätzt 50%. Da macht es durchaus Sinn parallel gleich die L2 Suche zu starten.


Interessant ist das schon.Wenn die L1 zu L2 Cache Hitrate schon so gut ist das die missrate bei 0,008 % oder noch kleiner,bringt dann ne Vergrößerung des Cache dann noch was oder ist dann mit noch besseren Latzenz ein Boost zu erwarten?
Ich weis nicht wie gut man AMD mit Intel vergleichen kann bzw Übertragen ,aber bei meinem 5950x sind es ja L1 Cache bei 1 MB & L2 8 MB Cache.Und was sagt das ganze denn so aus?


Der L2 ist die letzte lokale Cachestufe. Der L3 wird nicht parallel durchsucht werden da man sonst den Ring enorm belasten würde. Ich vermute, dass der große L3 bei ARL primär dazu dient den Ring zu entlasten da dies bei vielen Kernen soinst zum Problem wird.


Und ja L3 Cache ist auch bei Intel Seperat wie bei AMD.Ab einen gewissen Punkt bringt aber das Vergrößern des L3 Cache aber auch nix mehr.

Hier wird es spannend sein wie es da weiter gehen wird.

[iamthebear]

Interessant ist das schon.Wenn die L1 zu L2 Cache Hitrate schon so gut ist das die missrate bei 0,008 % oder noch kleiner,bringt dann ne Vergrößerung des Cache dann noch was oder ist dann mit noch besseren Latzenz ein Boost zu erwarten?

Das mit der Missrate ist immer relativ. 0.1% Missrate für alle Cachestufen hört sich z.B. extrem wenig an. Wenn man aber bedenkt, dass während einem Speicherzugriff ein aktueller P Core mehr als 1K Befehle abarbeiten kann (bei leichter bandbreitenlimitierung noch mehr) dann stören die 0.1% aber vielleicht doch.

Was Caches angeht gibt es eine grobe Faustregel:
Wenn man die Cachegröße um 4x erhöht so halbiert sich die Missrate. Dafür steigt die Latenz um ca. 2 Takte an.
In der Praxis ist es dann aber immer vom jeweiligen Workload abhängig.

Ich weis nicht wie gut man AMD mit Intel vergleichen kann bzw Übertragen ,aber bei meinem 5950x sind es ja L1 Cache bei 1 MB & L2 8 MB Cache.Und was sagt das ganze denn so aus?

Der 5950X hat:
Pro Kern 32KB L1
Pro Kern 512KB L2
Pro 8 Kerne 32MB L3
Danach kommt der RAM (z.B. 32GB)

Das ganze funktioniert so:
.)Benötigt ein Befehl Daten lädt er diese in der Regel aus dem L1 in 4 Takten was sich meistens so ausgeht dass die Daten eintreffen bevor sie wirklich benötigt werden.

.)Werden die Daten im L1 nicht gefunden wird der L2 durchsucht und es dauert in Summe ca. 12 Takte d.h. die CPU muss im Worst Case 8 Takte warten (in der Praxis nicht immer wenn inzwischen schon andere Dinge berechnet werden können)

.) Werden die Daten auch im L2 nicht gefunden wird der L3 durchsucht. Das dauert dann 50 Takte

.) Wird im L3 auch nichts gefunden werden die Daten vom RAM geladen was ca. 300 Takte braucht

Zusätzlich hat jede weitere Cachestufe weniger Bandbreite und wenn du viele L3 Misses hast läuft du schnell in ein RAM Bandbreitenlimit.

Zum Vergleich Lunar Lake:
.) 48KB L0 (das entspricht dem L1 bei deinem 5950X) => Funktioniert ziemlich gleich
.) 192KB L1 und 3MB L2 => Entspricht den 512KB L2 bei deinem 5950X. Hier holt sich Intel 2 Vorteile: Auf der einen Seite hat man für die meisten Fälle mit dem L1 eine bessere Latenz als der 5950X. Aufn der anderen Seite kann man mit dem deutlich größeren L2 viele Zugriffe abfangen die beim 5950X auf den L3 zugreifen müssten. Zusätzlich müssen die Daten die im L2 liegen nicht im L3 abgelegt werden wodurch dieser für andere Daten frei bleibt.
.) 36MB L3: Ca. so viel L3 wie der 5950X pro CCD (das 2. CCD wird bei Spielen kaum genutzt) aber im Idealfall liegt ein großer Teil der Daten schon in den L2 Caches.

Und ja L3 Cache ist auch bei Intel Seperat wie bei AMD. Ab einen gewissen Punkt bringt aber das Vergrößern des L3 Cache aber auch nix mehr.

Hier wird es spannend sein wie es da weiter gehen wird.

L3 wird in erster Linie für Spiele benötigt. Die sind hier ein Spezialfall.
In einem Spiel werden zyklisch (z.B. alle 10ms bei 100fps) Frames generiert. In der Regel ist ein Großteil der verwendeten Daten zwischen 2 Frames ident, da sich der Ablauf mit minimalen Änderungen wiederholt.
Wenn der L3 also so groß ist, dass alle innerhalb von 10ms benötigten Daten dort gespeichert werden können so müssen nur die Daten vom RAM geladen werden, die sich zwischen 2 Frames geändert haben und das sind meistens nicht viele.

Beispiel (Werte sind geschätzt):
Bei einem alten Shooter wie CSGO mit einem Thread werden vielleicht 5GB/s an Daten geladen. Bei 600fps sind das dann geschätzt 8MB. Jede aktuelle CPU hat deutlich mehr. Deshalb hat man selbst von Zen2 auf Zen3 nicht viel Unterschied gesehen.
Bei 2-3 Jahre alten Spielen hast du vielleicht 5-6 Threads und (im CPU Limit) 200fps. Da werden dann schon 50-100MB L3 benötigt. Da funktionieren die VCache Modelle mit 96MB L3 wunderbar.
Bei noch intensiveren Spielen wie Starfield mit 16 Threads und <100fps im CPU Limit reichen dann die 96MB L3 nur mehr teilweise aus. Dann wird z.B. die Hälfte im L3 gefunden und die Hälfte aus dem RAM geladen.

Ein weiteres gutes Beispiel hierfür ist Factorio:
Bei Spielbeginn werden hier um die 100MB benötigt. Da haben die VCache Modelle alles komplett zerlegt.
Im weiteren Spielverlauf werden aber immer mehr Daten benötigt und der VCache reicht nicht einmal annähernd aus. Dann sind auf einmal wieder die Intel Modelle vorne mit dabei da diese mehr Speicherbandbreite haben.

Solange der Trend anhält dass Spiele immer anspruchsvoller werden, die Frameraten trotz schnellerer CPUs nicht ansteigen und auch immer mehr Threads genutzt werden die Daten benötigen wird auch der L3 Bedarf weiter ansteigen was jedoch problematisch ist das SRAM bereits das Ende von Moores Law erreicht hat und nicht mehr shrinked.

[OgrEGT]

https://videocardz.com/newz/alleged-intel-core-ultra-9-285k-arrow-lake-s-processor-appears-in-cpu-z-screenshot-with-5-ghz-clock
Alleged Intel Core Ultra 9 285K “Arrow Lake-S” processor appears in CPU-Z screenshot with 5 GHz clock

Intel hasn't confirmed the Core Ultra 200 series for desktops yet, which is surprising considering the strong presence of LGA-1851 motherboards at Computex. The company is clearly adjusting its strategy for September/ October, which should also include the Z890 motherboard series, just as AMD is now scheduled to launch its X870 motherboards

Kann es sein dass das Raptorlake Microcode Update irgendwie ggf. auch für Arrowlake in irgendeiner Form notwendig ist?

[latiose88]

@iamthebear
Ok ja das mag sein.Wie sieht es aus wenn von L1 zu L2 eh schon nen gute Missrate hat.Und neben der guten Missrate ist also Latenz auch wichtig.Wie viel kann denn die gute Missrate ,die schlechte Latenz ausgleichen ?
Und ab wann ist das ganze eine gute Latenz und ab wann ist es ne schlechte?

[Raff]

Die aktuellen Gerüchte und auch Teile der Technik kritisch analysiert - falls jemand den Überblick erlangen möchte, ohne tonnenweise Zeugs zu lesen und zu filtern: =)

eh0un4so6Vk

MfG
Raff

[ryan]

Die aktuellen Gerüchte und auch Teile der Technik kritisch analysiert - falls jemand den Überblick erlangen möchte, ohne tonnenweise Zeugs zu lesen und zu filtern: =)

https://youtu.be/eh0un4so6Vk

MfG
Raff


Ähm bei der Grafik zu Arrow Lake hat er aber einen großen Patzer drin: "Lunar Lake nutzt die gleiche IGP wie Arrow Lake, zumindest die gleiche Architektur". Das ganze ist zweite Generation Xe"


Arrow Lake bekommt die alte Alchemist Architektur, nur bei Lunar Lake gibt es Battlemage Xe².

Aber auch die Angaben zu Xe2 und Lunar Lake stimmen nicht. Lunar Lake bekommt 64VE statt 128VE. Dafür hat jede VE doppelt so viele SIMD Einheiten. Das Bild was er zeigt gehört noch zu Alchemist, das kann man gut an den Dualsubslices erkennen. Was er dort zeigt gehört nicht zu Lunar Lake/Battlemage. Immerhin passt die Folie zu Arrow Lake.

XMX kommt meines Wissens nach nur für die mobilen GT2 (LPG Plus), nicht jedoch für die Desktop GT1. Bei MTL hat XMX ja noch gefehlt trotz Alchemist Architektur.

Auch N3 bei der ARL iGPU stimmt nicht, N4 sollte es hier sein. 20A nur für ARL-S 6+8.

[Raff]

Hast du Slides zu den Aussagen griffbereit? Dann gebe ich das gerne so weiter. Danke schon mal! :)

MfG
Raff

[HOT]

Erstmal scheint es ja jetzt doch einen 6+8 in N3 zu geben. Den 20A würd ich vorm Refresh nicht erwarten.
Das Lineup erwartet einen B0 und einen C0. Der B0 ist der 8+16, damit startet das gesamte Start-Lineup, die kleineren CPUs sind dann C0, welches 6+8 sein dürfte.

https://www.notebookcheck.net/Entire-Intel-Arrow-Lake-lineup-leaks-with-a-total-of-18-SKUs-spread-out-across-125-W-65-W-and-35-W-tiers.863696.0.html

https://x.com/jaykihn0/status/1812858113042661569

Soweit ich weiss:

Desktop:
Compute-Die -> N3B (B0 8+16/C0 6+8)
SoC -> N6 (oder doch Intel7?)
IOD -> N6
GFX -> Intel3 (Xe nicht Xe2)

Notebook:
Compute-Die -> N3B (C0) 6+8, Intel3 (ARL-U) 2+8
SoC -> N6 (gleiches wie MTL)
IOD -> N6 (gleiches wie MTL)
GFX -> N4 (Xe2)/Intel3(Xe)

https://www.notebookcheck.com/Leak-enthuellt-wichtigste-Specs-von-Intel-Arrow-Lake-U-H-HX-und-S.847892.0.html

[Altehardware]

Das klingt so als ob arrow lake ein direkte Weiterentwicklung zu raptor wäre und somit mit dem Designfehler der die cpu deutlich früher altern lässt
Das erklärt auch den 5ghz leak und ich gehe von Oc aus womit die gen eindeutig komplett versagen wird was meinen verdacht nahelegt das man arrow lake desktop nur teilweise bis ganz streichen wird.

Somit ist bartlett lake die Notlösung wenn man das problem bis zum arrow lake release nicht gefixt bekommt.
Sprich drastisch gesenkte vcore etvb gestrichen und Fertigung bei tsmc
mal sehen ob das zumindest die perf zu watt verbessert da man auf tsmc geht aber am design ändert man lediglich die ipc der ringbus bleibt bestehen und das cache problem besteht weiterhin.
Kurz intel hat nix bis zum Nachfolger von so 1851 2028
lediglich das aktuelle design das man mit n2 nochmal leicht höherem Takt ausliefern kann.
Dies könnte intel Untergang werden am desktop, laptops könnten noch überleben.
Die server design mit dem mesh cache haben ja die Probleme nicht
Mal in der kaby lake-e kiste graben aber diese arch hat das spectre und melddown problem das man wohl auch komplett liegengelassen hat.

Da hat der ceo komplett die Planung an die Wand gefahren.

Folgen nun intel x86 Lizenz wird verkauft vermutlich an Micrsosoft nvidia bekommt ne Lizenz
Alternative x86 wird open source intel geht pleite bzw wird aufgespalten
Die Fertigung geht in US Hand und wird zum Staatskonzern. Das ist geopolitisch erforderlich.
Da dass x86 design nun unter gpl geht dürfte einige mehrere firmen eigene cpu entwickeln. Inklusive nvidia.
Es wird weiterhin Si und diy markt geben aber vermehrt in High end vs komplett Systemen ausarten ab 2030.
Ein Monopol von amd erwarte ich nicht sicher ist das intel keine andere Wahl hat sie brauchen dringend einen komplett neue arch und diese braucht min 5 Jahre bis diese marktreif ist.
Das ist schlimmer als amd Fehlplanung mit den fx cpu von 2011 dieses design war nur in der ipc und Energieeffizienz schlecht intel dagegen heute hat defekte cpu nach nur 1-3 Jahren.
Und nix in der Rückhand für einen ersatz.
Amd hat 2012 alle rescourcen auf ein neues design ausgelegt das dann 2017 auf dem markt kam und sogar alle Leistungsprognosen übertroffen haben.
Das macht ein ceo der Ahnung hat und ne vision das man von intel ceo seit 2018 nicht hat als der große meltdown Skandal aufkam.
Cove ist lediglich eine erweiterte core arch mehr nicht.
Man hätte sich von Ringbus komplett trennen müssen die mesh Struktur verbessern müssen und die Strukturdichte weniger aggressiv verkleinern müssen damit ein effizienteres design das höher Takten kann herauskommt. So aber hat man nix.

Wer erinnert sich an via 2001 die zwar ne x86 Lizenz haben aber beim design so versagt haben das diese den desktop markt komplett aufgegeben haben.
Das passiert eben wenn man falsch Plant.

[dildo4u]

Arrow Lake nutzt eine komplett andere Fertigung wer weiß wie die auf überspannnung reagieren würde.

Es gibt viel zu viel neue Faktoren es ist im Prinzip Glück im Unglück das Intel zu TSMC geht.
Und bis jetzt ist noch kein Chip degradiert da noch keiner verkauft wurde, das Launch Bios wird alle Spannungs - Fixes haben.

[mocad_tom]

Ich komme aktuell nicht mit den Die-Sizes von Meteor Lake und Arrow Lake vorwärts.

https://x.com/p1cturedump/status/1816018002946490409

Oben ist ein vermeintlich geleaktes Foto von MLID von einem Arrow Lake.

In der Mitte sieht man ein aufgeschraubtes Asus Zenbook 14

https://www.reddit.com/r/ASUS/comments/1d44th5/to_all_asus_zenbook_14_oled_ux3405_owners_having/

Und unten sieht man von Locuza die Die Sizes der einzelnen Dies von Meteor Lake.

Mitte und unten passt schon nicht zusammen.
Meteor Lake-H scheint mir länglicher, als das von Locuza.

Ist das von Locuza vllt ein Meteor-Lake-U?

Ich wollte mal den Sniff-Test machen, ob Arrow Lake(von MLID) überhaupt passen kann.

[fondness]

Hast du Slides zu den Aussagen griffbereit? Dann gebe ich das gerne so weiter. Danke schon mal! :)

MfG
Raff

Du erwartest echt, dass er dir jetzt die Slides raus sucht? ryan ist sehr gut informiert Richtung Intel-Roadmap, man kann ihm das schon glauben. Ansonsten wäre das recherchieren eure Aufgabe.

[Raff]

Mich interessiert primär, ob seine Aussagen auf Fakten oder Gerüch(t)en basieren. Und ob er sich die Mühe macht und uns erhellt, oder eben nicht, darf gerne er entscheiden. :)

MfG
Raff

[HOT]

Ich komme aktuell nicht mit den Die-Sizes von Meteor Lake und Arrow Lake vorwärts.

https://x.com/p1cturedump/status/1816018002946490409

Oben ist ein vermeintlich geleaktes Foto von MLID von einem Arrow Lake.

In der Mitte sieht man ein aufgeschraubtes Asus Zenbook 14

https://www.reddit.com/r/ASUS/comments/1d44th5/to_all_asus_zenbook_14_oled_ux3405_owners_having/

Und unten sieht man von Locuza die Die Sizes der einzelnen Dies von Meteor Lake.

Mitte und unten passt schon nicht zusammen.
Meteor Lake-H scheint mir länglicher, als das von Locuza.

Ist das von Locuza vllt ein Meteor-Lake-U?

Ich wollte mal den Sniff-Test machen, ob Arrow Lake(von MLID) überhaupt passen kann.

ARL-S und MTL haben unterschiedliche SoC-Dies. Was willst du da vergleichen?

Und wie willst du aus dem Winkel sehen, wie die wirklichen Ausmaße sind? Ist mit schleierhaft...

[aceCrasher]

Das klingt so als ob arrow lake ein direkte Weiterentwicklung zu raptor wäre und somit mit dem Designfehler der die cpu deutlich früher altern lässt
Das erklärt auch den 5ghz leak und ich gehe von Oc aus womit die gen eindeutig komplett versagen wird was meinen verdacht nahelegt das man arrow lake desktop nur teilweise bis ganz streichen wird.

Somit ist bartlett lake die Notlösung wenn man das problem bis zum arrow lake release nicht gefixt bekommt.
Sprich drastisch gesenkte vcore etvb gestrichen und Fertigung bei tsmc
mal sehen ob das zumindest die perf zu watt verbessert da man auf tsmc geht aber am design ändert man lediglich die ipc der ringbus bleibt bestehen und das cache problem besteht weiterhin.
Kurz intel hat nix bis zum Nachfolger von so 1851 2028
lediglich das aktuelle design das man mit n2 nochmal leicht höherem Takt ausliefern kann.
Dies könnte intel Untergang werden am desktop, laptops könnten noch überleben.
Die server design mit dem mesh cache haben ja die Probleme nicht
Mal in der kaby lake-e kiste graben aber diese arch hat das spectre und melddown problem das man wohl auch komplett liegengelassen hat.

Da hat der ceo komplett die Planung an die Wand gefahren.

Folgen nun intel x86 Lizenz wird verkauft vermutlich an Micrsosoft nvidia bekommt ne Lizenz
Alternative x86 wird open source intel geht pleite bzw wird aufgespalten
Die Fertigung geht in US Hand und wird zum Staatskonzern. Das ist geopolitisch erforderlich.
Da dass x86 design nun unter gpl geht dürfte einige mehrere firmen eigene cpu entwickeln. Inklusive nvidia.
Es wird weiterhin Si und diy markt geben aber vermehrt in High end vs komplett Systemen ausarten ab 2030.
Ein Monopol von amd erwarte ich nicht sicher ist das intel keine andere Wahl hat sie brauchen dringend einen komplett neue arch und diese braucht min 5 Jahre bis diese marktreif ist.
Das ist schlimmer als amd Fehlplanung mit den fx cpu von 2011 dieses design war nur in der ipc und Energieeffizienz schlecht intel dagegen heute hat defekte cpu nach nur 1-3 Jahren.
Und nix in der Rückhand für einen ersatz.
Amd hat 2012 alle rescourcen auf ein neues design ausgelegt das dann 2017 auf dem markt kam und sogar alle Leistungsprognosen übertroffen haben.
Das macht ein ceo der Ahnung hat und ne vision das man von intel ceo seit 2018 nicht hat als der große meltdown Skandal aufkam.
Cove ist lediglich eine erweiterte core arch mehr nicht.
Man hätte sich von Ringbus komplett trennen müssen die mesh Struktur verbessern müssen und die Strukturdichte weniger aggressiv verkleinern müssen damit ein effizienteres design das höher Takten kann herauskommt. So aber hat man nix.

Wer erinnert sich an via 2001 die zwar ne x86 Lizenz haben aber beim design so versagt haben das diese den desktop markt komplett aufgegeben haben.
Das passiert eben wenn man falsch Plant.
1. Arrowlake ist keine "direkte" Weiterentwicklung von Raptorlake, da Arrowlake auf einem komplett neuen Fertigungsprozess kommt (Intel 20A vs Intel 7). Lediglich die Cores sind direkte Weiterentwicklungen, es wirkt aber bisher nicht so als würden die Raptor-Lake Probleme am Core-Design liegen.

2. Der 5GHz Arrowlake Leak erklärt sich dadurch dass Arrowlake wie gesagt auf einer neuen Node kommt, die was die Frequenz angeht noch nicht so ausoptimiert ist wie Intel 7. Du erinnerst dich vielleicht an Ice-Lake, die erste wirklich breit releaste Intel 7 (früher Intel 10nm) Generation, die taktete auch deutlich schlechter als die 14nm Chips dieser Zeit.

3. Bartlett ist für embedded, nicht für den Desktop und könnte Raptor-Lake auch nicht ersetzen.

4. Das Serverdesign hat keinen "Mesh-Cache" sondern einen Mesh-Interconnect an dem der Cache angebunden ist.

5. Intel wird seine x86 Lizenz sicherlich nicht verkaufen und Arrowlake ist auch sicherlich nicht der Untergang von Intel.

[ryan]

Mich interessiert primär, ob seine Aussagen auf Fakten oder Gerüch(t)en basieren. Und ob er sich die Mühe macht und uns erhellt, oder eben nicht, darf gerne er entscheiden. :)

MfG
Raff


Für was jetzt genau Slides? Zu Lunar Lake hier: https://cdrdv2-public.intel.com/824434/2024_Intel_Tech%20Tour%20TW_Xe2%20and%20Lunar%20Lakes%20GPU.pdf

Grafik Generation zu Arrow Lake siehst du auf den ganzen Entwicklerseiten von Intel wie hier (https://github.com/intel/compute-runtime/tree/f212c14eab849203f23c2fc15ece48fef48996ce/shared/source), da gibt es die große Auswahl. ARL-S ist direkt bei MTL gelistet. ARL-H ist gesondert, weil bei LPG Plus XMX dazukommt. Battlemage gibt es nur bei Lunar Lake und natürlich BMG dGPU.



https://github.com/intel/llvm-docs/blob/889848645b3e0fa15b30747d34f1a6649cfc6529/UsersManual.html#L84
https://github.com/intel/compute-runtime/blob/f212c14eab849203f23c2fc15ece48fef48996ce/shared/source/dll/devices/product_config_base.inl#L10

intel_gpu_12_70_4 - Meteor Lake U/S or Arrow Lake U/S Intel graphics architecture
intel_gpu_lnl_m, intel_gpu_20_4_4 - Lunar Lake Intel graphics architecture
intel_gpu_bmg_g21, intel_gpu_20_1_4 - Battlemage G21 Intel graphics architecture

20.x ist Battlemage, 12.x ist Alchemist.


Davon abgesehen gab es nicht ein einziges Gerücht, welches Arrow Lake in Verbindung mit Battlemage gebracht hätte, keine Ahnung wie man darauf überhaupt kommt. Von Anfang an war klar, dass ARL mehr ein recycelter MTL wird nur mit neuem Compute Tile.

[mocad_tom]

ARL-S und MTL haben unterschiedliche SoC-Dies. Was willst du da vergleichen?

Und wie willst du aus dem Winkel sehen, wie die wirklichen Ausmaße sind? Ist mit schleierhaft...


https://wccftech.com/intel-amd-laptop-cpu-roadmap-leak-arrow-lake-hx-2025-refresh-2026-panther-lake-fire-range-16-cores-x3d-2025/

MTL-H zu ARL-H ist pin to pin kompatibel.

Und ich glaube man kann die Die Size estimation von Locuza nicht gebrauchen.
Und nachdem wir schon Die-Size von Panther Lake wissen, wollte ich auch mal Die Size von Arrow Lake wissen.

Das scheint besser zu sein:
https://wccftech.com/intel-core-ultra-meteor-lake-cpu-die-shots-closer-look-at-various-cpu-gpu-io-chiplets/

[HOT]

ARL-H hat ja nur ein anderes Compute-Chiplet und ein anderes GPU-Chiplet (also 2 andere, wenn es auch welche mit dem kleinen IGP geben sollte).

[mocad_tom]

Im SoC-Die von Arrow Lake ist die NPU ziemlich gleich.
Dann wird für Low-Power-E-Cores noch Gracemont hergenommen.
Wegen Pin-To-Pin-Kompatibilität werden die Memory-Controller an ziemlich den selben Pins rausgehen.

Der SoC-Die und der Base-Die wird nicht Hundertprozentig der gleiche sein.
Aber dennoch weitestgehend gleich, auch der Prozess hat sich nicht geändert.

Zweiter Wurf:

https://x.com/p1cturedump/status/1816074333237727349

Glaubt ihr, dass Arrow Lake 8P + 16E in TSMC N3B so groß sein wird?

Edit sagt:

MTL-H ist 6P + 8E und ARL-H ist 8P+16E und zwar Lion Cove und Skymont


Edit2 sagt:
ARL-S 6P+8E in Intel 20A wird dann 74mm2 (meine ganz persönliche Rechnung - hoch spekulativ)

und das Panther Lake Die wird 114mm2.
Also können sie das Reticle Limit nach und nach nach oben ziehen.

[ryan]

8+16 wäre HX, sind ja die Desktop Chips. ARL-H bleibt bei 6+8.

[latiose88]

oh man was für ein durcheinander und Chaos kann man so sagen,oh mann

[mocad_tom]

Jetzt wo ich nochmal drüberlese - ja Extreme Mobile - Arrow Lake HX

Ich komme mit dem SoC-Die noch nicht klar.

Wird man zwei unterschiedliche auflegen - einen SoC-Die für Desktop und HX ohne LP-E-Cores und einen eigenen Die mit LP-E-Cores?

Oder wird es einfach das gleiche Die und die LP-E-Cores werden einfach gekilled?

[OgrEGT]

https://videocardz.com/newz/intel-core-ultra-9-arrow-lake-qs-cpu-tested-at-250w-4-faster-than-14900k-on-average
Intel Core Ultra 9 “Arrow Lake” QS CPU tested at 250W: 4% faster than 14900K on average
Hört sich nicht wirklich berauschend an...

[Gipsel]

https://videocardz.com/newz/intel-core-ultra-9-arrow-lake-qs-cpu-tested-at-250w-4-faster-than-14900k-on-average
Intel Core Ultra 9 “Arrow Lake” QS CPU tested at 250W: 4% faster than 14900K on average
Hört sich nicht wirklich berauschend an...
MT schneller (die neuen E-Cores scheinen passabel zu sein), aber ST so eher mittelprächtig. Na mal sehen, war vielleicht noch nicht das Topmodell.

[ryan]

Jetzt wo ich nochmal drüberlese - ja Extreme Mobile - Arrow Lake HX

Ich komme mit dem SoC-Die noch nicht klar.

Wird man zwei unterschiedliche auflegen - einen SoC-Die für Desktop und HX ohne LP-E-Cores und einen eigenen Die mit LP-E-Cores?

Oder wird es einfach das gleiche Die und die LP-E-Cores werden einfach gekilled?


So wie ich das verstehe ist das schon ein anderes SOC Tile ohne LPE für Desktop.

https://videocardz.com/newz/intel-core-ultra-9-arrow-lake-qs-cpu-tested-at-250w-4-faster-than-14900k-on-average
Intel Core Ultra 9 “Arrow Lake” QS CPU tested at 250W: 4% faster than 14900K on average
Hört sich nicht wirklich berauschend an...


Sagt nicht viel aus ohne Taktfrequenzen. ARL-S QS Kann bis zu 5.7Ghz takten beim 1C Turbo. Aber hat es das so getestet oder wie schnell lief sein QS denn jetzt, warum gibt er keine Taktfrequenzen an. Warum verschweigt er das?

[OgrEGT]

Wie auch immer aber wenn da 250W durch die CPU mit neuester N3B Fertigung gejagt werden hört sich das nicht danach an als ob da noch viel mehr geht...

[MiamiNice]

Durch die aktuellen RPLs jagt man gerne um die 400W in CB. Also so gesehen wäre da noch Luft nach oben.

[ryan]

Wie auch immer aber wenn da 250W durch die CPU mit neuester N3B Fertigung gejagt werden hört sich das nicht danach an als ob da noch viel mehr geht...


Selbst das ist grenzwertig. Er kann ja 250W einstellen, wenn sein Sample den Takt zu stark limitiert, können keine 250W ankommen. Er gibt zu wenig Infos raus. Siehe ES2 und QS.

[OgrEGT]

Klar wärs besser wenn die real anliegenden Taktfrequenzen und die tatsächliche Leistungsaufnahme angegeben wäre...

[mocad_tom]

Geekbench 5.4.5 Single Core mit ARL-S QS: 2455

Geekbench 6.1.0 Single Core mit Lunar Lake@4.8GHz: 2731

https://browser.geekbench.com/v6/cpu/6949786

ARL-H Single Core Geekbench sollte bei 3100 landen.

Cinebench 2023: 53000

[dildo4u]

https://videocardz.com/newz/intel-core-ultra-9-arrow-lake-qs-cpu-tested-at-250w-4-faster-than-14900k-on-average
Intel Core Ultra 9 “Arrow Lake” QS CPU tested at 250W: 4% faster than 14900K on average
Hört sich nicht wirklich berauschend an...
Passt doch damit landet man direkt auf dem 9950X, SC langsamer da man sinnvollerweise den Takt zurück fährt.(Weniger Peak VCore, weniger Abgebrannte Ultra 9)

Arrow Lake Ultra 9 250 Watt 43k

9950X Default 160 Watt 42k

https://www.pcgameshardware.de/AMD-Zen-Architektur-261795/News/Ryzen-9-9950X-Benchmarks-mit-40-bis-240-Watt-1451946

Der 14900ks müsste dafür 450 Watt nehmen.

https://www.techpowerup.com/review/intel-core-i9-14900ks/6.html

5.8GHz 450Watt

https://www.techpowerup.com/review/intel-core-i9-14900ks/22.html

[MiamiNice]

Der "Leak" ist imo keine Diskussion wert. Weder Modell, noch Takt werden angegeben. Mich würde langsam schon interessieren wo ARL landet und vor allem ob man das Teil noch treten kann.

[Gipsel]

Passt doch damit landet man direkt auf dem 9950X, SC langsamer da man sinnvollerweise den Takt zurück fährt.(Weniger Peak VCore, weniger Abgebrannte Ultra 9)

Arrow Lake Ultra 9 250 Watt 43k

9950X Default 160 Watt 42k

https://www.pcgameshardware.de/AMD-Zen-Architektur-261795/News/Ryzen-9-9950X-Benchmarks-mit-40-bis-240-Watt-1451946Sollte der 9950X nicht per default mit 230W PPT kommen? Das ist zumindest der Wert beim 7950X. PPT<TDP wäre ja mal was ganz Neues. ;)

[iamthebear]

Sagt nicht viel aus ohne Taktfrequenzen. ARL-S QS Kann bis zu 5.7Ghz takten beim 1C Turbo. Aber hat es das so getestet oder wie schnell lief sein QS denn jetzt, warum gibt er keine Taktfrequenzen an. Warum verschweigt er das?

Jaykihn hat praktischerweise die ES2 Werte mit angegeben:
https://x.com/jaykihn0/status/1816099937500684755

Von ES2 wissen wir, dass es bis 4.7GHz getaktet wurde. Wenn ich mir den Unterschied so ansehe dann waren das beim QS schon um die 5.7GHz.
Der Takt ist ja OK. Viel mehr hatte Raptor Lake real auch nicht. Das Problem ist die so gut wie nicht vorhandenen IPC Steigerung. Dass Intel hier mit 2 Node Shrinks weniger schafft als AMD bei Zen5 ohne Node Shrink ist schon erbärmlich. Das ist derselbe Fail wie schon MTL.

[ryan]

Jaykihn hat praktischerweise die ES2 Werte mit angegeben:
https://x.com/jaykihn0/status/1816099937500684755

Von ES2 wissen wir, dass es bis 4.7GHz getaktet wurde. Wenn ich mir den Unterschied so ansehe dann waren das beim QS schon um die 5.7GHz.
Der Takt ist ja OK. Viel mehr hatte Raptor Lake real auch nicht. Das Problem ist die so gut wie nicht vorhandenen IPC Steigerung. Dass Intel hier mit 2 Node Shrinks weniger schafft als AMD bei Zen5 ohne Node Shrink ist schon erbärmlich. Das ist derselbe Fail wie schon MTL.


Wir wissen gar nichts solange er die Taktfrequenz nicht angibt.

[iamthebear]

Er hatte früher einmal gepostet, dass ES2 mit 4.7GHz ST Turbo läuft.

[ryan]

Was er später gelöscht hat, weil er sich nicht sicher war. Am besten Belege bringen mit CPUz oder wenigstens beim nächsten mal dazuschreiben. Was wäre denn so schwer, zumindest den 1C Turbo mit anzugeben. Du musst ja auch erstmal davon ausgehen, dass er später den gleichen ES2 getestet hat. Kann man so vergessen, mehr als eine Vermutung ist nicht drin.

[HOT]

Man weiß das doch für die P-Kerne schon längst:
4GHz+ Basistakt, 5,5GHz Turbo, 5,7GHz Maximalturbo

Ich glaub nicht, dass davon noch was abweichen wird für den 285k. Die sind zwar 14% schneller als RPL, haben aber weniger Takt (na ja nach dem 1,37V-µCode vielleicht nicht mehr :D) und daher ist die Pro-Takt-und-Kern-Leistung einstellig besser ggü. dem 14900k. Multithreading profitiert von den guten e-Kernen und der besseren Energieeffizienz, daher ist MT 20% schneller. Passt doch alles zusammen (und entspricht nebenbei 100% Igors Projektionen, von denen wir ja jetzt wissen, dass sie echt waren).

Die große Überraschung wäre, wenn davon jetzt noch was abweicht.

[iamthebear]

Was er später gelöscht hat, weil er sich nicht sicher war. Am besten Belege bringen mit CPUz oder wenigstens beim nächsten mal dazuschreiben. Was wäre denn so schwer, zumindest den 1C Turbo mit anzugeben. Du musst ja auch erstmal davon ausgehen, dass er später den gleichen ES2 getestet hat. Kann man so vergessen, mehr als eine Vermutung ist nicht drin.

Er hat ursprünglich gepostet:

a) Die 4.7 GHz ST Boost für ES2 und ich glaube es waren um die 4GHz für die E Cores. TDP waren 125W.
b) Ein paar Benchmarks von Arrow Lake (mit anderen TDP Werten als oben spezifiziert)

Danach hat er aber festgestellt, dass sein Sample deutlich höher getaktet war als die 4.7GHz, was er zum Zeitpunkt der Benchmarks nicht feststellen konnte, da das Auslesen des Taktes noch nicht funktioniert hat.

Darauf hin hat er gleich beide Posts zusammen gelöscht und angekündigt, dass er später neue Benchmarks macht. Die 4.7GHz für ES2 war jedoch korrekt. Dafür gibt es was ich mich erinnern kann mindestens eine andere Quelle.

Und wenn man die ES2 Werte und QS Werte vergleicht muss man bei annähernd linearer Skalierung genau auf den 5,7GHz landen, die von anderen Quellen überall verbreitet werden.

Man weiß das doch für die P-Kerne schon längst:
4GHz+ Basistakt, 5,5GHz Turbo, 5,7GHz Maximalturbo

Ich glaub nicht, dass davon noch was abweichen wird für den 285k. Die sind zwar 14% schneller als RPL, haben aber weniger Takt (na ja nach dem 1,37V-µCode vielleicht nicht mehr :D) und daher ist die Pro-Takt-und-Kern-Leistung einstellig besser ggü. dem 14900k. Multithreading profitiert von den guten e-Kernen und der besseren Energieeffizienz, daher ist MT 20% schneller. Passt doch alles zusammen (und entspricht nebenbei 100% Igors Projektionen, von denen wir ja jetzt wissen, dass sie echt waren).

Laut Raichu:
285K: 57/54/46E 8P16E
265K: 55/52/46E 8P12E
245K: 52/50/46E 6P8E

Was die 14% angeht:
Die waren vs. Redwood Cove. Verglichen mit Raptor Lake dürfte es dann eher um die 10% sein.
Wenn man dann noch ein paar Lunar Lake spezifische Verbesserungen rausnimmt (z.B. höherer LPDDR5X Takt, möglicherweise etwas niedrigere Latenz etc.) und noch 2-3% für Intel Cherry Picking abzieht dann könnten wir ziemlich genau bei den Werten landen die wir aktuell sehen.

Erstaunlich sind jedooch die 4.6GHz für die E Cores selbst beim 245K. Das sind nur mehr 400MHz Differenz zwischen P und E Cores und wenn man Intel glauben darf um die 10% IPC.

[basix]

4.6 GHz mit ~Raptor Cove IPC ist schon ziemlich nice. Das ist 0.9 GHz mehr als auf Lunar Lake. Die E-Cores haben natürlich AVX usw. abgespeckt aber für alles bis und mit AVX2 (2x 256bit), was viel verbreiteter als AVX512 / AMX ist, sieht es ganz gut aus. Da sehe ich für viele MT Anwendungen oder auch Games keinen sehr grossen Nachteil mehr. Wo sich die Spreu vom Weizen trennen wird, ist allerdings die Speicheranbindung. Da sind die E-Cores schon schwächer ausgestattet als die P-Cores.

Bit gespannt, wie es bei den Zen 5c Cores aussieht. Die sollen auch höher takten können als Zen 4c.

[robbitop]

Wobei sich dann die Frage stellt wozu noch P und E Cores wenn die so dicht aneinander sind. In diesem Fall führen die E Cores die P Cores allerdings auch etwas vor. Für die deutlich größere Größe muss dann auch mehr drin sein.
Ich denke die P Cores werden ausrangiert und die neuen Royal Cores werden vom E Core Team gemacht, was es offenbar geschafft hat eine bessere Balance in der uArch zu treffen. (ähnlich wie die Zen Cores)

Bei Apple sieht man IMO wie E und P Cores Sinn machen. Da ist die Lücke zwischen E und P viel größer und die E Cores können viel konsequenter zum Stromsparen genutzt werden.

Intel scheint die E Cores eher gern hochzuprügeln um pro mm2 gut in Benchmarks dazustehen. Insofern war der freudsche Versprecher neulich von „Economy Cores“ gar nicht sooo falsch.

[Der_Korken]

Wobei sich dann die Frage stellt wozu noch P und E Cores wenn die so dicht aneinander sind. In diesem Fall führen die E Cores die P Cores allerdings auch etwas vor. Für die deutlich größere Größe muss dann auch mehr drin sein.
Ich denke die P Cores werden ausrangiert und die neuen Royal Cores werden vom E Core Team gemacht, was es offenbar geschafft hat eine bessere Balance in der uArch zu treffen. (ähnlich wie die Zen Cores)

ALs ST-Beschleuniger werden die P-Cores sicherlich noch eine Weile bleiben, aber es hat seinen Grund warum Intel nicht mehr als 8 davon etablieren möchte btw. in Zukunft sogar wieder downgraden könnte. Mich wundert nur, dass die "Economy" Cores kein SMT haben, denn das ist das Economy-Feature schlechthin. Tatsächlich dürfte SMT auf den E-Cores sogar mehr bringen als auf den P-Cores, weil von ersteren einfach viel mehr da sind.

[dildo4u]

Vielleicht war geplant die P Cores höher zu Takten aber man will weniger Spannung nutzen.
Das wird man sehen wenn die neuen Modell im Single Core nur mit 14900k gleichziehen.

[basix]

"Economy Cores" stimmt ja auch. Man holt mehr Perf/mm2 raus. Bei "light workloads" werden die vermutlich schon effizienter als Lion Cove sein. Wenn auch nicht sehr viel. Bei AMD sieht es mit Zen 4c ja ähnlich aus. Ein bisschen effizienter sind sie, aber nicht wirklich viel.

Und ich sehe keinen zwingenden Grund, wieso man auf "Apple E-Core" runterskalieren sollte, wenn man keinen Smartphone / Tablet SoC designed. Der Grossteil am geringen Idle-Verbrauch der M-Chips liegt im Fabric, der Speicheranbindung und im Power Management. Die Cores an sich machen hier nicht so viel aus.

[//differentRob]

Mich wundert nur, dass die "Economy" Cores kein SMT haben, denn das ist das Economy-Feature schlechthin. Tatsächlich dürfte SMT auf den E-Cores sogar mehr bringen als auf den P-Cores, weil von ersteren einfach viel mehr da sind.

Ich dachte SMT bringt primär bei zu "fetten" Cores mehr? Weil die je nach Task gar nicht richtig ausgelastet werden können.

[robbitop]

"Economy Cores" stimmt ja auch. Man holt mehr Perf/mm2 raus. Bei "light workloads" werden die vermutlich schon effizienter als Lion Cove sein. Wenn auch nicht sehr viel. Bei AMD sieht es mit Zen 4c ja ähnlich aus. Ein bisschen effizienter sind sie, aber nicht wirklich viel.

Und ich sehe keinen zwingenden Grund, wieso man auf "Apple E-Core" runterskalieren sollte, wenn man keinen Smartphone / Tablet SoC designed. Der Grossteil am geringen Idle-Verbrauch der M-Chips liegt im Fabric, der Speicheranbindung und im Power Management. Die Cores an sich machen hier nicht so viel aus.

Bei AMD wurden die C cores ja schon immer für density gemacht. Heißen ja nicht Zen 4E Cores ^^. Entsprechend wurde es damit auch nie primär beworben.
Wobei es so aussieht nach AMDs slides dass Zen5c eher etwas effizienter sind. (zumindest das spiderweb diagram zeigt das viel expliziter als damals zu Zen4c Zeit).

[Der_Korken]

Ich dachte SMT bringt primär bei zu "fetten" Cores mehr? Weil die je nach Task gar nicht richtig ausgelastet werden können.

Definiere "fett". Selbst die im Vergleich zu heute winzigen Nehalem- oder Sandy-Bridge-Kerne haben gut mit SMT skaliert. Die E-Cores sind eigentlich nichtmal besonders schmal bezüglich der Anzahl an Execution-Ports, aber aus Platzgründen hat Intel dort bisher bei weitem nicht so viel Out-of-Order-Kapazitäten wie bei den P-Cores verbaut, um aus den Ports entsprechend viel rauszuquetschen.

[robbitop]

Ich dachte SMT bringt primär bei zu "fetten" Cores mehr? Weil die je nach Task gar nicht richtig ausgelastet werden können.

Pro Core ja. Aber das Argument war dass es doppelt so viele E Cores sind. Dementsprechend fällt dann insgesamt bei mehr ab. Außerdem muss dazu gesagt werden dass mit Skymont auch ein E Core ziemlich breit ist. Für mich hat das überhaupt nichts mehr von einem E Core. Ist eher wie Zen ein wohl balancierter (Mid) Core.

Was SMT angeht: ich denke ein Grund für das Weglassen könnte noch mehr Kopfschmerz beim Scheduling sein. So richtig toll hat das bisher ja nicht geklappt mit den E Cores und das trotz extra Schedule HW („thread director“) und Anpassungen am OS Scheduler.

[//differentRob]

@Der_Korken & robbitop
abosult mit einverstanden.

Es ging mir bei der Aussage darum, ob SMT nicht einen grösseren Impact hat, je fetter und unbalanced der Core aufgebaut ist?

Bin übrigens sehr auf die nächste Iteration des HW thread director gespannt. Mir gefällt die Idee, dass alles auf den E-Cores landet und erst für heavyload auf die P-Cores geschoben wird. Das könnte beim Spielen gewisse Vorteile bringen (mit Blick auf min.FPS, Frametimes).

[reaperrr]

Was SMT angeht: ich denke ein Grund für das Weglassen könnte noch mehr Kopfschmerz beim Scheduling sein. So richtig toll hat das bisher ja nicht geklappt mit den E Cores und das trotz extra Schedule HW („thread director“) und Anpassungen am OS Scheduler.
Gut möglich.

Zumal Skymont bei der IPC so sehr zulegt, dass ab ARL/LNL sekundäre Threads auf den E-Cores auch wirklich schneller laufen sollten, als ein 2ter Thread auf nem P-Core (wird aus Takt- und IPC-Gründen bisher wohl nicht immer der Fall gewesen sein).

Würde auch erklären, warum das vermeintlich "defekte" SMT auch bei Panther nicht "gefixt" werden soll, die Server-ARL es aber bekommen sollen (keine E-Cores, auf die man Rücksicht nehmen müsste).

[fondness]

Ich denke die P Cores werden ausrangiert und die neuen Royal Cores werden vom E Core Team gemacht, was es offenbar geschafft hat eine bessere Balance in der uArch zu treffen. (ähnlich wie die Zen Cores)

Ja sehe ich auch so, das habe ich ja schon vor Wochen hier spekuliert. IMO ist man mit den P-Cores in eine Sackgasse gelaufen. Zeigt auch wie schwierig es ist eine Architektur laufend weiterzuentwicklen ohne ineffizient zu werden und wie wichtig ständiges Rebalancing ist. Man muss ja auch die unfassbare Ressourcenverschwendung sehen, zwei Architekturen parallel zu entwickeln, die sich immer mehr annähern. AMD schafft das mit einem RTL-Design und ändern nur die Silicon-Libs.

[robbitop]

Vor allem wenn man sich anschaut wie krass Intel bei den P Cores mit der Brechstange rangeht bei Lioncove und wie wenig dafür rauskommt. Riesige L1 und L2 Caches und die Einführung eines L0 Caches, der so groß ist wie ehemals L1 mal waren. Riesen ROBs, super breite decoder, super breites Backend. Entsprechend werden die Dinger riesig. Im Prinzip ist das ja schon seit dem Beginn der Coves so. IMO sollte bei sowas auch viel mehr rumkommen (die Dinger sind schnell keine Frage aber sie müssten dafür eigentlich noch viel schneller sein). Und dennoch kommt Skymont fast ran und Zen 5 wird sicherlich mit einem viel schlankeren Kern quasi Gleichstand erzielen.
Wahrscheinlich steht man deshalb bei den P Cores bald vor einem Paradigmenwechsel bei Intel. Ab und zu muss man mal clean sheet machen.

[//differentRob]

Könnte das auch mit AVX10.2/ AMX kommen?
Intel will ja das auch auf die Monts bringen.

[basix]

Vor allem wenn man sich anschaut wie krass Intel bei den P Cores mit der Brechstange rangeht bei Lioncove und wie wenig dafür rauskommt. Riesige L1 und L2 Caches und die Einführung eines L0 Caches, der so groß ist wie ehemals L1 mal waren. Riesen ROBs, super breite decoder, super breites Backend. Entsprechend werden die Dinger riesig. Im Prinzip ist das ja schon seit dem Beginn der Coves so. IMO sollte bei sowas auch viel mehr rumkommen (die Dinger sind schnell keine Frage aber sie müssten dafür eigentlich noch viel schneller sein). Und dennoch kommt Skymont fast ran und Zen 5 wird sicherlich mit einem viel schlankeren Kern quasi Gleichstand erzielen.
Wahrscheinlich steht man deshalb bei den P Cores bald vor einem Paradigmenwechsel bei Intel. Ab und zu muss man mal clean sheet machen.

Zen 5 sieht auf dem Papier verglichen mit Zen 4 auch extrem fett aus. Und es kommt weniger in Form von IPC zurück, als man es vermuten könnte ;)

Und der L0 ist einfach ein umbenannter L1 ;) Man hat zwischen früherem L1 und L2 einfach noch einen Zwischencache eingeführt. Sonst stimme ich dir schon zu: Die Coves sind sehr fett und stromhungrig. Kann sein, dass man die E-Cores nun noch oben skaliert (IPC und Takt) und die P-Cores damit ersetzt. Und dann so etwas wie AMD mit Classic und Dense Cores fährt (selbe RTL, unterschiedliche physische Implementationen). Das erinnert mich ein wenig an Pentium 4 vs. Conroe. Pentium M hatte einen anderen Design-Ansatz und schliesslich dem Pentium 4 in Form von Conroe den Rang abgelaufen. Evtl. sehen wir wieder was ähnliches bei P-Cores und E-Cores.

[Zossel]

Ich dachte SMT bringt primär bei zu "fetten" Cores mehr? Weil die je nach Task gar nicht richtig ausgelastet werden können.

Ich steigere deine Verwirrung jetzt mal richtig: https://en.wikipedia.org/wiki/UltraSPARC_T1

[fondness]

Und dennoch kommt Skymont fast ran und Zen 5 wird sicherlich mit einem viel schlankeren Kern quasi Gleichstand erzielen.


Naja, Skymont fehlt schon noch über 1 Ghz Takt, etwas IPC, SMT und bei der FPU fehlt auch noch einiges. Ergo Single-Thread Leistung liegen die P-Cores schon noch an die 40% vorne, bei 2 Threads deutlich mehr. Und zumindest Panther Lake wird noch die dicken P-Cores haben, aber dann könnte es spannend werden.

Zen 5 sieht auf dem Papier verglichen mit Zen 4 auch extrem fett aus. Und es kommt weniger in Form von IPC zurück, als man es vermuten könnte ;)

Und dennoch schafft es AMD, indem man die Packdichte um satte ~30% erhöht ohne Takt zu verlieren den Core schlank zu halten. Aber klar die dicke 512-bit FPU gibt es natürlich nicht umsonst. Ein Zen5 CCD ist sogar minimal kleiner als ein Zen4 CCD (klar 5nm vs. 4nm, aber das macht laut TSMC nur 6% aus).

[Wuge]

Vielleicht bekommen wir ja eines Tages mal 2 richtig fette Cores, keine Rücksicht auf Fläche, zweitrangig in der Effizienz aber noch mal erheblich mehr ST-Performance als die aktuellen P Cores. Für alles andere sind dann die eCores, da die ja inzwischen echt gut performen.

[arcanum]

Vielleicht bekommen wir ja eines Tages mal 2 richtig fette Cores, keine Rücksicht auf Fläche, zweitrangig in der Effizienz aber noch mal erheblich mehr ST-Performance als die aktuellen P Cores. Für alles andere sind dann die eCores, da die ja inzwischen echt gut performen.

Denke mittlerweile auch, dass das die optimale Kombi wäre. Zumindest im Gaming würde man damit wahrscheinlich alle anderen Konfigurationen deutlich hinter sich lassen.

[y33H@]

Efficiency steht für Area Efficiency und Power Efficiency - beides kann Atom je nach CPU Design, siehe Arrow Lake vs Sierra Forest.

[reaperrr]

Vielleicht bekommen wir ja eines Tages mal 2 richtig fette Cores, keine Rücksicht auf Fläche, zweitrangig in der Effizienz aber noch mal erheblich mehr ST-Performance als die aktuellen P Cores. Für alles andere sind dann die eCores, da die ja inzwischen echt gut performen.
Das Problem wird sein, dass durch abnehmenden Grenzertrag ab einem bestimmten Punkt - zumindest innerhalb eines Herstellungsprozesses - die benötigte Fläche und Energie je % mehr IPC so exponentiell ansteigt, dass durch Hitze und Power-Limit der Takt so weit sinkt, dass er sämtliche IPC-Gewinne auffrisst, jedenfalls mit Luftkühlung (und Wakü wird immer ne Nische bleiben, für die sich ne eigene Kern-Architektur im Desktop definitiv nicht lohnen würde).

Der einfachste Weg, effektiv die (Spiele-)IPC zu steigern ohne den Verbrauch gravierend zu erhöhen, sind ohnehin fettere Caches, solange dadurch die Latenz nicht großartig hochgeht. Grundsätzlich kosten Cache-Zugriffe meist weniger Zeit und Energie als Zugriffe auf den RAM, deshalb ist das vielleicht nicht von der Fläche, aber vom Verbrauch her eine der effektivsten Lösungen.

Zufällig ist ja genau das eine der größeren Änderungen bei ARL: nochmal 50% mehr L2 (und vmtl. auch 50% mehr L2-Bandbreite und -Assoziativität), und zwischen L1 und L2 noch den relativ schnellen 192KB "L1,5", um die weiter steigende Latenz des L2 zu kompensieren (und ja, ich weiß, dass die Level dann anders genannt werden).

[robbitop]

Zen 5 sieht auf dem Papier verglichen mit Zen 4 auch extrem fett aus. Und es kommt weniger in Form von IPC zurück, als man es vermuten könnte ;)

Und der L0 ist einfach ein umbenannter L1 ;) Man hat zwischen früherem L1 und L2 einfach noch einen Zwischencache eingeführt. Sonst stimme ich dir schon zu: Die Coves sind sehr fett und stromhungrig. Kann sein, dass man die E-Cores nun noch oben skaliert (IPC und Takt) und die P-Cores damit ersetzt. Und dann so etwas wie AMD mit Classic und Dense Cores fährt (selbe RTL, unterschiedliche physische Implementationen). Das erinnert mich ein wenig an Pentium 4 vs. Conroe. Pentium M hatte einen anderen Design-Ansatz und schliesslich dem Pentium 4 in Form von Conroe den Rang abgelaufen. Evtl. sehen wir wieder was ähnliches bei P-Cores und E-Cores.
Naaaajaaa. 6 Wide statt 4 wide. Da sind selbst die E Cores schon ewig. Entsprechend ist das 2024 nicht wirklich breit. Und für den Schritt hat man 5 Iterationen gebraucht so vorsichtig wurde alles hin und herbalanciert. Auch sagte der Zen Chefarchitekt (Mike Clarke), dass die Verbreiterung eine Art Fundament für die nächsten Zen Iterationen ist wo dann erst die großen Vorteile geerntet werden.
Und wegen der Caches: ist egal ob umbenannt oder nicht. Es gibt eine Cache Hirarchie mehr und ne Menge mehr Cache in Summe. Also viel Transistoraufwand. Das ist der Punkt den ich machen wollte. :)

[robbitop]

Naja, Skymont fehlt schon noch über 1 Ghz Takt, etwas IPC, SMT und bei der FPU fehlt auch noch einiges. Ergo Single-Thread Leistung liegen die P-Cores schon noch an die 40% vorne, bei 2 Threads deutlich mehr. Und zumindest Panther Lake wird noch die dicken P-Cores haben, aber dann könnte es spannend werden.
.
SMT gibt’s bei Intel ja nicht mehr. FPU ist in Spielen zumindest fast egal. Bleibt nur noch der 1 GHz…

[fondness]

SMT gibt’s bei Intel ja nicht mehr. FPU ist in Spielen zumindest fast egal. Bleibt nur noch der 1 GHz…

Also mein letzter Stand ist, dass es die Server CPUs schon noch haben werden. Sie haben es wohl nicht mehr bei gemischten Designs, womöglich wegen dem scheduling laut AMD.

[robbitop]

Efficiency steht für Area Efficiency und Power Efficiency - beides kann Atom je nach CPU Design, siehe Arrow Lake vs Sierra Forest.

Aber area efficiency ist eher „economy“. Weil es nur mit Kosteneffizienz zu tun hat. ;)

[robbitop]

Also mein letzter Stand ist, dass es die Server CPUs schon noch haben werden. Sie haben es wohl nicht mehr bei gemischten Designs, womöglich wegen dem scheduling laut AMD.

Ja meine ja die Desktop CPU. Was interessieren mich die Server? ^^
Und gerade bei den meisten Serveranwendungen zählt MT ohnehin mehr und da haben die E Cores dann sowieso gewonnen, weil man pro Fläche und pro Watt mehr MT Leistung mit ihnen erreichen kann.

[robbitop]

Das Problem wird sein, dass durch abnehmenden Grenzertrag ab einem bestimmten Punkt - zumindest innerhalb eines Herstellungsprozesses - die benötigte Fläche und Energie je % mehr IPC so exponentiell ansteigt, dass durch Hitze und Power-Limit der Takt so weit sinkt, dass er sämtliche IPC-Gewinne auffrisst, jedenfalls mit Luftkühlung (und Wakü wird immer ne Nische bleiben, für die sich ne eigene Kern-Architektur im Desktop definitiv nicht lohnen würde).

Der einfachste Weg, effektiv die (Spiele-)IPC zu steigern ohne den Verbrauch gravierend zu erhöhen, sind ohnehin fettere Caches, solange dadurch die Latenz nicht großartig hochgeht. Grundsätzlich kosten Cache-Zugriffe meist weniger Zeit und Energie als Zugriffe auf den RAM, deshalb ist das vielleicht nicht von der Fläche, aber vom Verbrauch her eine der effektivsten Lösungen.

Zufällig ist ja genau das eine der größeren Änderungen bei ARL: nochmal 50% mehr L2 (und vmtl. auch 50% mehr L2-Bandbreite und -Assoziativität), und zwischen L1 und L2 noch den relativ schnellen 192KB "L1,5", um die weiter steigende Latenz des L2 zu kompensieren (und ja, ich weiß, dass die Level dann anders genannt werden).
Wobei wir das mit dem abnehmenden Grenzertrag schon seit 10 Jahren sagen und dennoch wird regelmäßig zweistellige IPC oben drauf gepackt. Messlatte ist taktnormiert M4. Ich vermute dass da Intels Lion Cove nicht dran kommt. :) Trotz Brechstangen.

[iamthebear]

Also mein letzter Stand ist, dass es die Server CPUs schon noch haben werden. Sie haben es wohl nicht mehr bei gemischten Designs, womöglich wegen dem scheduling laut AMD.

Gibt es dafür eigentlich irgendeine Quelle?

Ich denke, dass im Serverbereich jeder der Anwendungen mit vielen Threads hat sowieso auf Clearwater Forrest mit 288 Skymont Kernen setzen wird.


Wenn wir uns das Verhältnis von P Cores zu E Cores bisheriger Generationen ansehen:

Raptor Cove vs. Gracemont:
2.5x MT Performance bei 2.7 facher Größe
2x bessere ST Performance
1.1x schlechtere Performance/mm²

Zen4 vs. Zen4c:
1.35x Performance bei 1.55x Größe
1.35x bessere ST Performance, 1.15x schlechte Perforance/mm²

Lion Cove vs. Skymont:
1.3x Performance bei ca. 2x Größe
1.3x bessere ST Performance, 1.5x schlechtere Performance/mm²


Wenn dann Lion Cove auch noch deutlich mehr Energie benötigt stellt sich mir die Frage, ob die Architektur generell noch viel Zukunft hat. Könnte es sein, dass die Rentable Unit Designs auf Skymont aufbauen statt auf Lion Cove?

[Zossel]

Messlatte ist taktnormiert M4.

Mit weniger Fmax ist auch mehr IPC möglich, eine taktnormierte Betrachtung führt daher in die Irre.

[robbitop]

Mit weniger Fmax ist auch mehr IPC möglich, eine taktnormierte Betrachtung führt daher in die Irre.

Transistornormiert meinst du? Ja da stimme ich zu da ein physisches Design für mehr Takt mehr Transistoren kostet.

[Badesalz]

Aber area efficiency ist eher „economy“. Weil es nur mit Kosteneffizienz zu tun hat. ;)Auf einer Podiumsdiskussion diesjahr hat jemand von AMD bei dem Thema einen freudschen Versprecher und sprach bei Intel von economy cores :usweet:

[robbitop]

Auf einer Podiumsdiskussion diesjahr hat jemand von AMD bei dem Thema einen freudschen Versprechen und sprach bei Intel von economy cores :usweet:
Ich weiß - darauf beziehen wir uns ja. Fanden viele ziemlich witzig (ich auch) - vor allem weil auch genug Wahrheit dahinter steckt(e).

Wobei wir erstmal Lunar Lake abwarten sollten - da wirkt es für mich auch so als wäre der E Core auch ein Efficiency core. (er wird als solcher eingesetzt und nicht so hochgeprügelt und hat seine eigene Powerrail usw)

[fondness]

Transistornormiert meinst du? Ja da stimme ich zu da ein physisches Design für mehr Takt mehr Transistoren kostet.

Nein er meint schon Takt. Transistornormiert stimmt natürlich ebenfalls.

[robbitop]

Nein er meint schon Takt. Transistornormiert stimmt natürlich ebenfalls.
Du meinst, wenn du eine CPU auf 6 GHz auslegst, kannst du nicht die gleiche IPC erreichen wie eine, die auf 4 GHz ausgelegt ist, egal wie viele Transistoren du hast?
Wenn du das so meinst -> das glaube ich kaum. Es kostet einfach nur mehr Transistoren.
Und man muss auch sagen, dass der Taktvorsprung so langsam kleiner wird. M4 taktet schon auf 4,5 GHz.

[Badesalz]

Ich weiß - darauf beziehen wir uns ja. Fanden viele ziemlich witzig (ich auch) - vor allem weil auch genug Wahrheit dahinter steckt(e).Ah... Ihr guckt aber auch jeden Shice mit :wink:

Wobei wir erstmal Lunar Lake abwarten sollten toi toi toi
https://www.forum-3dcenter.org/vbulletin/showthread.php?p=13586936#post13586936

PS:
Und man muss auch sagen, dass der Taktvorsprung so langsam kleiner wird. M4 taktet schon auf 4,5 GHz.Da sollte man eh erst genauer hinschauen, wie und ob es noch weitergeht. Wenn man in Kohle erstickt und die Leute trotzdem nach Qualcomm ziehen lässt, dann hat man es nicht besser verdient...
https://www.youtube.com/watch?v=AOlXmv9EiPo

[fondness]

Du meinst, wenn du eine CPU auf 6 GHz auslegst, kannst du nicht die gleiche IPC erreichen wie eine, die auf 4 GHz ausgelegt ist, egal wie viele Transistoren du hast?
Wenn du das so meinst -> das glaube ich kaum. Es kostet einfach nur mehr Transistoren.
Und man muss auch sagen, dass der Taktvorsprung so langsam kleiner wird. M4 taktet schon auf 4,5 GHz.

Zum Glauben geht man in die Kirchen. :-) Das ist einfach nur logisch und weiß jeder, der auch nur mal im entferntesten was mit Silicon Design zu tun hatte. Wenn das Design auf mehr Takt ausgelegt ist kann ich nicht die selben Latenzen pro Takt fahren, die IPC sinkt. Vereinfacht gesagt: Wäre Intel core oder AMD Zen nur auf 4ghz ausgelegt könnten man zb wesentlich niedriger Cache Latenzen fahren, weil die absolute Latenz gleich bleiben kann. Pro takt hat der core dann aber wesentlich schnelleren Cache Zugriff, die IPC steigt.

[Badesalz]

Das Gefühl, daß die Diskussion grad nicht ganz Bias-free läuft, täuscht mich das nur? :|

[robbitop]

Zum Glauben geht man in die Kirchen. :-) Das ist einfach nur logisch und weiß jeder, der auch nur mal im entferntesten was mit Silicon Design zu tun hatte. Wenn das Design auf mehr Takt ausgelegt ist kann ich nicht die selben Latenzen pro Takt fahren, die IPC sinkt. Vereinfacht gesagt: Wäre Intel core oder AMD Zen nur auf 4ghz ausgelegt könnten man zb wesentlich niedriger Cache Latenzen fahren, weil die absolute Latenz gleich bleiben kann. Pro takt hat der core dann aber wesentlich schnelleren Cache Zugriff, die IPC steigt.
Ja okay das ergibt Sinn. :up:

[Zossel]

Ja okay das ergibt Sinn. :up:

Und kombinatorische Logik hat bei weniger Fmax mehr Zeit, bzw. man kann mehr Gatter hintereinander hängen.

[fondness]

Und kombinatorische Logik hat bei weniger Fmax mehr Zeit, bzw. man kann mehr Gatter hintereinander hängen.

Stimmt, das wird auch gerne unterschätzt. Führt letztlich auch zu mehr IPC, weil ich pro Takt mehr kombinatorische Logik ausführen kann.

[Zossel]

Transistornormiert meinst du? Ja da stimme ich zu da ein physisches Design für mehr Takt mehr Transistoren kostet.

Hast du mal konkrete Schaltungsbeispiele für mich?

[iamthebear]

Du meinst, wenn du eine CPU auf 6 GHz auslegst, kannst du nicht die gleiche IPC erreichen wie eine, die auf 4 GHz ausgelegt ist, egal wie viele Transistoren du hast?
Wenn du das so meinst -> das glaube ich kaum. Es kostet einfach nur mehr Transistoren.
Und man muss auch sagen, dass der Taktvorsprung so langsam kleiner wird. M4 taktet schon auf 4,5 GHz.

Ein gutes Gegenbeispiel war Prescott (Pentium 4) vor 20 Jahren. Dieser konnte bis 3.8 GHZ hoch takten was damals unglaublich hoch war dank einer 28 stufigen Pipeline, die in der Praxis nur sehr selten gefüllt werden konnte. Da hat man alles geopfert nur um die Taktrate zu pushen da der Durchschnittskunde dachte GHz ist die Einheit für Performance.
Und 2006 kam dann der Core 2 Duo mit:
.) 80% mehr IPC
.) 30% mehr Performance
.) Halber Verlustleistung

Aber der Takt fiel von 3.8 auf 2.8 GHz runter.

[robbitop]

Naja das waren aber unabhängig vom Takt auch völlig andere Ansätze in der Mikroarchitektur.

[Tralalak]

AVX10.2
Intel® Advanced Vector Extensions10.2​
Architecture Specification​
July, 2024​
Revision 1.0​
source: https://cdrdv2.intel.com/v1/dl/getContent/828965

LLVM/Clang 20 Compiler Begins Seeing Intel AVX10.2 Support​
source: https://www.phoronix.com/news/LLVM-Clang-20-Intel-AVX10.2#google_vignette

[MiamiNice]

Wäre nicht langsam der Zeitpunkt für handfeste Leaks erreicht?

[y33H@]

*nach links guck* :eek:

[HOT]

https://www.pcgameshardware.de/CPU-CPU-154106/News/Core-Ultra-200-Arrow-Lake-Power-Limits-1453375/

Die genauen Power-Werte von ARL-S/U/H/HX, PTL

[iamthebear]

Selbst das Extreme Profil geht nur bis 125W.
Da scheint Intel aber sehr selbstbewusst zu sein was die Energieeffizienz angeht. Klar es sind 2 Node Sprünge aber die 16 E Cores haben auch deutlich mehr Power als die von Raptor Lake.

[basix]

Würde ich alles sehr begrüssen. Wird vermutlich überall ein knappes Duell mit Zen 5 (ST, MT, Games).

[MiamiNice]

Dieser Leak beschränkt sich auf schlichte HW Daten und Details zum Verbrauch. Ist ja alles ganz toll und so, interessiert mich aber nicht wirklich und ist alles auch alt. Gibt es mittlerweile Leaks zu relevanten Daten? ST Performance und OC?

[Der_Korken]

Dieser Leak beschränkt sich auf schlichte HW Daten und Details zum Verbrauch. Ist ja alles ganz toll und so, interessiert mich aber nicht wirklich und ist alles auch alt. Gibt es mittlerweile Leaks zu relevanten Daten? ST Performance und OC?

Nein, und wenn dann wären die so zuverlässig wie die 40% IPC-Gain von Zen 5.

[MiamiNice]

Ist eigentlich etwas hinter den Gerüchten, dass Gamer das 6P DIE nehmen sollen, aufgrund der besseren Fertigung ggü. TSMC? Reddit und Techpowerup ist quasi voll von diesen Post. Intels Prozess soll 10-15% mehr Takt schaffen. Es wird direkt abgeraten, als Gamer, einen ARL aus TSMC Fertigung zu kaufen.

[dildo4u]

Das wäre komisch wenn 300€ Modelle besser Gamen als 600€.
Nicht vergessen Intel hat bisher den i9 mehr Cache gegeben was gerade für Games hilft.
Ich tippe drauf das Intel bei allen Modellen niedrigen Takt fährt damit die Chips länger halten.

Bisher scheint 5.7 GHz max Boost.

[fondness]

Dieser Leak beschränkt sich auf schlichte HW Daten und Details zum Verbrauch. Ist ja alles ganz toll und so, interessiert mich aber nicht wirklich und ist alles auch alt. Gibt es mittlerweile Leaks zu relevanten Daten? ST Performance und OC?

In Wahrheit reichen ja schon die Angaben von Intel plus den Taktraten um das ganze relativ eng einordnen zu können.

[Wuge]

Naja, Zen5 packt der sicher wenns kein totaler Fail wird. Die müssen ja gegen Raptor Lake spürbar was drauf legen.

Wenn der kleine Chip erheblich mehr Taktpotenzial hat, wird das in Sachen Produktsegmentierung aber hart...

Und ein Ritterschlag für die gebeutelte Intel-Fablerie.

[ryan]

Ist eigentlich etwas hinter den Gerüchten, dass Gamer das 6P DIE nehmen sollen, aufgrund der besseren Fertigung ggü. TSMC? Reddit und Techpowerup ist quasi voll von diesen Post. Intels Prozess soll 10-15% mehr Takt schaffen. Es wird direkt abgeraten, als Gamer, einen ARL aus TSMC Fertigung zu kaufen.


Was für eine bessere Fertigung? Du meinst 20A? Das 6+8 20A Tile, falls der überhaupt noch kommt, wird man angeblich erst gegen mitte 2025 sehen. Intel verwendet für die ersten 6+8 angeblich doch N3B, weil 20A zu lange braucht oder zu schlecht läuft. Von besser würde ich nicht reden.

Naja, Zen5 packt der sicher wenns kein totaler Fail wird. Die müssen ja gegen Raptor Lake spürbar was drauf legen.

Wenn der kleine Chip erheblich mehr Taktpotenzial hat, wird das in Sachen Produktsegmentierung aber hart...

Und ein Ritterschlag für die gebeutelte Intel-Fablerie.


ST kann nur leicht steigen bei 5.7 Ghz und 14% mehr IPC. Alles andere bleibt abzuwarten. Speziell bei der gaming leisten muss man sehen, wie sich der ausgelagerte IMC auf die Latenzen auswirkt.

[MiamiNice]

Das wäre komisch wenn 300€ Modelle besser Gamen als 600€.
Nicht vergessen Intel hat bisher den i9 mehr Cache gegeben was gerade für Games hilft.
Ich tippe drauf das Intel bei allen Modellen niedrigen Takt fährt damit die Chips länger halten.

Bisher scheint 5.7 GHz max Boost.

Es wird argumentiert, dass die E Cores von ARL, RPL IPC haben. Dazu gut Takt. Intel soll das 6P DIE angeblich auf 20A fertigen und deshalb soll dieses DIE 10-15% höher takten können, als das 8P DIE welches bei TSMC gefertigt wird. 6 P Cores mit 10-15% mehr Takt, sollten in Games schneller sein als 8 10-15% langsamere Kerne. Die RPL like E Cores tun ihren Teil dabei und berechnen alles andere. Wenn das so stimmen sollte, kann ich mir schon vorstellen, das der 6er nach OC, schneller als der 8er ist (edit: Gaming).

Z.b. hier in den Kommentaren wird darüber sinniert.

https://www.techpowerup.com/324062/intel-arrow-lake-s-engineering-sample-posts-over-25-1t-perf-gain-over-i9-13900k-falls-behind-in-nt?cp=2#comments


Was für eine bessere Fertigung? Du meinst 20A? Das 6+8 20A Tile, falls der überhaupt noch kommt, wird man angeblich erst gegen mitte 2025 sehen. Intel verwendet für die ersten 6+8 angeblich doch N3B, weil 20A zu lange braucht oder zu schlecht läuft. Von besser würde ich nicht reden.



Die Dinger schwirren doch schon als ES herum. Oder sind die nicht auf 20A?

[dildo4u]

Single Cores IPC ist nicht zwangsweise King 9600X liegt z.b über 14900k in CPU Tests was sich nicht auf Games überträgt.
Daher gebe ich auf diese Leaks nix mehr.

https://i.ibb.co/S0hWMN8/Screenshot-2024-08-10-20-34-45-813-com-sec-android-app-sbrowser-edit.jpg (https://ibb.co/q9tXcBf)

https://www.computerbase.de/2024-08/amd-ryzen-5-9600x-ryzen-7-9700x-test/3/

[y33H@]

Bisher hat Intel die 8+16 höher getaktet als die 6+8 ...

[Zossel]

Single Cores IPC

Wie unterscheidet sich die IPC zwischen Single- und Multi-Core?

[MiamiNice]

Bisher hat Intel die 8+16 höher getaktet als die 6+8 ...

Die Produkte mit dem 6er werden höchstwahrscheinlich auch mit weniger Takt kommen. War bisher immer so. Es geht um das OC Potenzial.

[basix]

Wie unterscheidet sich die IPC zwischen Single- und Multi-Core?

SMT und Speicherlimits werden die IPC variieren. SMT auf Zen 5 wird leicht anders skalieren als auf Zen 1. Generell skaliert ST & MT IPC ziemlich ähnlich, doch bei MT wird der Rest der CPU mehr gefordert was anderweitige Bottlenecks relevant machen kann.

[Badesalz]

doch bei MT wird der Rest der CPU mehr gefordert was anderweitige Bottlenecks relevant machen kann
Gibt es da überhaupt etwas relevantes? (also ich nehme an, es geht hier erstmal größtenteils um die Zockersicht und nicht um 7-zip).

Ich frage nicht für einen Freund, weil ich gestern auf YT echt nur zufällig gesehen und angeklickt hab, wie einer die 4080 in 2k in einigen RT-Spielen mal mit dem 13700K stock fuhr und mal mit dem 1660v4 (den auf 4Ghz allcore) auf X99 in Quad (RAM).

Ich fand das irgendwie SEHR ernüchternd (die avg wie auch 1%min) :frown:

[y33H@]

Bei Last auf allen Cores steigt idR der Druck auf den L3 und DDR, die meisten Consumer Apps oder gar Spiele interessieren sich aber zumindest nicht für mehr DRAM Bandbreite.

[Altehardware]

Da Spricht aber im cpu limit viel dagegen ddr4 2133 vs ddr4 3600 kamen gut +20% cpu limit dazu
Spiele lieben L3 cache je mehr desto besser also ist man sehr wohl Bandbreiten limitiert
Darum skalieren games am besten mit dem x3d cache
Das zen5 so meh abschneidet hat viel mit dem cache zutun entweder es sind größere Latenzen schuld das mehr takt nicht hilft oder ws wahrscheinlicher ist der singlecore Takt muss noch höher sein.
Da hilft es den inf fab Takt auf 1-1-1 bei 3200 zu haben das macht aber nicht jeder imc mit womit dann am besten ddr5 5200 mit dann 2600 cl26 ideal wäre
Der 9700x hat ein Latenz problem das man sicherlich mit neueren agesa fixen wird
Das bekommt man gefixt mit ddr5 6400 und scharfen timings das aber macht nicht jeder imc mit
ddr5 6000 mit glück schafft man dann cl28 das aber bedingt oc bis ans maximum beim ram .
Und ram testen dauert
Wenn das Latenz problem gefixt wurde dürfte die game perf auf +20% steigen. Da dann auch der Strom genutzt wird. aktuell rate ich vom Oc des 9700x ab,
ist nur schade das man kaum perf. gewinne vs dem 7700x hat
Dafür passt temps und Effizienz

Der 9600x dagegen ist weniger betroffen und aktuell die am5 cpu als einstieg perfekt.
Spieler warten auf die x3d im okt
Ich ahne aber das amd auch hier die 88w ppt nimmt womit der perf Zuwachs gerade mal bei +10% wird vs dem 7800x3d
zen6 wird den Takt richten eventuell die Latenzprobleme fixen.

Am ende ist das jammern auf sehr hohen Niveau
Wer denkt das intel hier an die spitze kommt irrt intel wird ebenso mit arrow lake gerade mal die perf der ci 14th gen erreichen und deutlich an der Effizienz gearbeitet haben was sie mussten.
Das schlimme der Takt fällt auf 5,0ghz zurück bei gleicher perf.
Womit das ghz rennen auf tsmc n3 node verschoben wird und das ist erst 2026 soweit bei amd mit zen6 und intel luna lake sofern intel 18a nicht bereit ist wonach es aussieht.
Zen7 2028 wird ein sprung werden da man direkt auf a18 geht (gaa +40% Takt)

[y33H@]

L3 ungleich DRAM!

Bei welcher CPU wurde DDR4-2133 vs DDR4-3600 verglichen, mit selber Latenz? da liegen Jahre dazwischen ...