Archiv verlassen und diese Seite im Standarddesign anzeigen : Diskussion zu: News des 22. August 2022
Leonidas
2022-08-23, 07:51:04
Link zur News:
https://www.3dcenter.org/news/news-des-22-august-2022
Gast-On
2022-08-23, 09:59:38
71% der Chipfläche von TSMC zu beziehen mag erst einmal gerissen erscheinen, um der Konkurrenz die Wafer streitig zu machen.
In einer politisch angespannten Situation rund um Taiwan kann das im worst case aber so ungeschickt aussehen wie ein Eigentor.
Ponte Vecchio soll 50 Chiplets enthalten und wenn die nicht grad in nur 5-6 Stapeln kommen, wird das Ding ja riesig. Wie riesig eigentlich und lohnt das überhaupt noch oder ist das schier, weil man sonst mit der Performance nicht mehr weiter kommt?
Bei der Kaufzurückhaltung könnte auch Inflation rein spielen. Letzten Monat haben alle zugeschlagen, die das bisher aufgeschoben haben. Der Rest, der nicht auf Next Gen wartet, wartet auf die Jahresabrechnungen (was meiner Erfahrung mit Hausverwaltungen aber bis April/Mai dauern könnte) für Gas, Wasser, Scheiße, äh Strom. Tank"rabatt" und 9€-Ticket laufen ja jetzt aus und es drohen Weihnachten und die üblichen Ausgaben zum Jahreswechsel.
mawel
2022-08-23, 12:21:05
In der ersten Tabelle ist bei der Spalte mit den Sockeln ein kleiner Fehler drin. Raptorlake sollte ebenfalls LGA 1700 sein. LGA 1800 wäre mir neu ;).
Lowkey
2022-08-23, 13:04:23
Es ist aber Sockel 1800 mit Abwärtskompatibilität.
Platos
2022-08-23, 13:12:00
Und ist der Sockel 1700 auch aufwärtskompatibel?
Die ganze Welt nennt die Dinger "Chiplets". Warum muss Intel mit "Tiles" mal eine Sonderlocke fahren?
Leonidas
2022-08-23, 14:01:40
In der ersten Tabelle ist bei der Spalte mit den Sockeln ein kleiner Fehler drin. Raptorlake sollte ebenfalls LGA 1700 sein. LGA 1800 wäre mir neu ;).
Es ist aber Sockel 1800 mit Abwärtskompatibilität.
Und ist der Sockel 1700 auch aufwärtskompatibel?
2x korrekt. RTL kommt unter "LGA1800", hat aber Kompatibilität zu LGA1700.
Corpsi
2022-08-23, 16:31:40
Hatte auch schon gestutzt wegen 1800. :)
mawel
2022-08-23, 19:00:17
Danke, wieder was dazugelernt, auch wenn das echt komisch ist..
Leonidas
2022-08-24, 03:46:09
Im eigentlich ist der bekannte LGA1700 immer ein LGA1800. Nur nutzt ADL davon nur ~1700 Pins, RTL dann ~1800 Pins.
Die ganze Welt nennt die Dinger "Chiplets". Warum muss Intel mit "Tiles" mal eine Sonderlocke fahren?
Die Integration ist doch deutlich dichter als alles was bisher unter dem Begriff "Chiplet" zusammengefasst wird.
Die ganze Welt nennt die Dinger "Chiplets". Warum muss Intel mit "Tiles" mal eine Sonderlocke fahren?
Weil Tiles und Chiplets tatsächlich sehr unterschiedliche Dinge sind ...
Irgendwie kommt mir der Aufbau falsch vor. Was soll denn der SoC Tile sein? Warum ist der so gross? Auch die Bezeichnung I/O Tile kommt mir dann etwas seltsam vor. Und warum ist der GPU Tile so klein? Irgendwie kommt mir das sehr ausgedacht und spekuliert vor.
Leonidas
2022-08-24, 11:43:05
Irgendwie kommt mir das sehr ausgedacht und spekuliert vor.
Das zugrundeliegende Die-Foto ist von Intel selber. Da ist nix ausgedacht.
Warum ist der SoC-Teil so groß? Je kleiner der CPU-Teil, um so größer der Anteil der unveränderlichen Dinge. Bei einem 8E+16E geht der SoC-Anteil relativ nach unten.
Das zugrundeliegende Die-Foto ist von Intel selber. Da ist nix ausgedacht.
Warum ist der SoC-Teil so groß? Je kleiner der CPU-Teil, um so größer der Anteil der unveränderlichen Dinge. Bei einem 8E+16E geht der SoC-Anteil relativ nach unten.
Ja aber was soll da drin stecken. SoC heisst doch System on a Chip... I/O ist normalerweise USB, Ethernet, PCIe, Speicherbus... Was soll da bitte noch in SoC stecken wenn schon GPU und CPU ein eigenes Tile haben? Oder ist SoC alles ausser Speicherinterface?
Auf dem Bild sieht das Groessenverhaeltnis auch anders aus:
https://pc.watch.impress.co.jp/img/pcw/docs/1433/845/html/002_o.jpg.html
Ich bleibe bei den Folien skeptisch.
Leonidas
2022-08-24, 12:25:08
SoC bedeutet in dem Augenblick was anderes, ist zugegeben mißverständlich: Es ist der Mainboard-Chipsatz - denn alle neuen CPUs haben selbigen bereits dabei.
SoC bedeutet in dem Augenblick was anderes, ist zugegeben mißverständlich: Es ist der Mainboard-Chipsatz - denn alle neuen CPUs haben selbigen bereits dabei.
Ja wie gesagt, aber das ist ja kein Hexenwerk. Der Chipsatz hat ja damals genau das gemacht: I/O (Arbeitsspeicher, USB/PS2/Serial/Parallel etc., IDE/SATA, PCIe/AGP/PCI...) per Interconnect fuer die CPU verfuegbar gemacht und dessen Arbeitsweise kontrolliert (start/takt/status/etc). Mehr "intelligente" Logik als in nem popeligen Microcontroller ist da auch nicht drin. Also "damals" nicht. ^^
Ich bekomme vor allem nicht die Trennung zwischen I/O Tile und "SoC" Tile hin. Wenn der I/O Tile nur Arbeitsspeicher kann, dann ist MC Tile doch naeherliegend. ^^
Das zugrundeliegende Die-Foto ist von Intel selber. Da ist nix ausgedacht.
Das "Puzzlebild" ist definitiv eine "Künstlerische Darstellung".
Es gibt ein echtes Foto, das zeigt, dass der SOC-DIE sehr viel größer im Verhältnis zum Compute DIE ist, wie hier schematisch dargestellt.
https://pics.computerbase.de/1/0/4/7/0/4-64f4cd37395c0131/3-1080.d473afca.jpg
Was aber interessanter ist, die Farbdarstellung entspricht unterschiedlichen Voltage-Islands, die Versorgung kann über den Interposer-DIE offenbar sehr feingranular gesteuert werden.
Das sollte einiges an Effizienz bringen, evtl. sogar mehr als man über die Inter-Die-Kommunikation verliert.
Warum ist der SoC-Teil so groß? Je kleiner der CPU-Teil, um so größer der Anteil der unveränderlichen Dinge. Bei einem 8E+16E geht der SoC-Anteil relativ nach unten.
Das und die Tatsache, dass der SOC-Die in N6, gefertigt wird sowie hauptsächlich aus Komponenten besteht die schlecht skalieren.
Bei AMD ist auch der SOC-DIE signifikant größer als die Compute DIEs.
Der IO-Die ist übrigens nur für "langsames" IO, wie DP, USB, PCIe etc. Der Memory Controller sitzt im SOC-Die.
Und die GPU wird wohl einen Rückschritt machen, denn mit einer derartigen Konstruktion ist es nicht möglich, dass diese sinnvoll am LLC der CPU "mitnaschen" kann.
Die zweite Erkenntnis, Intel plant wohl weiterhin mit unterschiedlichen Compute-DIEs, im Gegensatz zu AMD die zumindest aktuell mit einem Compute-DIE alles vom Low-End bis zu Servern abdecken.
I/O ist normalerweise USB, Ethernet, PCIe, Speicherbus... Was soll da bitte noch in SoC stecken wenn schon GPU und CPU ein eigenes Tile haben? Oder ist SoC alles ausser Speicherinterface?
Ich denke, es ist genau anders herum:
IO ist PCIe, USB, SATA und co, SOC das SI mit L3 Cache (und der gelegt nun mal nicht unerheblich Platz, je nachdem, wie groß der ist).
MiamiNice
2022-08-24, 15:56:12
wiEY2Bx7H5o
Chiplets pfui, Tiles hui
vBulletin®, Copyright ©2000-2024, Jelsoft Enterprises Ltd.