Archiv verlassen und diese Seite im Standarddesign anzeigen : News vom 10.Juni - 2,4GTex trilineare Füllrate
Quasar
2003-06-11, 00:59:08
Einzig allein läßt sich nun noch hinzufügen, daß die Textureneinheiten des DeltaChrome wohl gleich trilinear filtern, was bei 8 Textureneinheiten und einem angepeilten Chiptakt von 300 MHz durchaus ein gutes Stück Rohpower darstellt (2,4 GTexel trilineare Füllrate, ähnlich Radeon 9700 /Pro) ...
Da die Radeon "nur" über bi-TMUs verfügt, ist dieser Satz ziemlich irreführend IMO.
Die tri-Füllrate der R9700p läge bei 1300MTex/s.
mapel110
2003-06-11, 01:53:19
jo, fand ich auch.
und hier
... Abseits der technischen Fragen stellt sich speziell zum S3 DeltaChrome langsam aber sicher auch die Frage nach dem Termin bzw. der Einhaltung dessen. Unser Spezifikations-Artikel stammt vom Dezember, daneben hat S3 den Chip noch einmal rein offiziell auf der CeBIT 2003 angekündigt. Das ist mittlerweile Monate her und von S3 hört man seitdem mehr oder weniger nichts neues. Zudem sind Markteinführungen von einem Tag auf den anderen heutzutage eher unüblich, was heißt mag (heißen soll), daß von diesem Tag an, wo S3 die Markteinführung von DeltaChrome-Grafikkarten bekannt gibt, locker noch einmal zwei Monate bis zu deren tatsächlichem Eintreffen bei den Händlern zu rechnen sind ...
Leonidas
2003-06-11, 02:28:21
Original geschrieben von Quasar
Da die Radeon "nur" über bi-TMUs verfügt, ist dieser Satz ziemlich irreführend IMO.
Die tri-Füllrate der R9700p läge bei 1300MTex/s.
Ernsthaft? Wusste ich nicht, korrigiere ich.
Quasar
2003-06-11, 02:31:35
Thx!
Wir haben das mal mit zeckensacks "archmark" ausgemessen. AFAIK gibt's bis heute überhaupt keine Tri-TMUs (vom P10 evtl. mal abgesehen?), und das wäre eigentlich das große Novum am Delta Chrome...
Leonidas
2003-06-11, 02:34:26
Original geschrieben von Quasar
Thx!
Wir haben das mal mit zeckensacks "archmark" ausgemessen.
:-))
Dadurch, daß heutzutage kaum noch Spiele bilinear und trilinear als Optionen anbieten bzw. wenn dann sowieso automatisch zweiteres genommen wird, fällt sowas nicht auf.
Demirug
2003-06-11, 08:18:09
Original geschrieben von Quasar
Thx!
Wir haben das mal mit zeckensacks "archmark" ausgemessen. AFAIK gibt's bis heute überhaupt keine Tri-TMUs (vom P10 evtl. mal abgesehen?), und das wäre eigentlich das große Novum am Delta Chrome...
In den Patenten zum P10 ist eine Tri-TMU beschrieben.
Original geschrieben von Quasar
Thx!
Wir haben das mal mit zeckensacks "archmark" ausgemessen. AFAIK gibt's bis heute überhaupt keine Tri-TMUs (vom P10 evtl. mal abgesehen?), und das wäre eigentlich das große Novum am Delta Chrome...
GeForce256
Wobei es nicht sicher ist ob da wirklich Tri-TMUs geplant waren ;)
Original geschrieben von Xmas
GeForce256
Wobei es nicht sicher ist ob da wirklich Tri-TMUs geplant waren ;)
Meinst du die haetten ein bilineares 4x2 design geplant und dann ein pasr Transis eingespart und ein trilineares 4x1 draus gemacht?
Original geschrieben von ow
Meinst du die haetten ein bilineares 4x2 design geplant und dann ein pasr Transis eingespart und ein trilineares 4x1 draus gemacht?
Ich weiß nicht was NVidia geplant hatte, aber es mutet schon seltsam an dass man bei GeForce2 wieder auf zwei Bi-TMUs umgeschwenkt ist.
Quasar
2003-06-12, 00:45:47
Original geschrieben von Xmas
GeForce256
Wobei es nicht sicher ist ob da wirklich Tri-TMUs geplant waren ;)
Bist du sicher, dass es 4 trilineare TMUs waren und nicht etwa durch das Pipeline-Combining bei Multitexturing geschaffene virtuelle Tri-TMUs?
Original geschrieben von Quasar
Bist du sicher, dass es 4 trilineare TMUs waren und nicht etwa durch das Pipeline-Combining bei Multitexturing geschaffene virtuelle Tri-TMUs?
Virtuelle Tri-TMUs? Wenn es Bi-TMUs wären, müsste man ja auf maximal 960MTex/s kommen, das ist aber nicht der Fall.
Quasar
2003-06-12, 06:25:24
Nein. Ich meinte 4 echte bi-TMUs (für 480MTex/s) und nach Pipe-Combining fürs Multitexturing eben 2 virtuelle Tri-TMUs, die aus je zwei echten bi-TMUs zusammengelegt sind und von daher nichts besonderes wären.
Original geschrieben von Quasar
Nein. Ich meinte 4 echte bi-TMUs (für 480MTex/s) und nach Pipe-Combining fürs Multitexturing eben 2 virtuelle Tri-TMUs, die aus je zwei echten bi-TMUs zusammengelegt sind und von daher nichts besonderes wären.
Dann würde eine GeForce2 den alten NV10 aber noch viel älter aussehen lassen ;)
NVidia redet jedenfalls von "up to 540 million, 8-sample, fully filtered pixels per second", wobei die 540 zwar nie erreicht wurden, aber 8-sample eben klar trilinear meint.
Quasar
2003-06-12, 09:33:46
Ernsthaft? Das muss ich wohl nochmal nachlesen. Hm, eine halbkaputte GF256 hab ich noch zuhause, an der könnte ich das ja mal testen.
Was nV10 vs. nV15 angeht, so macht die GF2 ihren Vorgänger doch ziemlich nass. Nur unter 32Bit verhindert diese komische Zusammenlegung der Reg-Combiner (IIRC) höhere Werte.
Die neuen TMUs von S3 könnten u.U. "Fast trilinear Filtering" machen, das ist inzwischen u.U. weniger aufwändig als eine "herkömmliche" trilineare TMU zu bauen.
Original geschrieben von Quasar
Ernsthaft? Das muss ich wohl nochmal nachlesen. Hm, eine halbkaputte GF256 hab ich noch zuhause, an der könnte ich das ja mal testen.
Was nV10 vs. nV15 angeht, so macht die GF2 ihren Vorgänger doch ziemlich nass. Nur unter 32Bit verhindert diese komische Zusammenlegung der Reg-Combiner (IIRC) höhere Werte. Wenn ich das jetzt nicht durcheinander bringe, war die Register Combiner Theorie nicht die ganze Wahrheit. Soweit ich weiß, skaliert die 32-Bit-Füllrate der GF2 direkt mit dem Speicher-Takt.
Original geschrieben von aths
Die neuen TMUs von S3 könnten u.U. "Fast trilinear Filtering" machen, das ist inzwischen u.U. weniger aufwändig als eine "herkömmliche" trilineare TMU zu bauen.
Die Kyros können das auch, bei komprimierten Texturen.
Original geschrieben von aths
Wenn ich das jetzt nicht durcheinander bringe, war die Register Combiner Theorie nicht die ganze Wahrheit. Soweit ich weiß, skaliert die 32-Bit-Füllrate der GF2 direkt mit dem Speicher-Takt.
IIRC halbierte sich die Füllrate in 32-Bit, unabhängig von der Speicherbandbreite.
Quasar
2003-06-12, 22:25:05
Das meine ich auch. Irgendwas war da, von wegen Anbindung der Pipes an das RAM-Interface, dass nicht jede Pipeline jeden Taktzyklus einen 32Bit-Wert schreiben und/oder lesen konnte...
Muss das, wenn ich Zeit habe, mal wieder raussuchen aus den Tiefen des 3DCF!
vBulletin®, Copyright ©2000-2025, Jelsoft Enterprises Ltd.