Rambus stellt XDR DRAM vor

[reunion]

Angeblich schnellster Speicher der Welt soll ab 2005 erhältlich sein!

http://www.hartware.de/news.html?id=33867

mfg
reu

[GloomY]

Sehr schön, dass man hier endlich wieder etwas von Yellowstone hört :), auch wenn es noch ein weiter Weg bis 2005 ist...

Was absolut interessant ist, ist die Tatsache, dass XDR DRAM das von RAMBUS sonst übliche serielle Interface für Commands und Adressen, aber ein paralleles Interface für die Datenübertragung benutzt. So eine Mischung gab es bisher noch nie.

Eine der bisherigen Schwächen von DRDRAM war die recht schlechte Latenz, die auf das serielle Interface zurückzuführen ist. Wenn man dies nun auf Parallel umstellt, müsste das zu einer deutlichen Verbesserung führen. Zusätzlich dann noch viel Bandbreite ... -> sehr interessant =)

[Gast]

Original geschrieben von GloomY
Sehr schön, dass man hier endlich wieder etwas von Yellowstone hört :), auch wenn es noch ein weiter Weg bis 2005 ist...

Was absolut interessant ist, ist die Tatsache, dass XDR DRAM das von RAMBUS sonst übliche serielle Interface für Commands und Adressen, aber ein paralleles Interface für die Datenübertragung benutzt. So eine Mischung gab es bisher noch nie.

Eine der bisherigen Schwächen von DRDRAM war die recht schlechte Latenz, die auf das serielle Interface zurückzuführen ist. Wenn man dies nun auf Parallel umstellt, müsste das zu einer deutlichen Verbesserung führen. Zusätzlich dann noch viel Bandbreite ... -> sehr interessant =) is ja in der ps3 drin also nicht vor 2006

[ATi]

der totgesagte u. verhasste rambus schlägt zurück :chainsaw:

[Endorphine]

Jau, wieder mal eine richtungweisende Technik von Rambus. Und wieder eine Technik, die sich wohl nie gegen die Kräfte der etablierten Speicherindustrie durchsetzen wird, nicht zu Lebzeiten vom Rambus inc.

2013 wirds dann wohl was ähnliches von der JEDEC geben, wie gewohnt.

[Birdman]

Dass du schon immer für RAMBUS ins Felde zogst und eggen DRAM gewettert hast ist uns alles klar. Doch solange RAMBUS so viele Lizenz abzockt und die Module 3-4x teurer sind als DRAM, wird sich ausser ein paar bekloppten halt keiner sowas reinziehen.
Weil für den halben Preis kriegt man 200Mhz mehr CPU Power und baut sich ein schnelleres System.

[Endorphine]

Du wirsts nicht glauben, aber ich habe Rambus auch für mich abgeschrieben. Schon seit einiger Zeit. Tolle Technik, aber furchtbares Management :-/

Und das schlimme ist, das war schon Anfang der 90er Jahre so. Mir sind da einige speicherfirmeninterne Informationen zugekommen.

Die Technik ist in der Speicherindustrie immer noch hoch angesehen. Aber Rambus wird niemals einen Standard schaffen, der sich durchsetzt denke ich.

Im Prinzip könnte man sich deshalb IMHO auch News zu neuen Entwicklungen von Rambus sparen, auch wenn die Technik noch so toll ist... :(

[zeckensack]

"XDR" mit 6,4GB/s in 2005? Nicht schlecht ... dafür braucht DDR-SD 400 echte MHz, oder zwei Kanäle @ 200MHz (unter der Annahme daß ein Kanal 64bittig ist, wie eben bei den aktuellen 184Pin-DIMMs).

Jetzt frage ich mich aber ernsthaft, ob DDR2 nicht auch 400MHz schaffen wird, im genannten Zeitplan bis 2005. Wenn ja, kann Rambus einpacken, und ehrlich gesagt täte es mir kein bisschen leid.

PS: Ich bin sehr skeptisch, was die beworbenen Bandbreiten bei vergrößerter Busbreite angeht. IMO lebt Yellowstone (genau wie Direct Rambus) doch gerade davon, daß das Interface schmal ist, sonst ließe sich das doch bei dem hohen physikalischen Takt überhaupt nicht mehr sauber synchronisieren. Oder liege ich hier falsch?

edit:
DDR2 "800MHz" taktet extern genauso schnell wie XDR mit 6,4GB/s. Das Problem ist also ähnlich. DDR2 überträgt allerdings weiterhin digitale Signale, die weniger störanfällig sind, nachteilig sind hier die 64 parallelen Bahnen, die auf dem Board verteilt werden müssen.
XDR ist schmaler (16 Bit), schmaler=einfacher. Die Übertragungstechnik ist aber quasi-analog (2 Flanken, 4 Zustände pro Flanke???), also wieder schwerer zu handhaben. Schwer vorherzusagen ...

Bonuspunkt: Beide Chiptypen müssten sich IMO mit exakt den gleichen Speicherzellen aufbauen lassen. Nämlich DRAM @200MHz, wobei intern einfach ein breiterer Datenbus zwischen Zellen und Interface zum Einsatz kommt. Ein reiner Krieg der Interfaces also, bzw eine Machbarkeitsstudie für's Mobo-Design =)

[ATi]

Original geschrieben von Birdman
Dass du schon immer für RAMBUS ins Felde zogst und eggen DRAM gewettert hast ist uns alles klar.

da muss ich nur lachen...;D

[Demirug]

zeckensack, ich habe da ein paar Dinge etwas anders verstanden.

Es wird ein 400 MHz Taktsignal erzeugt und dem Memorycontroller zur Verfügung gestellt. Dieser überträgt das Signal nun an die Speicherchips weiter. Auf beiden Seiten (Speicher Controller und Chip) wird aus dem 400 MHz takt ein 1,6 GHz Takt erzeugt desen beide Flanken zur Datenübertragung genutzt werden. Die datenübertragung erfolgt binaer wobei der unterschied zwischen 0 und 1 nur 200 mV betragen soll. Für das Leitungslängenproblem hat man angeblich auch eine Lösung gefunden. Mit "FlexPhase" soll eine syncronisation unterschiedlicher Signallaufzeiten möglich sein.

[Gastgast]

Original geschrieben von Demirug
zeckensack, ich habe da ein paar Dinge etwas anders verstanden.

Es wird ein 400 MHz Taktsignal erzeugt und dem Memorycontroller zur Verfügung gestellt. Dieser überträgt das Signal nun an die Speicherchips weiter. Auf beiden Seiten (Speicher Controller und Chip) wird aus dem 400 MHz takt ein 1,6 GHz Takt erzeugt desen beide Flanken zur Datenübertragung genutzt werden. Die datenübertragung erfolgt binaer wobei der unterschied zwischen 0 und 1 nur 200 mV betragen soll. Für das Leitungslängenproblem hat man angeblich auch eine Lösung gefunden. Mit "FlexPhase" soll eine syncronisation unterschiedlicher Signallaufzeiten möglich sein. yes sir

[PhoenixFG]

Hi!

Kleine Frage nebenbei: Warum eigentlich immer digitale Signale? Ich weiß, diese sind relativ störsicher, aber leider auch extrem bandbreitenhungrig. Mit einem idealen Rechteckimpuls setze ich mir ja automatisch das komplette Spektrum zu. Warum nutzt man nicht einfache Sinussignale. Damit das ganze störfester wird, dürfte man natürlich nicht bei 400MHz sondern beispielsweise nur bei 100MHz arbeiten. Um trotzdem eine hohe Bandbreite zu erreichen, könnte man ja spezielle Modulationsverfahren wie z.b. eine 16-QAM (Quadraturamplitudenmodulation - mehrere Bits werden mit einem Signal übertragen) einsetzen. Frequenzmultiplexing wäre ebenfalls noch möglich. Das heißt, man könnte in die angenommenen 100MHz auch 2 Signale mit (theoretisch) 50MHz reinpacken.
Die ganze überlegung hätte nur einen Nachteil: Man bräuchte jeweils im Speicherchip und im Speichercontroller einen "Übersetzer", der das analoge Signal wieder in digitale Signale und zurück übersetzt.
Könnte man also mit einer Rückkehr zur (sehr guten) analogen Technik nicht eventuell einige Probleme aus dem Weg schaffen, die man heute noch mit sich rumschleppt, oder hab ich da noch irgendwo einen Denkfehler drin?

MfG

[McEric]

Das wär doch viel zu aufwendig und deshalb zu teuer, Abnehmer würden sich kaum finden lassen... würde das überhaupt einen Performancegewinn bringen? Das Datenaufkommen wäre doch gigantisch, die Latenzen länger. Oder hab ich was falsch verstanden?

edit: "aufwändig" korrigiert :D

Eric