Haarmann
2001-12-21, 00:16:16
Würde wohl der tecchannel Server abheben...
"Der PCI-Latency-Patch mit der Version 0.19 "optimiert" nun unter anderem die folgenden Einstellungen durch Setzen von Registern in der Northbridge: "
"Ausschalten der Optionen "PCI Delay Transaction" und "PCI Master Read Caching" (Register 70, Bit 1 und 2)."
Bullshit - Delay Transaction war mal für ISA Slots wichtig... wer das noch einschaltet, dem is ned mehr zu helfen (ist per Default in bei ASUS mindestens eh off).
"Der Arbitration-Timer des PCI-Controllers wird auf 96 Takte eingestellt. Typische BIOS-Voreinstellungen sind 32 Takte. Diese Einstellung soll den IDE-Bug in VIAs 686B Southbridge verhindern (Register 75, Bit 0 bis 2 oder 0 bis 3)."
Also ich mag mich noch an HX Boards erinnern, die diesen Timer per Default auf 32 hatten... da gabs wohl noch kein Via Problem (P55T2P4). Der Wert muss so tief sein für gewisse Anwendungen - für andere wiederum sollte er hoch sein - das war schon immer so.
Der Latency-Timer von VIAs PCI-Controller wird auf Null gesetzt. Der Timer garantiert sonst der CPU eine bestimmte Zahl von Taktzyklen, wenn der PCI-Bus angesprochen wird (Register 0D).
"Ausschluss der CPU von der PCI-Priority-Rotation. Normalerweise wird dem Prozessor der Zugriff auf den PCI-Bus garantiert, nachdem ein bis drei andere Devices Zugriff auf den Bus hatten (Register 76, Bit 4 und 5). "
Genau damit begann der SB "Bug" - erst drüber fluchen und dann gleich wieder einschalten. Na Bravo!
Ev hätten die klugen Köpfen von tecchannel mal besser erst nachgedacht, was sie schreiben...
Ne Ahnung davon habense jedenfalls nicht. Selbst ein ASUS Handbuch würde genauer Aufschluss geben als deren Gelabber.
In diesem Sinne - RTFM, ihr Tecchannel Nullen
"Der PCI-Latency-Patch mit der Version 0.19 "optimiert" nun unter anderem die folgenden Einstellungen durch Setzen von Registern in der Northbridge: "
"Ausschalten der Optionen "PCI Delay Transaction" und "PCI Master Read Caching" (Register 70, Bit 1 und 2)."
Bullshit - Delay Transaction war mal für ISA Slots wichtig... wer das noch einschaltet, dem is ned mehr zu helfen (ist per Default in bei ASUS mindestens eh off).
"Der Arbitration-Timer des PCI-Controllers wird auf 96 Takte eingestellt. Typische BIOS-Voreinstellungen sind 32 Takte. Diese Einstellung soll den IDE-Bug in VIAs 686B Southbridge verhindern (Register 75, Bit 0 bis 2 oder 0 bis 3)."
Also ich mag mich noch an HX Boards erinnern, die diesen Timer per Default auf 32 hatten... da gabs wohl noch kein Via Problem (P55T2P4). Der Wert muss so tief sein für gewisse Anwendungen - für andere wiederum sollte er hoch sein - das war schon immer so.
Der Latency-Timer von VIAs PCI-Controller wird auf Null gesetzt. Der Timer garantiert sonst der CPU eine bestimmte Zahl von Taktzyklen, wenn der PCI-Bus angesprochen wird (Register 0D).
"Ausschluss der CPU von der PCI-Priority-Rotation. Normalerweise wird dem Prozessor der Zugriff auf den PCI-Bus garantiert, nachdem ein bis drei andere Devices Zugriff auf den Bus hatten (Register 76, Bit 4 und 5). "
Genau damit begann der SB "Bug" - erst drüber fluchen und dann gleich wieder einschalten. Na Bravo!
Ev hätten die klugen Köpfen von tecchannel mal besser erst nachgedacht, was sie schreiben...
Ne Ahnung davon habense jedenfalls nicht. Selbst ein ASUS Handbuch würde genauer Aufschluss geben als deren Gelabber.
In diesem Sinne - RTFM, ihr Tecchannel Nullen