Muh-sagt-die-Kuh
2003-10-01, 12:16:31
Servus Leute,
dieser (http://www.forum-3dcenter.net/vbulletin/showthread.php?s=&threadid=97280) Thread hat mich gestern Nacht auf oben genannte Idee/Vermutung gebracht...
Schaut euch mal folgende Daten eines D1 und M0 Step auf der gleichen Taktfrequenz an:
http://processorfinder.intel.com/scripts/details.asp?sSpec=SL6Z3
http://processorfinder.intel.com/scripts/details.asp?sSpec=SL6WR
Obwohl M0 eigentlich ein höheres Stepping bezeichnen sollte, ist die CPUID niedriger (0F25h für M0 zu 0F29h für D1) und dazu noch identisch zu dem eines Xeon 3,06/1M und P4EE, die auf dem Gallatin-MP Core basieren.
Dazu kommt noch die deutlich höhere TDP des M0-"Steps", immerhin fast satte 10 Watt, genug für die L3 Transistoren eines Gallatin-MP. Wenn man dann noch das zum P4EE identische Kondensator-Layout auf der Package Unterseite und das fehlende "n" Präfix ("Northwood", z.B. nD1) im Specification Update für den P4 mit in die Betrachtung aufnimmt, ergibt sich ein ziemlich klares Bild:
Das M0-"Stepping" ist ein Gallatin-MP Core im Sockel 478 Gehäuse, eine Wiederverwertung von Cores mit einigen Produktionsfehlern im L3 Cache, der einen Großteil der DIE-Fläche ausmacht.
Interessant ist daran folgendes:
Das M0-"Stepping" kam deutlich vor der P4EE Präsentation auf den Markt, was vermuten lässt, dass die Wiederverwertung von defekten Gallatin-MP Cores schon seit längerem beschlossene Sache war. Ist diese Vermutung richtig, so waren die Entwicklungskosten für den P4EE einfach gleich null....statt einem defekten Gallatin-MP setzt man einfach einen 100% intakten in das schon vorhandene Package ein...
dieser (http://www.forum-3dcenter.net/vbulletin/showthread.php?s=&threadid=97280) Thread hat mich gestern Nacht auf oben genannte Idee/Vermutung gebracht...
Schaut euch mal folgende Daten eines D1 und M0 Step auf der gleichen Taktfrequenz an:
http://processorfinder.intel.com/scripts/details.asp?sSpec=SL6Z3
http://processorfinder.intel.com/scripts/details.asp?sSpec=SL6WR
Obwohl M0 eigentlich ein höheres Stepping bezeichnen sollte, ist die CPUID niedriger (0F25h für M0 zu 0F29h für D1) und dazu noch identisch zu dem eines Xeon 3,06/1M und P4EE, die auf dem Gallatin-MP Core basieren.
Dazu kommt noch die deutlich höhere TDP des M0-"Steps", immerhin fast satte 10 Watt, genug für die L3 Transistoren eines Gallatin-MP. Wenn man dann noch das zum P4EE identische Kondensator-Layout auf der Package Unterseite und das fehlende "n" Präfix ("Northwood", z.B. nD1) im Specification Update für den P4 mit in die Betrachtung aufnimmt, ergibt sich ein ziemlich klares Bild:
Das M0-"Stepping" ist ein Gallatin-MP Core im Sockel 478 Gehäuse, eine Wiederverwertung von Cores mit einigen Produktionsfehlern im L3 Cache, der einen Großteil der DIE-Fläche ausmacht.
Interessant ist daran folgendes:
Das M0-"Stepping" kam deutlich vor der P4EE Präsentation auf den Markt, was vermuten lässt, dass die Wiederverwertung von defekten Gallatin-MP Cores schon seit längerem beschlossene Sache war. Ist diese Vermutung richtig, so waren die Entwicklungskosten für den P4EE einfach gleich null....statt einem defekten Gallatin-MP setzt man einfach einen 100% intakten in das schon vorhandene Package ein...