P10 Floorplan

[Demirug]

Auch dort zu finden: http://l2.espacenet.com/espacenet/viewer?PN=US2003164830&CY=gb&LG=en&DB=EPD

Dort wird auch erwähnt das der P10 so entworfen wurde das man jede Eineit einzeln deaktivieren kann ohne die Gesamtfunktion zu beinträchtigen solange von jedem Type mindestens noch eine läuft.

[Modulor]

Kann man daraus schließen daß beim P10 neben den 208 aktiven Prozessoren noch einige Brach liegen? Sind für mein Empfinden ohnehin "krumme Zahlen" - warum sollte der P10 nicht 256 resp. der P9 128 haben? Der Rest ist defekt/prophylaktisch deaktiviert?

[micki]

das ist vielleicht für die ausbeute wichtig, die stecken 256 einheiten rein und deaktivieren alle mit nem bug, damit können die eventuell ne sehr hoche ausbeute erzielen, weil es wohl unwahrscheinlich ist, dass in 20% des chips fehler auftretten.
könnte sogar sein, dass sie beim booten erst die richtigen einheiten aktivieren... wenn also mal eine kaputt geht, stehen ersatzdinger zu verfügung.. es gibt ja auch serverhersteller die mehr cpus reinstecken als gefordert und die bei defekt von einer einfach dazuaktivieren, weil das günstiger als ein langer ausfall und der techniker sein kann :)

ist aber echt mal ne schöne architektur wie ich finde. sehr leistungsfähig dafür, dass sie so flexibel ist.
vielleicht stecken die irgendwann 1024 von ein und der selben einheit rein und die machen dann alles als allrounder :)

gruesse
micki

[Modulor]

Original geschrieben von micki
...
könnte sogar sein, dass sie beim booten erst die richtigen einheiten aktivieren...


Ja, zumindest werden wohl an die Einheiten unterschiedliche Aufgaben verteilt: es ist sehr oft nach einem Wechsel diverser Einstellungen ein reboot nötig.Ganz auffällig beim Wechsel von "Geometry" auf "Texture" - die Texturleistung steigt trotz nur geringfügig erhöhter Taktfrequenzen um etwa 100% gegenüber dem Geometry Betrieb - umgekehrt fällt sie in etwa im gleichen Verhältnis.
Das "schöne" ist die parallele Arbeit aller Einheiten - "Faulenzer" aufgrund fehlenden Inputs gibt es imho bei P9/P10 nicht.

[ow]

.

[Modulor]

Original geschrieben von ow
Was kommst du drauf, dass diese Zahlen krumm sind?


Mmhh - bei Betrachtung dieses Schemas (http://www.3dcenter.de/artikel/2002/05-05_pic1.php) muß ich gestehen hat mir mein mathematisches Verständnis wohl irgendwie einen Streich gespielt :D...

[Gast]

Original geschrieben von ow
Was kommst du drauf, dass diese Zahlen krumm sind?

Hat ein Athlon nicht auch je 3 INT, FPU und 3DNow Einheiten?

Nö, soweit ich weiß, hat der Athlon nur 3 FPU-Einheiten (und die sind auch nicht komplett).
Integer sollte nur eine einzige sein und 3DNow wird über MMX gelöste (resp. andersrum), wieviele das sind, weiß ich nicht.

q@w

[Legolas]

Original geschrieben von Gast
Nö, soweit ich weiß, hat der Athlon nur 3 FPU-Einheiten (und die sind auch nicht komplett).
Integer sollte nur eine einzige sein und 3DNow wird über MMX gelöste (resp. andersrum), wieviele das sind, weiß ich nicht.

q@w

Der Athlon hat 3 ALUs + 3 dazugehörige AGUs. Dann je eine FMUL, FADD und FStore Einheit. 3DNow und SSE Funktionen werden mit den normalen FPU-Einheiten ausgeführt.

[Quasar]

SIMD per normaler FPU? Kann ich mir kaum vorstellen....

[Xmas]

Hm, sind das dann zwei "komplette" redundante Memory Controller, oder jeweils 128bit DDR, so dass man wenn beide Funktionieren 256bit DDR hat? Vom Prinzip der Idee her tippe ich mal auf letzteres.

[Demirug]

Original geschrieben von Xmas
Hm, sind das dann zwei "komplette" redundante Memory Controller, oder jeweils 128bit DDR, so dass man wenn beide Funktionieren 256bit DDR hat? Vom Prinzip der Idee her tippe ich mal auf letzteres.

Laut Beschreibung letzteres.

[Legolas]

Original geschrieben von Quasar
SIMD per normaler FPU? Kann ich mir kaum vorstellen....

http://146.82.66.43/news/Opteron_FloatPnt_Core_Ill.jpg

Auf dem Bild sieht man, daß die SSE/3dnow Befehle über die FMUL FADD und FSTORE Einheiten ausgeführt werden. Das Bild ist aus folgendem Artikel entnommen:

http://www.chip-architect.com/news/2003_09_21_Detailed_Architecture_of_AMDs_64bit_Core.html

Ansonsten ist das jetzt doch schon recht OT.

[Quasar]

Danke für den Link.
Hätt' ich nicht gedacht. :)

[Ikon]

Diese Option ermöglicht auch große Einsparungen im Stromverbrauch bei graduell niedriger Last (z.B. im 2D-Betrieb). Das dürfte noch wesentlich mehr bringen als bloßes Heruntertakten des Chips.

[Quasar]

Das Abschalten (oder teilweise runterfahren) beherrschen AFAIK schon einige Chips mehr für den 2D-Betrieb.

[Ikon]

Original geschrieben von Quasar
Das Abschalten (oder teilweise runterfahren) beherrschen AFAIK schon einige Chips mehr für den 2D-Betrieb.

Prinzipiell ja, aber das ganze hat noch Lücken. Beispiel: alle neueren Windows-Versionen nutzen standardmäßig VMR7 bzw. VMR9 zum Rendern von Videos, dazu muss die komplette D3D-Pipe Gewehr bei Fuß stehen. Ich sehe da durchaus noch Raum für Verbesserungen.


(Longhorn wäre auch Argument, ist aber natürlich noch praxisfremd)