Zitat:
Original geschrieben von Muh-sagt-die-Kuh
So krass würde ich das nicht sehen....überleg einfach mal, was die Aktionäre wohl gesagt hätte wenn intel z.B. die PPC-ISA übernommen hätte 
Das ist eine rein wirtschaftliche bzw. wirtschaftspolitische Frage, die mit dem technischen Sinn/Sinnlosigkeit nichts zu tun hat. Es wäre für Intel ja nicht das erste Mal, wenn man sich für technisch schlechte bzw. fragwürdige Dinge entscheided, bloss weil man ein Produkt dann besser verkaufen kann (P4).
Es kommt halt einfach nicht so gut, wenn man sich als bedeutenster Chiphersteller der Welt hinstellt und sagt: "Hey, wir benutzen die ISA von einem unserer größten Konkurrenten!" Dann doch lieber: "Nee, PowerPC und die anderen 'proprietären' ISAs sind alle Mist, wir machen unser ganz eigenes Zeug".
Ob das nun technisch sinnvoll ist, ist dabei eine ganz andere Frage...
Zitat:
Original geschrieben von Muh-sagt-die-Kuh
EPIC ist einfach ein komplett anderer Ansatz an die Sache heranzugehen. Wie man sieht ist es im Moment so, dass beide Ansätze funktionieren.....wobei ich hier aber wirklich sehen möchte, wie Montecito sich schlägt, das ist der eigentliche Power5 Konkurrent seitens intel.
Sicher ist der Montecito ein dicker Brocken, aber mehr Cache kann man auch bei jeder anderen ISA verwenden. Wenn der Montecito besser als der Power5 performen sollte, dann liegt das eben nicht an der angeblichen Überlegenheit der EPIC ISA sondern schlicht und ergreifend an der niedrigeren durchschnittlichen Speicherlatenz. Performance durch mehr Cache ist keine Sache, die für oder gegen eine ISA spricht.
Zitat:
Original geschrieben von Muh-sagt-die-Kuh
Er ist off-die, aber on-module und die tags sind on-die, dazu kommt einfach die brutale Größe und eine bessere Anbindung als beim Power4. Ich persönlich halte die Power5 Caches, besonders wenn eine CPU sie alleine nutzen kann, für besser als die 256 L2 + 6 MB L3 eines Madison. Was hier noch interesseant wäre wäre die Taktung des L3 beim Power5....dazu habe ich bisher nichts finden können.
Die Busse zum L3 arbeiten mit halbem Prozessortakt, über die Latenz finde ich keinerlei Information.
Klar ist das jetzt Spekulation, aber ich gebe doch mal zu bedenken, dass sich die L2 Cache Latenz beim Übergang vom P3 Katmai (off-die, auf Cartridge, ebenfalls halber Prozessortakt) zum Coppermine (auf dem die, voller Prozessortakt) auf etwa
ein Drittel reduziert hat.
Ich erinnere mich auch an die Aussage aus dem Grundsatzartikel
"Fundamentals of Caching" von systemlogic.net, die wie folgt lautet: "Going off-die is murder on performance".
Und bezüglich der Bandbreite hat es ein on-die L3 Cache natürlich auch deutlich besser, jedoch ist das auch eine Notwendigkeit bei dem kleinen eher auf Latenz optimierten L2 Cache des Itaniums.
Angesichts dieser Zahlen und der Tatsache, dass gerade bei SPEC FP die Datenmenge nicht gerade selten die 1,92 MB L2 des Power5 übersteigen, bleibe ich dabei, zu behaupten, dass der Power5 keine Vorteile bei der durchschnittlichen Speicherlatenz besitzt.
Zitat:
Original geschrieben von Ikon
Es ist geradezu deprimierend wie die 4 Power5 auf den Opterons herumtrampeln, und das bei einem um 500MHz niedrigeren Takt.
Asche auf dein Haupt, x86 :-(
Immerhin kann der Opteron noch preislich punkten. Gegen so ein Monster ist es natürlich immer schwer.
Zitat:
Original geschrieben von zeckensack
Sehe ich das richtig, dass überall da wo in der Tabelle "4 Cores" steht, ein Power5-"Modul" (2xMCM, 2xCMP, 2xSMT) mit 8 nativen Threads zum Einsatz kommt? :spock:
Beeindruck0rnd!
Jep, 2 Chips mit je 2 CPUs mit je 2xSMT.
Zitat:
Original geschrieben von Stefan Payne
Gibts auch irgendwo ein paar Pics, wie so ein Power5 Modul ausschaut??
Samt Board?? 
edit: zu langsam. Die Erläuterungen lasse ich aber trotzdem noch stehen:
Das schon etwas ältere Modul-Foto (vom Microprozessor-Forum afaik)
Das sind 4 Chips mit je 2 CPUs, wobei jeder Chip seinen eigenen L3 Cache (die etwas kleineren Dies) besitzt