Intel Alder Lake (7 nm, big.LITTLE, 8C + 8c "Golden Cove"/"Gracemont" CPU-Kerne, Ende 2021)

[HOT]

Glaub ich keine Sekunde. Das würde das Die auf 200mm² vielleicht aufblähen, aber problematisch wär das nicht, nur teuer für Intel höchstens. Man spart die Fläche von 6 Cores ein, weil 4 Gracemount wieder etwa einem GC entsprechen werden.

[robbitop]

Zitat von dildo4u

Ich tippe langsam auf 2022 ohne DDR5 wird es kein ordentlichen Performance Sprung zu Rocket Lake geben.
Und zwei Sockel in zwei Jahren wäre sogar für Intel brutal.

Bandbreite ist doch aber selten ein Flaschenhals. Der 3950X mit 16C wird mWn kaum bis gar nicht durch diese limitiert.

Zitat von HOT

Glaub ich keine Sekunde. Das würde das Die auf 200mm² vielleicht aufblähen, aber problematisch wär das nicht, nur teuer für Intel höchstens. Man spart die Fläche von 6 Cores ein, weil 4 Gracemount wieder etwa einem GC entsprechen werden.

Machbar ist alles. Aber die Power Requirements gehen dann durch die Decke. Für Mainstream ist das keine so schlechte Idee. Die wenigsten Consumerapplikationen brauchen wirklich 16 Hochleistungskerne. Die kleinen Kerne können die großen entlasten. Bei vielen Applikationen gibt es einige Threads die besonders intensiv sind und viele, die eher mittel bis wenig intensiv sind. Wenn das vernünftig funktioniert (und keine Probleme mit dem Scheduler gibt - warum nicht?). Vor allem wenn es gute Resultate bringt.
Klar in Blender, Cinebench, Videoencoding etc wird man nicht auf die Performance kommen, die Zen 3 mit 16 Cores bringt. Aber in den meisten Endanwender Applikationen könnte das kaum sichtbar sein.
Technisch interessant ist es. Wenn das Ergebnis passt: why not?

[Der_Korken]

Wenn Intel die Performance der Big Cores wirklich noch substanziell gegenüber Sunny Cove steigern kann, ist das Konzept durchaus interessant. Auf der einen Seite wird es auch 2022 noch Bedarf an schnellen Kernen geben, weil eben nicht alles gut parallelisiert werden kann. Wenn die Kerne aber so fett werden, dass Intel selbst mit 10nm nur 8 davon verbauen kann/will, können zusätzliche Kerne auf Niveau einer älteren Architektur das gut ergänzen.

Die größte Hürde dürfte wohl sein, dass Scheduling gut hinzubekommen. Nimmt man bei Teillast immer erst mal die großen Kerne, weils schneller ist oder wäre es für Mobile nicht besser für Hintergrundtasks die großen Kerne möglichst oft schlafen zu lassen? Ab welcher parallelen Last schaltet man in den Hybridmodus und verzichtet auf AVX512? Wie unterscheidet man zur Laufzeit Threads, die auf den großen bzw. kleinen Kern sollen? Hier wird Intel viel Pioniersarbeit leisten müssen. Von AMD hat man bezüglich Big-Little noch nichts gehört und vermutlich wird das vor Zen 5 auch nichts, wenn Zen 3 erst noch eine neue "non Big-Little" Architektur sein wird.

[HOT]

Bei den Kerngrößen unter 10mm² ist das auch kompletter nonsens aus meiner Sicht, warum sollte AMD sowas machen? Intel spart hier nur Geld, das wars.
Interessant ist die CPU in der Form eigentlich nur für den Mobilbereich, wenn das Notebook 99,9% der Zeit sowieso nur auf Gracemont läuft.

[Ravenhearth]

Zitat von HOT

Glaub ich keine Sekunde. Das würde das Die auf 200mm² vielleicht aufblähen, aber problematisch wär das nicht, nur teuer für Intel höchstens. Man spart die Fläche von 6 Cores ein, weil 4 Gracemount wieder etwa einem GC entsprechen werden.

Es geht mir auch eher um den Verbrauch. 16 Golden Cove-Kerne auf eine ordentliche Taktrate zu bringen, würde m.E. den Rahmen sprengen. Das ist eher was für HEDT, aber nicht Mainstream. Ansonsten würde Intel auf mehr als 8 Kerne gehen. Irgendeinen Grund muss es ja geben, dass sie es nicht tun, und der liegt mMn im Verbrauch.

[HOT]

Ja, GELD.
Auch der Verbrauch wird kein Problem sein, bekommt man bisher ja auch hin.

[Ravenhearth]

Das macht keinen Sinn. Hätten sie 16 große Kerne, könnten sie die CPUs natürlich auch deutlich teurer verkaufen. Zumal sie mit nur 8 Kernen im Nachteil gegenüber AMD sind, da wären sie ja dumm nicht gleichzuziehen, obwohl es technisch möglich wäre.

[HOT]

Das sag ich ja die ganze Zeit, dass das dumm ist. Ich versteh diese sinnlose Strategie nicht. Sicherlich möchte sich Intel 16 echte Kerne für die teurere HEDT-Plattform aufsparen, damit man die hohen Margen behalten kann. Aber auch das wird nicht gut funktionieren.

[robbitop]

Performance pro Kern lässt sich über IPC und Takt steigern.

IPC Steigerungen unterliegen dem Gesetz des abnehmenden Grenzertrags (was viele nicht wahrhaben wollen). Das greift spürbar immer mehr. Bei Sunny Cove sieht man das schon sehr gut. Man muss so viele Transistoren investieren, um die ILP Extraktion zu erhöhen und das Backend zu verbreitern. Es wird immer mehr Power und Area für jedes Prozent mehr IPC. Das wird immer schlimmer werden. Bis dato konnten die Shrinks das noch abfedern. Leider dauern Shrinks immer länger und haben gleichzeitig immer kleinere Vorteile (Power, Density - vor allem verglichen was Fullnodeshrinks noch vor 10 Jahren gebracht haben). Das kombiniert mit dem immer größeren Investment an Density und Power für jedes Prozent IPC führt dazu, dass Leistungssteigerung pro Kern trotz Shrinks mit einer TDP Steigerung pro Kern verbunden ist (oder mal werden wird). Zumindest in den hohen Betriebspunkten.

Frequenz steigt auch kaum noch. f~P³ + die Designs geben es kaum noch her.

Entsprechend ist es schon sinnvoll, die Steigerungen der Cores nicht in's Unermessliche zu treiben sondern mit low power Kernen zu kombinieren. Das passt auch gut zu vielen Workloads.

AMD hat sicherlich kaum Ressourcen, noch extra Low Power Cores zu designen (zumindest aktuell). Aber man kann ja auch mit unterschiedlichen Frequenzen (und ggf Auslegungen des gleichen Kerns) arbeiten (siehe Tegra X1). Ein paar Cluster mit hohen Frequenzen (und den entsprechend optimierten Transistoren) und ein paar Cluster mit moderaten Frequenzen.
Oder man lässt halt nur einige Kerne etwas mehr boosten. Alternativ erhöht man den TDP Envelope (was im Massenmarkt aber seine Grenzen hat außerhalb von Enthusiastprodukten).

Auch AMD wird in ähnliche Probleme laufen. Und man wird seine eigenen Mechanismen nutzen.

Ich finde den Ansatz von Intel sinnvoll. Es ist aber ischer nicht der einzige.

[HOT]

Meine Güte, das ist ja alles nix nichts Neues. Es geht hier nicht um sowas, es geht hier trotzdem mMn einzig und allein um die Die-Größe und die damit verringerten Produktionskosten. Es gibt sonst einfach keinen plausiblen Grund dafür.

[Ravenhearth]

Zitat von HOT

Das sag ich ja die ganze Zeit, dass das dumm ist. Ich versteh diese sinnlose Strategie nicht. Sicherlich möchte sich Intel 16 echte Kerne für die teurere HEDT-Plattform aufsparen, damit man die hohen Margen behalten kann. Aber auch das wird nicht gut funktionieren.

Für so bescheuert halte ich Intel nicht. Deswegen vermute ich wie bereits gesagt den Verbrauch: Unter 14nm bekommt man bei Rocket Lake 8 Kerne unter. Intels 10nm ist einfach nicht ausreichend, um die Kernzahl zu verdoppeln und gleichzeitig auf Golden Cove zu gehen. Naja sehen wir dann ja.

[HOT]

Das wär aber ein totales Desaster für GC, wenn der jetzt plötzlich so krasse Verbräuche hätte...

Oder es sind in Wirklichkeit 3 oder 4 Dies, die auf einem Träger oder gar gestapelt Platz finden, also die Gracemont davon spariert sind. Das wäre dann auch ein technischer Ansatz.

[robbitop]

Zitat von HOT

Meine Güte, das ist ja alles nix nichts Neues. Es geht hier nicht um sowas, es geht hier trotzdem mMn einzig und allein um die Die-Größe und die damit verringerten Produktionskosten. Es gibt sonst einfach keinen plausiblen Grund dafür.

Ach? Du bestimmst, um was es hier geht? Natürlich ist Power ein relevanter und plausibler Grund.
Kosten sind sicherlich ein weiterer. Aber nicht der einzige.
Ich empfehle klar (und leider wiederholt), deinen Ton zu mäßigen und auf der sachlichen Ebene zu bleiben.

Zitat von Ravenhearth

Für so bescheuert halte ich Intel nicht. Deswegen vermute ich wie bereits gesagt den Verbrauch: Unter 14nm bekommt man bei Rocket Lake 8 Kerne unter. Intels 10nm ist einfach nicht ausreichend, um die Kernzahl zu verdoppeln und gleichzeitig auf Golden Cove zu gehen. Naja sehen wir dann ja.

Genau so ist es. Man hat einen Ruf zu verlieren. Mit einer deutlich gesteigerten TDP hagelt es auch schlechtere Reviews und man braucht wieder deutlich anders dimensionierte Boards (VRM) und ggf. Sockel.

Zitat von HOT

Das wär aber ein totales Desaster für GC, wenn der jetzt plötzlich so krasse Verbräuche hätte...

Wie beschrieben liegt es nunmal in der Natur der Sache, wenn man die IPC immer weiter hoch prügeln will und die Top Frequenz halten will. Da kommt niemand umhin.

[HOT]

Warum sollte es eine gesteigerte TDP geben? Ich hätt da gern mal eine plausible Erklärung für, warum das eintreten sollte... Siehe Igors 3950X @65W, das ist doch technisch heute kein Problem mehr.

[robbitop]

Zitat von HOT

Warum sollte es eine gesteigerte TDP geben? Ich hätt da gern mal eine plausible Erklären für, warum das eintreten sollte...

Post #89 erklärt es doch. Mehr IPC kostet einfach mehr Leistungsaufnahme, wenn man in Punkto Taktrate nicht zurückstecken möchte (und das wird immer schlimmer). Dann auch noch deutlich mehr Kerne dazu und schon steigt die TDP.
Sunny Cove zeigte dieses Prinzip schon. Das wird nicht durch Zauberhand weniger werden in der Zukunft. Und auch AMD wird das zukünftig merken. Auch hier sehe ich ähnliche Grenzen was die Steigerung der Kerne angeht. (oder aber eine TDP Steigerung)

[HOT]

Wir drehen uns im Kreis. Wir haben doch Powermanagement heute... Wo ist das Problem...
Bei Rocket Lake ist es ein bisschen verständlich, weil das Die von den Kosten her limitiert.

[robbitop]

Powermanagement im Sinne von Taktreduktion, wenn an der TDP Grenze? Ja das ist sicherlich ein Weg. Kostet aber auch Performance. Je mehr, desto mehr jeder einzelne Kern aufnimmt. Big Little ist eben ein anderer Ansatz, hier dafür zu sorgen, dass mehr Kerne auf hohem Takt laufen können.

[HOT]

Das funktioniert beim 3950X trotz Chiplets doch hervorragend... Das ist ja dennoch der schnellste Prozessor, auch SC (wenn man von Softwareproblemen bei so vielen Threads absieht). Das kann man mit TR ja sogar noch weiter treiben (bei etwas mehr TDP natürlich). Aber es spielt mMn einfach überhaupt nichts gegen einen GC mit 12 Kernen in 10nm.

[gmb]

Kommt auf die Leistung pro Kern an. Der Fokus scheint wirklich auf IPC und schnellstmöglichen release zu liegen. Für eine Kernerhöhung hat Intel dann mit 7nm mehr Spielraum bei einem refresh. Wenn ADL kommt, ist 10nm ja fast schon am Ende angekommen. Ich würde auch nicht immer gleich von 16 (big) Kernen ausgehen, der nächste Schritt könnte auch erstmal ein 12C sein. Und dann wäre die Frage, ob Intel den Ringbus weiter nach oben skaliert.

[robbitop]

Zitat von HOT

Das funktioniert beim 3950X trotz Chiplets doch hervorragend... Das ist ja dennoch der schnellste Prozessor, auch SC (wenn man von Softwareproblemen bei so vielen Threads absieht). Das kann man mit TR ja sogar noch weiter treiben (bei etwas mehr TDP natürlich). Aber es spielt mMn einfach überhaupt nichts gegen einen GC mit 12 Kernen in 10nm.

Da gibt es sicherlich keine harte Grenze und ggf. wären auch 12x GC möglich. Für's Marketing aber ggf. schlecht, da der Wettbewerber 16 Cores hat.

GC ist weiterhin ein gutes Stück weiter als Zen 2 auf der IPC Achse. Dieser liegt je nach Applikation irgendwo zwischen Skylake und Sunny Cove. Golden Cove scheint eher zwischen Zen 3 und 4 zu liegen. Für Zen 4 wird AMD nicht grundlos auf 5 nm shrinken.