Power 5 hat Power ;)

[GloomY]

Ace's Hardware bzw. SPEC-Mine

Besonders die Performance bei 4 und mehr Prozessoren ist beeindruckend. Und beim SPEC FP 2000 BASE erreicht der Power5 die pro MHz Leistung des ItaniumIIs. Wozu denn dann noch EPIC, wenn's auch ohne VLIW geht? :???:

[HOT]

Wow :o Das Teil rockt ja mächtig

[Coda]

für was RISC, wenn's auch mit CISC geht?
Die Frage kannst du so nicht stellen, EPIC hat schon seine Vorteile

[Endorphine]

Eine theoretische "pro-MHz"-Leistung ist ohnehin irrelevant. Man nutzt keinen Takt, man nutzt Rechenleistung.

[CrazyIvan]

Zitat:

Original geschrieben von Endorphine
Eine theoretische "pro-MHz"-Leistung ist ohnehin irrelevant. Man nutzt keinen Takt, man nutzt Rechenleistung.

Bitte 5€ ins Phrasenschwein!
GloomY, der n00b, wusste das natürlich noch nicht

[Endorphine]

Sicher weiss er's. Es wird nur Zeit, dass der Gedanke an irgendwelche ominösen "pro-MHz"-Leistungen langsam aus den Gehirnen verschwindet. Als Kunde kann es einem schlicht egal sein, mit welcher Taktfrequenz die CPU eine Rechenleistung "x" erreicht. Man nutzt keine Taktfrequenz und man hat auch keine Vorteile aus einem besonders hohen oder besonders niedrigen Takt.

Relevant sind Verhältnisse wie "Rechenleistung / Preis" oder "Rechenleistung / elektrischer Leistungsaufnahme".

Dieses ewige und nicht enden wollende "pro-MHz"-Gerede kann man schon dadurch ad absurdum führen, in dem man zum Vergleich "pro-MHz"-Giganten hinzunimmt, die dann eine äußerst schwache absolute Rechenleistung abliefern, oder dies bei exorbitanter Leistungsaufnahme tun, um nur ein paar Absurditäten anzuführen.

Was ist überhaupt Specint und Specfp?
Das es besser ist wenn man viel davon hat ist mir klar, aber was bringt es genau?

[Trap]

www.spec.org

Ist halt ein Benchmark, so wie viele andere auch. Unterschied ist, dass Spec sehr etabliert ist und realistische Ergebnisse ergibt.

[Muh-sagt-die-Kuh]

Zitat:

Original geschrieben von GloomY
Ace's Hardware bzw. SPEC-Mine

Besonders die Performance bei 4 und mehr Prozessoren ist beeindruckend. Und beim SPEC FP 2000 BASE erreicht der Power5 die pro MHz Leistung des ItaniumIIs. Wozu denn dann noch EPIC, wenn's auch ohne VLIW geht? :???:

Tja, in die CPU integrierte Speichercontroller sorgen für eine gute Skalierung mit steigender CPU-Anzahl....der Itanium kommt mit seinem gesharten FSB deutlich schlechter weg.

Was man bei den SPECfp Werten noch beachten muss: Diese fordern das Speichersubsystem extrem stark....und beim Power5 hat für diesen Benchmark einer der beiden Kerne 2 MB L2 und 36 MB L3 Cache für sich alleine...das ist schon eine Menge Holz

Der Power5 ist auf jeden Fall eine technisch fortschrittliche (besonders im Bezug auf SMT) und sehr leistungsfähige CPU.

P.S.: Ich bin mal gespannt wie er sich gegen Montecito schlagen wird.

[CrazyIvan]

Endo,
Du hast ja vollkommen recht. Jedoch frage ich Dich, wem Du das jetzt unbedingt erzählen musstest. Sowohl HOT, als auch Coda und vor allem GloomY sind doch als hinreichend in diese Materie eingearbeitet bekannt. Und wieso Du in einem anderen Thread (ich nenne jetzt lieber nicht den Titel) ein relativ schlechtes Leistung/elektr. Leistungsaufnahme - Verhältnis als relativ bedeutungslos erachtest, jedoch dieses hier hervorhebst, bleibt mir auch relativ schleierhaft. Nichts gegen Deine IMHO unbestrittene Kompetenz, aber manchmal gibst Du mir Rätsel auf.

Muh-sagt-die-Kuh,
24 MB gegen 36 MB - ist auf jeden Fall ein interessanter Vergleich der Marchitectures
BTW
Wann änderst Du mal wieder Deinen Avatar? Das Geblinke lässt Dich weniger kompetent aussehen, als Du tatsächlich bist.

[GloomY]

Zitat:

Original geschrieben von Endorphine
Sicher weiss er's. Es wird nur Zeit, dass der Gedanke an irgendwelche ominösen "pro-MHz"-Leistungen langsam aus den Gehirnen verschwindet.

Bei x86 gebe ich dir vollkommen Recht. Aber bei EPIC war u.a. eben die Argumentation, dass man nur mit dem Compiler den maximalen ILP-Grad finden könnte und hardwaregestütztes Scheduling der Instruktionen dort nicht herankommen würde. Anscheinend hat sich das aber als nicht korrekt herausgestellt.

Ich stelle nochmal die Frage von oben: Wozu brauche ich eine komplett neue ISA mit all den (Binär-)Inkompatibilitäten, wenn es eine bisherige ISA genauso schafft? So wie ich das momentan sehe, ist mit diesen Ergebnissen EPIC komplett sinnlos geworden.

Zitat:

Original geschrieben von Endorphine
Dieses ewige und nicht enden wollende "pro-MHz"-Gerede kann man schon dadurch ad absurdum führen, in dem man zum Vergleich "pro-MHz"-Giganten hinzunimmt, die dann eine äußerst schwache absolute Rechenleistung abliefern, oder dies bei exorbitanter Leistungsaufnahme tun, um nur ein paar Absurditäten anzuführen.

Ich stimme dir vollkommen zu, dass die "Pro-MHz-Leistung" für den Kunden nicht relevant ist. Um eine ISA in den Markt reinzudrücken, die niemand haben will, scheint das Argument aber dennoch gut genug zu sein...

Zitat:

Original geschrieben von Muh-sagt-die-Kuh
Tja, in die CPU integrierte Speichercontroller sorgen für eine gute Skalierung mit steigender CPU-Anzahl....der Itanium kommt mit seinem gesharten FSB deutlich schlechter weg.

Korrekt, jedoch sind die SPEC INT BASE und SPEC FP BASE Werte - also mit einer CPU bzw. einem Thread - auch schon sehr überzeugend.

Zitat:

Original geschrieben von Muh-sagt-die-Kuh
Was man bei den SPECfp Werten noch beachten muss: Diese fordern das Speichersubsystem extrem stark....und beim Power5 hat für diesen Benchmark einer der beiden Kerne 2 MB L2 und 36 MB L3 Cache für sich alleine...das ist schon eine Menge Holz

Der L3 ist off-die und damit längst nicht so schnell wie z.B. der L3 des Itaniums (on-die). Bei Datenmengen, die den L2 des Power5 überschreiten (bei SPEC FP und 1,92 MB L2 Cache durchaus nicht selten), dürfte der ItaniumII immer noch einen Vorteil haben. Nur bei "kleineren" Datenmengen (kleiner im Sinne von < ~2 MiB) dürfte der Power5 einen Vorteil durch seinen Cache besitzen.

[GloomY]

Zitat:

Original geschrieben von Coda
für was RISC, wenn's auch mit CISC geht?
Die Frage kannst du so nicht stellen, EPIC hat schon seine Vorteile

Ich sehe jetzt keine Vorteile mehr. Der letzte - für mich - überzeugende Vorteil war die Möglichkeit, einen höheren ILP Wert zu erreichen. Was bringt denn sonst EPIC mit sich? Ein riesen großes Befehlsformat, das jeden normal dimensionierten Instruction Cache sprengt?!
Eine verringerte Chip-Komplexität, die dazu führt, dass man wegen der In-Order-Execution der Befehle die Caches riesen groß machen muss und damit die gewonnene Die-Fläche mindestens wieder verliert?!

Ich kann dem zumindest nichts positives abgewinnen.

edit: Nochmal was zum Thema: Interessant finde ich auch die selbstständige Erkennung und "Heilung" von defekten Cache Lines. Das - zusammen mit Chipkill - ist mal wirklich ein innovatives Feature

[Muh-sagt-die-Kuh]

Zitat:

Original geschrieben von GloomY
Ich stelle nochmal die Frage von oben: Wozu brauche ich eine komplett neue ISA mit all den (Binär-)Inkompatibilitäten, wenn es eine bisherige ISA genauso schafft? So wie ich das momentan sehe, ist mit diesen Ergebnissen EPIC komplett sinnlos geworden.

So krass würde ich das nicht sehen....überleg einfach mal, was die Aktionäre wohl gesagt hätte wenn intel z.B. die PPC-ISA übernommen hätte

EPIC ist einfach ein komplett anderer Ansatz an die Sache heranzugehen. Wie man sieht ist es im Moment so, dass beide Ansätze funktionieren.....wobei ich hier aber wirklich sehen möchte, wie Montecito sich schlägt, das ist der eigentliche Power5 Konkurrent seitens intel.

Zitat:

Korrekt, jedoch sind die SPEC INT BASE und SPEC FP BASE Werte - also mit einer CPU bzw. einem Thread - auch schon sehr überzeugend.

Dem habe ich auch nicht widersprochen.

Zitat:

Der L3 ist off-die und damit längst nicht so schnell wie z.B. der L3 des Itaniums (on-die). Bei Datenmengen, die den L2 des Power5 überschreiten (bei SPEC FP und 1,92 MB L2 Cache durchaus nicht selten), dürfte der ItaniumII immer noch einen Vorteil haben. Nur bei "kleineren" Datenmengen (kleiner im Sinne von < ~2 MiB) dürfte der Power5 einen Vorteil durch seinen Cache besitzen.

Er ist off-die, aber on-module und die tags sind on-die, dazu kommt einfach die brutale Größe und eine bessere Anbindung als beim Power4. Ich persönlich halte die Power5 Caches, besonders wenn eine CPU sie alleine nutzen kann, für besser als die 256 L2 + 6 MB L3 eines Madison. Was hier noch interesseant wäre wäre die Taktung des L3 beim Power5....dazu habe ich bisher nichts finden können.

[Ikon]

Es ist geradezu deprimierend wie die 4 Power5 auf den Opterons herumtrampeln, und das bei einem um 500MHz niedrigeren Takt.

Asche auf dein Haupt, x86 :-(

[Ikon]

Zitat:

Original geschrieben von Muh-sagt-die-Kuh
Was hier noch interesseant wäre wäre die Taktung des L3 beim Power5....dazu habe ich bisher nichts finden können.

Half-Speed ... und nein, eine bessere Quelle konnte ich nicht finden :-(

[zeckensack]

Zitat:

Original geschrieben von GloomY
Ace's Hardware bzw. SPEC-Mine

Sehe ich das richtig, dass überall da wo in der Tabelle "4 Cores" steht, ein Power5-"Modul" (2xMCM, 2xCMP, 2xSMT) mit 8 nativen Threads zum Einsatz kommt? :spock:

Beeindruck0rnd!

[StefanV]

Gibts auch irgendwo ein paar Pics, wie so ein Power5 Modul ausschaut??

Samt Board??

[Seraf]

Zitat:

Original geschrieben von Stefan Payne
Gibts auch irgendwo ein paar Pics, wie so ein Power5 Modul ausschaut??

Samt Board??

Wars nicht dieses Monster?


Quelle:
http://www.theinquirer.net/?article=12145
und C´t irgendeine Ausgabe die ich nichtmehr weiß.
http://www.theinquirer.net/?article=12217


In der C´t stand damals aber auch das dieser 4fach Chip zwischen 20000-30000Dollar kostet

[GloomY]

Zitat:

Original geschrieben von Muh-sagt-die-Kuh
So krass würde ich das nicht sehen....überleg einfach mal, was die Aktionäre wohl gesagt hätte wenn intel z.B. die PPC-ISA übernommen hätte

Das ist eine rein wirtschaftliche bzw. wirtschaftspolitische Frage, die mit dem technischen Sinn/Sinnlosigkeit nichts zu tun hat. Es wäre für Intel ja nicht das erste Mal, wenn man sich für technisch schlechte bzw. fragwürdige Dinge entscheided, bloss weil man ein Produkt dann besser verkaufen kann (P4).

Es kommt halt einfach nicht so gut, wenn man sich als bedeutenster Chiphersteller der Welt hinstellt und sagt: "Hey, wir benutzen die ISA von einem unserer größten Konkurrenten!" Dann doch lieber: "Nee, PowerPC und die anderen 'proprietären' ISAs sind alle Mist, wir machen unser ganz eigenes Zeug".
Ob das nun technisch sinnvoll ist, ist dabei eine ganz andere Frage...

Zitat:

Original geschrieben von Muh-sagt-die-Kuh
EPIC ist einfach ein komplett anderer Ansatz an die Sache heranzugehen. Wie man sieht ist es im Moment so, dass beide Ansätze funktionieren.....wobei ich hier aber wirklich sehen möchte, wie Montecito sich schlägt, das ist der eigentliche Power5 Konkurrent seitens intel.

Sicher ist der Montecito ein dicker Brocken, aber mehr Cache kann man auch bei jeder anderen ISA verwenden. Wenn der Montecito besser als der Power5 performen sollte, dann liegt das eben nicht an der angeblichen Überlegenheit der EPIC ISA sondern schlicht und ergreifend an der niedrigeren durchschnittlichen Speicherlatenz. Performance durch mehr Cache ist keine Sache, die für oder gegen eine ISA spricht.

Zitat:

Original geschrieben von Muh-sagt-die-Kuh
Er ist off-die, aber on-module und die tags sind on-die, dazu kommt einfach die brutale Größe und eine bessere Anbindung als beim Power4. Ich persönlich halte die Power5 Caches, besonders wenn eine CPU sie alleine nutzen kann, für besser als die 256 L2 + 6 MB L3 eines Madison. Was hier noch interesseant wäre wäre die Taktung des L3 beim Power5....dazu habe ich bisher nichts finden können.

Die Busse zum L3 arbeiten mit halbem Prozessortakt, über die Latenz finde ich keinerlei Information.

Klar ist das jetzt Spekulation, aber ich gebe doch mal zu bedenken, dass sich die L2 Cache Latenz beim Übergang vom P3 Katmai (off-die, auf Cartridge, ebenfalls halber Prozessortakt) zum Coppermine (auf dem die, voller Prozessortakt) auf etwa ein Drittel reduziert hat.
Ich erinnere mich auch an die Aussage aus dem Grundsatzartikel "Fundamentals of Caching" von systemlogic.net, die wie folgt lautet: "Going off-die is murder on performance".
Und bezüglich der Bandbreite hat es ein on-die L3 Cache natürlich auch deutlich besser, jedoch ist das auch eine Notwendigkeit bei dem kleinen eher auf Latenz optimierten L2 Cache des Itaniums.

Angesichts dieser Zahlen und der Tatsache, dass gerade bei SPEC FP die Datenmenge nicht gerade selten die 1,92 MB L2 des Power5 übersteigen, bleibe ich dabei, zu behaupten, dass der Power5 keine Vorteile bei der durchschnittlichen Speicherlatenz besitzt.

Zitat:

Original geschrieben von Ikon
Es ist geradezu deprimierend wie die 4 Power5 auf den Opterons herumtrampeln, und das bei einem um 500MHz niedrigeren Takt.

Asche auf dein Haupt, x86 :-(

Immerhin kann der Opteron noch preislich punkten. Gegen so ein Monster ist es natürlich immer schwer.

Zitat:

Original geschrieben von zeckensack
Sehe ich das richtig, dass überall da wo in der Tabelle "4 Cores" steht, ein Power5-"Modul" (2xMCM, 2xCMP, 2xSMT) mit 8 nativen Threads zum Einsatz kommt? :spock:

Beeindruck0rnd!

Jep, 2 Chips mit je 2 CPUs mit je 2xSMT.

Zitat:

Original geschrieben von Stefan Payne
Gibts auch irgendwo ein paar Pics, wie so ein Power5 Modul ausschaut??

Samt Board??

edit: zu langsam. Die Erläuterungen lasse ich aber trotzdem noch stehen:

Das schon etwas ältere Modul-Foto (vom Microprozessor-Forum afaik)
Das sind 4 Chips mit je 2 CPUs, wobei jeder Chip seinen eigenen L3 Cache (die etwas kleineren Dies) besitzt

[Muh-sagt-die-Kuh]

Zitat:

Original geschrieben von GloomY
Das ist eine rein wirtschaftliche bzw. wirtschaftspolitische Frage, die mit dem technischen Sinn/Sinnlosigkeit nichts zu tun hat. Es wäre für Intel ja nicht das erste Mal, wenn man sich für technisch schlechte bzw. fragwürdige Dinge entscheided, bloss weil man ein Produkt dann besser verkaufen kann (P4).

Es kommt halt einfach nicht so gut, wenn man sich als bedeutenster Chiphersteller der Welt hinstellt und sagt: "Hey, wir benutzen die ISA von einem unserer größten Konkurrenten!" Dann doch lieber: "Nee, PowerPC und die anderen 'proprietären' ISAs sind alle Mist, wir machen unser ganz eigenes Zeug".
Ob das nun technisch sinnvoll ist, ist dabei eine ganz andere Frage...

Klar hat sie nichts damit zu tun ob es technisch sinnvoll ist oder nicht....aber so läuft das nunmal bei intel. Den P4 würde ich allerdings nicht in die gleiche Schublade stecken...

Das reizvolle an EPIC ist, dass das ISA Konzept es erlaubt, den eigentlichen CPU Kern klein und relativ einfach zu halten. Will man mehr Leistung muss man nicht groß nachdenken sondern baut im Prinzip einfach mehr Ausführungseinheiten oder mehr Cache ein.....sicher, es ist ein klassischer Brute-Force Ansatz, aber er funktioniert.

Zitat:

Sicher ist der Montecito ein dicker Brocken, aber mehr Cache kann man auch bei jeder anderen ISA verwenden. Wenn der Montecito besser als der Power5 performen sollte, dann liegt das eben nicht an der angeblichen Überlegenheit der EPIC ISA sondern schlicht und ergreifend an der niedrigeren durchschnittlichen Speicherlatenz. Performance durch mehr Cache ist keine Sache, die für oder gegen eine ISA spricht.

Wenn die ISA es erlaubt den Kern klein zu halten und mehr Cache auf den Die zu packen ist es schon in gewisser Weise eine Sache der ISA

Zitat:

Die Busse zum L3 arbeiten mit halbem Prozessortakt, über die Latenz finde ich keinerlei Information.

Klar ist das jetzt Spekulation, aber ich gebe doch mal zu bedenken, dass sich die L2 Cache Latenz beim Übergang vom P3 Katmai (off-die, auf Cartridge, ebenfalls halber Prozessortakt) zum Coppermine (auf dem die, voller Prozessortakt) auf etwa ein Drittel reduziert hat.
Ich erinnere mich auch an die Aussage aus dem Grundsatzartikel "Fundamentals of Caching" von systemlogic.net, die wie folgt lautet: "Going off-die is murder on performance".
Und bezüglich der Bandbreite hat es ein on-die L3 Cache natürlich auch deutlich besser, jedoch ist das auch eine Notwendigkeit bei dem kleinen eher auf Latenz optimierten L2 Cache des Itaniums.

Angesichts dieser Zahlen und der Tatsache, dass gerade bei SPEC FP die Datenmenge nicht gerade selten die 1,92 MB L2 des Power5 übersteigen, bleibe ich dabei, zu behaupten, dass der Power5 keine Vorteile bei der durchschnittlichen Speicherlatenz besitzt.

Man braucht bei halbem Kerntakt und off-die Cache ca die vierfache Cachegröße um die gleiche Leistung wie mit einem on-die Cache zu erreichen (Abschätzung basierend auf 128 kb L2 on-die Mendocino vs 512 kb L2 off-die Deschutes).