AMD Zen 6 (Morpheus-Kerne, 2/3 nm, H2/2025)

[HOT]

Glaub ich alles nicht. Man wird weder die Laufzeiten ändern noch wird man die Kerne abhägig vom Prozess behandeln.

Zen6cc dürfte einzig auf niedrige Spannung designt sein, Zen6c dürfte so klein wie möglich sein, das ist alles.

Ab Zen7 will man offenbar eigene Kerne für Server basteln, ab da dürften die Client-Produkte dann tatsächlich anders performen als die Server-Produkte.

[basix]

Kann schon sein, dass man nichts and der Core Konfiguration ändert. Dann wäre Zen 6 Dense Client aber kein Chiplet Produkt sondern eher was für monolithische APUs only oder einem kleinen 2-4C Cluster auf dem IOD (ähnlich wie es Intel bei Meteor Lake auf dem SOC Die macht).

[latiose88]

single cycle avx 512 ist dann nur wie immer 2x256 bit und dual cycle ist Dann 2x512 bit oder irre ich mich da?

[HOT]

Zitat von basix

Kann schon sein, dass man nichts and der Core Konfiguration ändert. Dann wäre Zen 6 Dense Client aber kein Chiplet Produkt sondern eher was für monolithische APUs only oder einem kleinen 2-4C Cluster auf dem IOD (ähnlich wie es Intel bei Meteor Lake auf dem SOC Die macht).

Das wäre dann ein Kern für Client-APUs, vor allem mobil. Auch das IOD wird ja nicht so aussehen wie jetzt. Ich könnt mir eher vorstellen, dass es ein Leistungs-CCD und ein mobil-CCD gibt, die per COWOS verbunden werden mit entsprechenden IODs. Darauf Kerne zu platzieren halte ich für blödsinnig, dafür gibts doch die CCDs.

[Gipsel]

Zitat von iamthebear

Hast du da zufällig ein unabhängiges Review bei der Hand oder sind das nur die Behauptungen von AMD?
David Huang hatte dazu mal ein Review gemacht und da schnitten die Zen4c Kerne echt nicht gut ab:
https://i.imgur.com/nQZuAPc.jpeg
https://i.imgur.com/7hRNope.jpeg

Waren das nicht unterschiedliche CPUs mit unterschiedlichen Speichersettings (LP5X-7400 vs. LP5-6400) in unterschiedlichen Systemen (Handheld vs. Notebook)? Bei 15W und drunter spielt es schon eine Rolle, ob etwa 2W extra für den LP5X bei Phoenix2 verbraten werden. David Huang hat nicht umsonst diese Fußnote da drunter gesetzt:

Zitat von David Huang:

It should be noted that since the two SoCs tested in this article use different memory types, uncore frequencies, motherboard designs and PhoenixPI versions, the low-power tuning is also different, and the data of different SoCs are not suitable for direct comparison.

Aber schau Dir mal die Spannungskurve an. Bei 3GHz erreichen wir genau den Punkt, wo Zen4c die von mir bereits erwähnten 20% mehr Spannung benötigt als Zen4 (0,77V * 1,2 = 0,92V). Und nach den von AMD veröffentlichten zahlen für die effektive dynamische Kapazität der Transistoren in Zen4 ist dann auch ziemlich genau da der Crossover für die Kerne im Verbrauch (je nach Art der Last kann sich das noch etwas verschieben, ober so im Mittel dürfte das ganz gut hinkommen).

Zitat von basix

Beim Phoronix-Test ist Zen 4c auch nicht energieffizienter (2x Zen 4 vs. 1x Zen 4 / 1x Zen 4c anschauen).
https://www.phoronix.com/review/amd-zen4-zen4c-scaling

Na, bei 65W TDP, wo die Dinger sowieso maximal 40-50W ziehen, der Crossover zwischen Zen4 und Zen4c bei dem Modell aber irgendwo unter 20W Package-Power liegt. Das ist also genau so zu erwarten. Wenn man sich die Zahlen mal ansieht, dann erkennt man, daß ein Zen4c-Kern da ungefähr 2 bis 3W Verbrauch addiert. Und die boosten dort bis 3,7GHz (die sind nie im TDP-Limit, was ja bei 65W, PPT 88W liegt, die schöpfen nur die Hälfte aus). Bei 3GHz liegen die also wohl um/unter 2W pro Kern (außer irgendwelchen AVX512-Loads oder einem "Power-Virus" Code vielleicht).
Zen4c lohnt sich in ultramobilen Notebooks/Handhelds (TDP <20W, Takt im Mittel unter 3,2GHz oder so) oder eben in Server-CPUs mit massiven Kernanzahlen (<=2W pro CPU-Kern). Ich z.B. hätte gerne ein ultramobiles Convertible, am besten passiv gekühlt, TDP <10W für extralange Akkulaufzeit und geringes Gewicht. Da bietet sich Zen4c an und ist dort auch energieeffizienter als Zen4.
Das wird sich vermutlich so ähnlich auch auf Zen5c und Zen6c übertragen (um mal wieder auf das Thema des Threads zu kommen).

[Altehardware]

ich weis ja nicht wieso man so gehyped vom zen6 ist
Das ist nur ein node sprung von n5 auf n3 was maximal 15% Takt bringt
Da zen5 nur arch Änderungen hat und grob +15% perf bringt bei gleichem Takt. Ergeben maximal +30% perf Steigerung bei gleicher tdp für den so am5
Den der zen6 ist die letzte apu/cpu gen für den sockel am5 und der kommt 2026
Dieser wird dann 8kerne mit 8 kleinen kernen bei 6,2ghz haben also ohne SMT 16 threads
Der sheduler wird ne Herausforderung weswegen ich reine 8 kern cpu erwarte mit 3d vcache
Ob das dann wirklich schneller wird als die nächste zen5 cpu ist fraglich

Am6 wird das beerben und mit dem n3x node nochmal +10% bringen bis man mit zen8 dann die 7,5gz marke durchbricht in n2 node (2027) 8ghz wären drin sofern amd die tdp nicht senkt was aber wahrscheinlich ist. Da mehr kerne pro ccx vermutlich 24 (8+16)
cpu seitig ist die perf Steigerung grob vs zen4 +60% bis zen8
das wird in high end gaming Wichtig aber in low end macht das kein unterschied aus.
Dort erwarte ich kompletten umdenken Richtung apu mit quadchannel und ddr6 ram.
Was vermutlich mit am6 kommen wird.
bsp zen7 60cu 3,0ghz 8 kern cpu mit 3dvcache 128mb 5,5ghz= 26tf mit ipc von zen5 (+15% zu heutigen cpu) grob 409gb/s das entspricht der rtx4070 super mit ne r7 7800x3d und das mit 250w tbp inklusive mainboard.
zum vergleich die rtx4070 super alleine 220w und r7 7800x3d system 150w =370w min

low end wird 2027 an nicht mehr geben ab dann kauft jeder ein apu system und high end zum Gegenstück etwa den amd zen8 24kern (8+16) mit 2cu igp bei 7,5ghz ab 800€ mit board und ram und ner rtx7070 ab 600€
Die rtx7070 dürfte grob so schnell sein wie die rtx4090 heute ab 2027

[iamthebear]

Zitat von Gipsel

Waren das nicht unterschiedliche CPUs mit unterschiedlichen Speichersettings (LP5X-7400 vs. LP5-6400) in unterschiedlichen Systemen (Handheld vs. Notebook)? Bei 15W und drunter spielt es schon eine Rolle, ob etwa 2W extra für den LP5X bei Phoenix2 verbraten werden. David Huang hat nicht umsonst diese Fußnote da drunter gesetzt:

Also ich interoretiere das so:
Die violette Linie ist eine andere CPU. Deshalb die Bemerkung mit unterschiedlichen CPUs. Die würde ich geistig ais dem Diagramm streichen.
Die dunkelblaue und olivfarbene Linie sind die Zen4 bzw. Zen4c Kerner desselben Geräts.

Zitat:

Aber schau Dir mal die Spannungskurve an. Bei 3GHz erreichen wir genau den Punkt, wo Zen4c die von mir bereits erwähnten 20% mehr Spannung benötigt als Zen4 (0,77V * 1,2 = 0,92V). Und nach den von AMD veröffentlichten zahlen für die effektive dynamische Kapazität der Transistoren in Zen4 ist dann auch ziemlich genau da der Crossover für die Kerne im Verbrauch (je nach Art der Last kann sich das noch etwas verschieben, ober so im Mittel dürfte das ganz gut hinkommen).

Das mit den 20% behauptet AMD. Aber ist das auch durch unabhängige Tests belegt?
Zumindest beim Test von David Huang ist Zen4 bei ca. 3GHz (um die 5.5 im Diagramm) noch um ca. 400mW sparsamer.

Es mag schon stimmen, dass Zen4c bei gleichem Verbrauch etwas höhere Spannungen verwenden darf aber eben keine 20%.
Nach dem Diagramm von David Huang würde ich eher ca. 10% schätzen bzw. 20% weniger Verbrauch bei gleicher Spannung.

Zitat:

Na, bei 65W TDP, wo die Dinger sowieso maximal 40-50W ziehen, der Crossover zwischen Zen4 und Zen4c bei dem Modell aber irgendwo unter 20W Package-Power liegt. Das ist also genau so zu erwarten. Wenn man sich die Zahlen mal ansieht, dann erkennt man, daß ein Zen4c-Kern da ungefähr 2 bis 3W Verbrauch addiert. Und die boosten dort bis 3,7GHz (die sind nie im TDP-Limit, was ja bei 65W, PPT 88W liegt, die schöpfen nur die Hälfte aus). Bei 3GHz liegen die also wohl um/unter 2W pro Kern (außer irgendwelchen AVX512-Loads oder einem "Power-Virus" Code vielleicht).

Anhand der Kurve würde ich den takt/spannungsunabhängigen Grundverbrauch auf ca. 4.5W schätzen.
Damit sind wir bei 3GHz bei ca. 1.4W für Zen4 und 2W für Zen4c.
Der Break even Point ist in etwa bei 2.2GHz bzw. grob geschätzt im 0.5-1W Bereich.
Da frage ich mich schon welche Geräteklasse man damit ansprechen will?
Anwender, die regelmäßig 8+ Kerne auslasten werden wohl kaum ein Gerät kaufen, dass auf 8W gedrosselt ist.
Das Ganze macht eher nur bei Idle/Teillast Sinn aber da ist die Frage, ob man nicht eher bei den 4.5W Grundverbrauch ansetzen sollte.

Zitat:

Zen4c lohnt sich in ultramobilen Notebooks/Handhelds (TDP <20W, Takt im Mittel unter 3,2GHz oder so)

Die Geräteklasse wird die meiste Zeit nur leichte Office Workloads erledigen mit 1-2 Threads.

Zitat:

oder eben in Server-CPUs mit massiven Kernanzahlen (<=2W pro CPU-Kern)

Aktuell sind wir bei maximal 128 Kernen bei 360W TDP. Das wären 2.8W pro Kern. Auch hier wäre Zen4 schon schneller.

Im Endeffekt gibt es nur einen Grund: AMD spart mit Zen4c einfach Die Size/Kosten bzw. kann man umgekehrt bei gleicher Die Size mehr Kerne unterbringen und 128 Zen4c Kerne gewinnen dann gegen 96 Zen4 Kerne wenn dkje Workloads parallel genug sind.

Zitat:

Ich z.B. hätte gerne ein ultramobiles Convertible, am besten passiv gekühlt, TDP <10W für extralange Akkulaufzeit und geringes Gewicht. Da bietet sich Zen4c an und ist dort auch energieeffizienter als Zen4.
Das wird sich vermutlich so ähnlich auch auf Zen5c und Zen6c übertragen (um mal wieder auf das Thema des Threads zu kommen).

Zen5c ist N3, Zen5 ist N4
Bei Zen6 wird es vermutlich genauso laufen mit Zen6c N2 vs. Zen6 N3
Das alleine ändert die Lage bezüglich des Verbrauchs schon massiv.

Theoretisch wären da sogar 3 Varianten denkbar:
N3: Zen6 classic (Client)
N2: Zen6 Server classic (selbe/höhere Performance, niedrigerer Energieverbrauch aber höhere Kosten durch teure Wafer)
N2: Zen6 dense (niedrigere Performance, niedrigerer Energieverbrauch, gleiche Kosten durch höhere Density)

[Nightspider]

Zitat von Altehardware

ich weis ja nicht wieso man so gehyped vom zen6 ist
Das ist nur ein node sprung von n5 auf n3 was maximal 15% Takt bringt
Da zen5 nur arch Änderungen hat und grob +15% perf bringt bei gleichem Takt. Ergeben maximal +30% perf Steigerung bei gleicher tdp für den so am5

Man kann erwarten das für Zen6 mehr Advanced Packaging Methoden Anwendung finden.
Es wurde ja schon spekuliert das die CCDs deutlich näher an den IOD wandern und sich 2 CCDs mehr wie ein monolithischer Chip verhalten wird.
Ebenso wird Idle Effizienz massiv verbessert.

AMD könnte die Cache Hierarchie auch komplett anders aufbauen. L2 V-Cache und ein dicker eDRAM über dem IOD oder ähnliche Späße.

Vielleicht wird man auch erst mit Backside Power Delivery die Cache Hierarchie komplett über den Haufen werfen aber irgendwann wird ein Schritt in dieser Richtung kommen.

Mit Zen5 wird die Rohleistung vermutlich erstmal stark ansteigen. Wie AMD das Memory Bottleneck (teilweise?) umschifft muss man abwarten.
Wie man an den X3D Varianten gesehen hat können einige Anwendungen gar nicht genug Cache+bessere Latenzen haben.

[dildo4u]

Zen 6 in XPS Laptops?Oder Strix mal sehen.

https://videocardz.com/newz/exclusiv...md-cpu-in-2027

[HOT]

Das ist ja sehr interessant, wie stark man Qualcomm intergrieren möchte.
Gibt noch ein paar interessante Dinge zu entdecken:

Nova Lake ist ein Nachfolger von PTL-U/P, NICHT H, also scheint es eher um so ne Art LNL-Nachfolger zu geben, während es von PTL auch größere, also H-CPUs gibt.

[basix]

Noch als Idee, was AMD an den FPUs ändern könnte, um einen noch kleineren "Zen 6 Dense Client" zu realisieren: Etwas ähnliches wie bei Zen 2 auf dem PS5 SoC https://chipsandcheese.com/2024/03/2...s-zen-2-cores/

[=Floi=]

der artikel ist ja mal gut

[][immy]

Zitat von basix

Noch als Idee, was AMD an den FPUs ändern könnte, um einen noch kleineren "Zen 6 Dense Client" zu realisieren: Etwas ähnliches wie bei Zen 2 auf dem PS5 SoC https://chipsandcheese.com/2024/03/2...s-zen-2-cores/

Damit würde man aber die Performance reduzieren und es dem scheduler unnötig schwer machen. Man hat sich ja für dense cores entschieden, weil es dann nur einen taktunterschied gibt. Vom beschneiden in der Performance ist man ja abgewichen. Man könnte ja so was wie avx512 etc raus lassen, hätte dann aber funktionelle Unterschiede was es nur komplexer macht. Was den Konsolen CPUs wirklich weh tat ist die Reduzierung des Caches. Das spart Fläche aber man lässt halt auch masdig Leistung liegen.
Bei den dense cores könnte es mit den neuen Fertigungen allerdings wieder zu Problemen beim takt kommen. Denn die Wärmeentwicklung trifft auf weniger Fläche, während (nachdem was bislang bekannt ist) der Energiekonsum nur moderat zurück geht.

[davidzo]

Zitat von basix

Noch als Idee, was AMD an den FPUs ändern könnte, um einen noch kleineren "Zen 6 Dense Client" zu realisieren: Etwas ähnliches wie bei Zen 2 auf dem PS5 SoC https://chipsandcheese.com/2024/03/2...s-zen-2-cores/

Ich kann mir gut vorstellen dass das auch für Dense Server interessant ist. Bei Hyperscalern steht Integer performance und "good enough" per Core Performance im Vordergrund. Neoverse V2 und Sierra Forrest setzen beide auf mittelprächtige Floatingpoint Units mit lediglich 256bit maximaler Länge. Zen4C tanzt da also schon aus der Reihe it mehr Vektorleistung als nötig.

Allerdings sind Hyperscaler jetzt nicht gerade der beliebteste Markt / Kunde und mit Sierra Forrest und Ampere, Gravitron, azure Cobalt gibts auch zuviel Konkurrenz. Nicht nur sind Hyperscaler hauptsächlich an Konsolidierung interessiert, die drücken auch gerne auf die Margen weiul sie ja soviel kaufen. Nichts im Vergleich zu der Goldgräberstimmung aktuell im AI Markt.
Es kann also sein dass AMD sich diese Mühe einfach nicht mehr macht und den "kleinen" Dense Server Markt einfach Intel und ARM überlässt und stattdessen lieber gute HPC und AI Server CPUs mit voller FPU baut.

[Leonidas]

Zitat von HOT

Nova Lake ist ein Nachfolger von PTL-U/P, NICHT H, also scheint es eher um so ne Art LNL-Nachfolger zu geben, während es von PTL auch größere, also H-CPUs gibt.

Normalerweise müsste NVL alles bedienen, da es endlich mal über 8P gehen soll. Aber natürlich ist dies bei so weit entfernten Projekten alles noch nicht so sicher.

[HOT]

Ja aber es war doch wieder die Rede davon (also Gerüchte), dass man für die S-CPUs N2/P nutzen wollte. Wenn das stimmt gibts sicherlich wieder nen eigenen Codenamen.

[basix]

Neue Gerüchte: Zen 6 soll 8/16/32C CCX haben
https://wccftech.com/amd-zen-6-three...es-single-ccx/

Meine Speku:
- Consumer Standard = 8C (single CCD)
- Consumer High End = 16C (single CCD)
- Server Standard = 16C
- Server Dense = 32C

[robbitop]

Zitat von basix

Neue Gerüchte: Zen 6 soll 8/16/32C CCX haben
https://wccftech.com/amd-zen-6-three...es-single-ccx/

Meine Speku:
- Consumer Standard = 8C (single CCD)
- Consumer High End = 16C (single CCD)
- Server Standard = 16C
- Server Dense = 32C

CCDs laut Kepler. Können also immernoch mehrere CCX pro CCD sein.

[Nightspider]

War ja offenbar eh für AM5 geplant und da Intel jetzt mehr Druck aufbaut ist es eine logische Entscheidung.

Zen5 bringt massiv mehr SC Leistung

Zen6 verringert Latenzen und erlaubt deutlich mehr MC Leistung

[mboeller]

Zitat von robbitop

CCDs laut Kepler. Können also immernoch mehrere CCX pro CCD sein.

das Bild sagt was anderes